JP3667014B2 - 強誘電性液晶表示素子 - Google Patents
強誘電性液晶表示素子 Download PDFInfo
- Publication number
- JP3667014B2 JP3667014B2 JP34825196A JP34825196A JP3667014B2 JP 3667014 B2 JP3667014 B2 JP 3667014B2 JP 34825196 A JP34825196 A JP 34825196A JP 34825196 A JP34825196 A JP 34825196A JP 3667014 B2 JP3667014 B2 JP 3667014B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- ferroelectric liquid
- crystal display
- state
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電性液晶表示素子に関し、特に、アクティブマトリクス方式で表示制御される強誘電性液晶表示素子に関する。
【０００２】
【従来の技術】
従来、ワードプロセッサ, パーソナルコンピュータ等の情報機器の小型・軽量化が進められており、その目的を達成するための手段の一つとして液晶ディスプレイが広く使用されている。特に近年では、パーソナルユーズの携帯型の情報機器が広く普及してきており、液晶ディスプレイは単にそれらの小型・軽量化のみならず、低消費電力化, 高精細・大容量化, 低コスト化等の面からも期待されている。
【０００３】
ところで、液晶表示素子の表示制御方式としては、単純マトリクス方式とアクティブマトリクス方式との二つの方式が一般的である。後者のアクティブマトリクス方式では、個々の画素に対応して一般的にはTFT(Thin Film Transistor) をスイッチング素子として１対１で対応させた駆動回路が必要であるが、印加電圧に応じた中間調の表現が可能なためより精細な画像表示が可能である。一方、前者の単純マトリクス方式では相互に直交させた透明ないわゆる平行電極を液晶層の両面に配置するのみでよく、従って構成も単純になると共に製造コストも比較的安価になるが、従来一般的に単純マトリクス方式で使用されている液晶物質では電界の印加に対する応答速度が比較的遅い等の難点がある。このような観点から、印加電界に対する応答速度が高速な強誘電性液晶表示素子をアクティブマトリクス方式で表示制御することにより、従来以上の高精細な表示の実現が期待されている。
【０００４】
ところで、強誘電性液晶表示素子を単純マトリクス方式で表示制御する場合にはその光学的な双安定性に起因するメモリ性を利用して一方の安定状態で透光状態を、他方の安定状態で遮光状態を実現するため、原理的には２値表示になって中間調の表示が困難である。一方、アクティブマトリクス方式による表示制御では印加電圧に応じた中間調の表示が可能であるが、そのためには単安定（片安定）状態の液晶を使用する必要があり、従来は一般的には強誘電性液晶表示素子は使用されなかった。
【０００５】
以下、強誘電性液晶表示素子に関する従来の技術について、図１及び図２の模式図を参照して説明する。液晶層に強誘電性液晶を用い、その強誘電性液晶の螺旋軸が基板に平行であり、層が垂直であるセルにおいては、液晶層の層厚が１〜２μm 程度にまで薄くなると、図２(a) に示されているような状態から図２(b) に示されているように、各液晶分子の螺旋がほどけてスメクティック層構造を示すようになり、層表面で安定化された表面安定化状態 (Surface Stabilized states:SS状態) になる。
【０００６】
このSS状態の強誘電性液晶分子の様子を図１の模式図に示す。なお、図１において、参照符号Ｌは個々の液晶分子を、Ｐは個々の液晶分子Ｌの自発分極を、Ｅはセルに印加される電場をそれぞれ示している。
【０００７】
このようなSS状態の強誘電性液晶分子においては、自発分極の反転という強誘電性液晶の強誘電性たる性質の利用が可能になり、そのような状態を表面安定化強誘電性液晶(Surface Stabilized Ferroelectric Liquid Crystal:SSFLC) と称する。
【０００８】
図２(b) に示されているように、液晶層の層厚が比較的薄いセルにおいては、強誘電性液晶分子Ｌの自発分極Ｐの上向き・下向きに対応して、液晶分子Ｌの長軸が層法線方向に対して右側・左側にθずつ傾いていて双安定状態になっている。このように、最初は右側に傾いた状態と左側に傾いた状態とが混在していたとしても、図１に実線にて示されているように、透明電極により電場Ｅを上向きに印加すると、図２(c) に示されているように、全体の液晶分子Ｌが右側に傾いた状態となる。そして、この状態において電場Ｅを破線にて示すように反転して下向きに印加すれば、図２(d) に示されているように、全体の液晶分子Ｌが左側に傾いた状態になる。
【０００９】
偏光軸を直交させた２枚の偏光板の間にこの図１に示されているような SSFLC状態のセルを挿入した液晶パネルを作成する。この際、例えば全体の液晶分子Ｌの長軸が右側に傾いている場合に暗視野になるように、一方の偏光板の偏光軸を液晶分子Ｌの長軸と一致させておく。そのような状態において電場Ｅを反転させて全体の液晶分子Ｌの長軸を左側に傾かせれば、複屈折により光が透過し、明視野になる。その際に透過する光量Ｉは下記式(1) で表される。
【００１０】
Ｉ＝ＩO sin 2 ２α・ sin2 (πΔnd／λ) ・・・(1)
但し、ｄ：パネルギャップ（配向膜間隙）
Δn ：液晶の屈折率
λ：波長
α：液晶の光軸と一方の偏光軸とのなす角
【００１１】
一方の偏光板の偏光軸と液晶分子Ｌの長軸とが一致している場合にα＝０となるので、透過光量Ｉ＝０、即ち暗状態になる。電場Ｅを反転させると、液晶分子Ｌがそれまでとは逆に傾いてα＝２θとなるので、光が透過して明状態となる。ここで、θは強誘電性液晶のチルト角であり、２θは、強誘電性液晶の開き角である。
【００１２】
このように、SS状態を利用した強誘電性液晶表示素子は双安定性、即ち層法線に対して左右いずれの側に傾いた状態においても安定であり、しかも電場Ｅの印加によりいずれかの状態になった後に電場Ｅの印加が停止されても、図２(e) に示されているように、それまでの状態を維持し続ける。そのような状態を維持し続ける性質をメモリ効果と称し、この強誘電性液晶のメモリ効果を利用して単純マトリクス方式で表示制御することにより大容量表示が可能である。また、強誘電性液晶表示素子は１ライン当たりの走査が 100μsec 程度の極めて短い時間で可能であり、高速応答である。更に、強誘電性液晶表示素子では、液晶分子Ｌの長軸が印加電圧の有無に拘らず常に基板（ガラス基板）に対して平行であるため、実用上は表示特性の視野角がないと言ってもよい程に視野角が極めて広い。
【００１３】
【発明が解決しようとする課題】
上述のように、強誘電性液晶表示素子の大きな特徴の一つにメモリ効果があり、これにより比較的安価な単純マトリクス方式による表示制御が可能であるが、前述の如く原理的には２値表示になって中間調の表示が困難である。一方、アクティブマトリクス方式による表示制御では印加電圧に応じた中間調の表示が可能であるが、そのためには単安定状態の液晶を使用する必要があり、従来は一般的には強誘電性液晶表示素子を使用することは出来なかった。
【００１４】
本発明は、上述した従来の強誘電性液晶表示素子が有する問題点に鑑みてなされたものであり、強誘電性液晶表示素子が有する高速応答性，広視野角という長所を維持しつつ、アクティブマトリクス方式による中間調表示を可能として印加電圧に対応した階調表示が可能な強誘電性液晶表示素子を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の強誘電性液晶表示素子においては、強誘電性液晶表示素子が本来持っている双安定性を消失させて単安定状態を示すようにし、各画素に対応したアクティブ素子で駆動するアクティブマトリクス方式、または各画素に矩形波を印加することにより、印加電圧に対応した中間調表示を可能にする。
【００１６】
液晶表示素子は一般に液晶層を二枚の基板で挟んだサンドイッチ構造を有するが、液晶層に直接接するのは配向膜と称される層である。この配向膜は液晶層の液晶分子の配列方向を揃えるために必要であるが、液晶分子を配向させるための配向膜の膜厚を、従来の一般的な数値である 600Åよりも厚膜化することにより、強誘電性液晶表示素子がそのような単安定状態を示すようになることが判った。
【００１７】
また、本発明の強誘電性液晶表示素子においては、液晶層の両側の配向膜の膜厚をある程度以上に、具体的には２倍以上に相違させた場合にも、強誘電性液晶表示素子が単安定状態を示すようになることも判った。
【００１８】
強誘電性液晶の印加電界に対する応答時間τは下記式(2) にて表される。
【００１９】
τ＝η／ (Ps・Ｅ) ・・・(2)
但し、η：液晶の粘度
Ps：自発分極の大きさ
Ｅ：印加電界強度
【００２０】
上記式(2) から明らかなように、応答時間τは、印加電界の強度Ｅに反比例する。即ち、印加電界の強度Ｅが小さい場合には、たとえば暗状態から明状態に変化するためにはより長い時間を要し、印加電界の強度Ｅが大きい場合には、より短い時間で暗状態から明状態に変化する。
【００２１】
たとえば図３の波形図に示されているように、液晶層に印加される矩形波の周波数を固定し、その波高値 (電圧) を変化させて印加すると、電圧が低い場合には液晶の応答が遅いために、たとえば負印加の時間内で液晶が完全に分極反転できず、結果的に透過光強度が低くなる。逆に電圧が高い場合には、液晶が正印加の時間内で十分に応答できるために高い透過光強度が得られる。換言すれば、印加電圧に対応した透過光強度が得られ、階調表示が可能となる。
【００２２】
本発明の強誘電性液晶表示素子は光学的に単安定状態を示すため、高い電圧が印加された後，しきい値より低い電圧が印加された場合，電圧が０になった場合等のような、双安定性を示す従来の強誘電性液晶表示素子ではメモリ性が現れてしまうような状況においても、単安定性であるがために直ちに初期状態へと遷移する。従って、常に安定した初期状態が得られると共に安定した階調表示が可能になる (図４）。
【００２３】
以上のことから強誘電性液晶表示素子の単安定状態は、配向膜の膜厚を６００Å以上とすることにより得られる。配向膜の膜厚を６００Å以上に厚くすることにより、強誘電性液晶の分極反転に伴う反電界の影響，強誘電性液晶分子を一方向に固定することにより生じる空間電荷の影響が大きくなるため、メモリ性を消失して単安定状態となる。この反電界，空間電荷の影響は、配向膜の膜厚が厚くなるほど大きくなる。
【００２４】
また、強誘電性液晶表示素子の単安定状態は、それを挟んでいる二枚の基板の配向膜の厚みを相違させることによっても実現される。二枚の基板の配向膜の厚みに差をつけることにより、分極反転に伴う反電界の影響に偏りが生じて強誘電性液晶を光学的に単安定化することができる。この場合、二枚の基板の配向膜の厚みの差は２倍以上が好ましい。
【００２５】
前述の如く、強誘電性液晶は、自発分極を有していてこれにより高速応答が可能なのであるが、電界が印加されることにより自発分極の向きが変えられて液晶分子が反転すると反電界が発生する。このようにして発生した反電界は、強誘電性液晶の自発分極によって配向膜に電荷が蓄積され、外部電界が消失した場合にセル内に発生する外部電界と逆極性の電界である。このような反電界により、液晶分子が外部電界印加前の元の状態に反転してメモリ特性が消失すると考えられる。
【００２６】
また、液晶分子が長時間にわたって明状態（又は暗状態）のままに維持された場合には空間電荷が発生し、その状態が単安定化されてしまって暗状態（又は明状態) に戻りにくくなる。この現象はいわゆる焼付の原因となり、以下のようにして発生すると考えられる。即ち、液晶分子が一つの状態を維持し続けるということは自発分極を同一方向に向け続けることであり、これによって液晶中の不純物イオンなどがこの自発分極を打ち消そうとして偏るために電荷の蓄積した領域が生成される。これが空間電荷であり、この電界により液晶分子の双安定性が崩れてメモリ特性が消失する。
【００２７】
以上のような観点から本願発明者らは、強誘電性液晶を反電界及び空間電荷が蓄積し易くなるような構造にすれば、メモリ特性が消失すること、そしてそのためには、液晶層の両側の配向膜を共に厚くするか、厚さを異ならせること（少なくとも２倍以上に）が有効であるとの知見を得た。以下に、そのような知見に基づく本発明について詳述する。但し、配向膜の膜厚の上限は、液晶の各分子が電界応答する最大の膜厚である。
【００２８】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。なお、以下の実施の形態では、従来の一般的なアクティブマトリクス方式により表示制御される液晶表示素子と基本的な構成は同一であるが、本願発明者により新たに確認された知見に基づいて一部構成要素の寸法を工夫することにより、前述の如き従来技術の問題点の解消を図っている。
【００２９】
まず参考例について説明する。図５に参考例の強誘電性液晶表示素子の模式的断面図を示す。図５において、参照符号107 で示されている液晶層はシール101 と図５には示されていないスペーサとで所定間隔を置いて対向配置された二枚の透明ガラス基板(TFT基板)122及び (CF基板)121で保持され、そのギャップは、１〜２μｍ程度と狭ギャップである。
【００３０】
一方（図５で下側）の透明ガラス基板(TFT基板)122の一面には、液晶層107 の画素部分に電界を与えるための電極である ITO製の画素電極132 がマトリクス状に形成され、更に各画素電極132 にはアクティブ素子としてのTFT(Thin Film Transistor)102が接続されており、それらを覆うように配向膜152 が積層形成されている。他方（図５で上側）の透明ガラス基板 (CF基板)121の一面には、マトリクス状に開口部を有するブラックマトリクス103 と、ブラックマトリクス103 の開口部分を覆うように配置されたカラーフィルタ105 と、それらの保護のためのオーバーコート104 とが積層形成されており、更にオーバーコート104 の表面には全画素に共通なベタ線状の透明電極131 と、配向膜151 とがこの順に積層形成されている。
【００３１】
両配向膜151, 152の間に強誘電性液晶が充填されて液晶層107 が形成されるが、この液晶層107 を挟んで各画素電極132 とブラックマトリクス103 の各開口部とが対向するように位置決めされている。従って、一対の画素電極132 とブラックマトリクス103 の開口部とで一つの画素（一つの液晶セル）が構成され、全体としてマトリクス状に画素が配列された表示素子が構成される。各画素電極132 とそれに対応する部分の透明電極131 との間で液晶層107 に電界が印加される。透明電極131 は一般的なITO(Indium Tin Oxide) で構成される。配向膜151, 152には一般的なポリイミドが使用され、従来は約 500Åの膜厚に形成されることが多かったが、本実施の形態では後述するように、 600Å以上の厚さに種々形成した。
【００３２】
偏光板111, 112は相互の偏光軸方向を直交させてあり、一方の偏光板111 （又は112)の偏光軸と液晶層107 の液晶分子長軸との方向を一致させてある。なお、両透明ガラス基板 (CF基板)121, (TFT基板)122間の構成を両偏光板111, 112間に挿入することにより、液晶表示素子が形成され、図示されているような透過型の液晶表示素子では、一方の透明ガラス基板(TFT基板)122の裏側に光源、たとえばバックライト110 が配置される。なお、参照符号100 は駆動ICであり、TFT102の駆動を制御する。
【００３３】
この図５の模式図に示されているような構成を、配向膜151, 152の膜厚をそれぞれ 600Å以上で種々変化させて以下のようにして複数の強誘電性液晶表示素子を作製し、メモリ特性を詳細に調べた。
【００３４】
各セルにアクティブ素子としてTFT102を有し、640 ×480 画素、画素ピッチ 100×100 μｍ、対角 3.2インチの透明ガラス基板(TFT基板)122及び (CF基板)121を洗浄した後、配向膜151, 152としてポリイミドを、スピンコータでポリイミドの固形分濃度、回転数を変えながら塗布し、 200℃で1 時間焼成した。焼成後の配向膜151, 152の膜厚の実測値は50, 118, 166, 225, 294, 403, 492, 618, 722, 803, 875Åであった。
【００３５】
次に、配向膜151, 152の表面をレーヨン製の布でラビングし、平均粒径が 1.6μｍのシリカ球をスペーサとして２枚の透明ガラス基板 (CF基板)121, (TFT基板)122を貼り合わせて液晶パネルを作製した。出来上がりのパネルギャップは約 1.8μｍであった。このパネルに液晶層107 として強誘電性液晶のブックシェルフ層構造を示すナフタレン系液晶を主成分とした強誘電性液晶材料組成物を封入し、偏光軸が直交した２枚の偏光板111, 112間に挿入して液晶表示素子を作成した。
【００３６】
なお、後述するメモリ性の測定に際して光学的に単安定を示した場合には単安定状態が暗状態となるように、単安定状態の液晶分子長軸と偏光板の偏光軸とを一致させた。また、光学的に双安定を示した場合には、二つの安定状態の内の一方の状態の液晶分子長軸と偏光板の偏光軸とを一致させて暗状態になるようにした。
【００３７】
以上のようにして、配向膜151, 152の膜厚を種々相違させて積層形成した以外は全く同一の液晶表示素子を複数作成し、図６の波形図に示されているようにメモリ特性をメモリ率として定義してそれぞれのメモリ特性を調べた。具体的には、配向膜151 と152 との膜厚が異なるそれぞれの液晶表示素子に図６(a) に示されているような、電圧が±20Ｖでパルス幅が 200μｓの双極性パルスを印加した。そして、図６(b) に示されているように、パルス印加時の透過光強度Ibと、印加パルス電圧を取り除いた時点から 0.5秒後の透過光強度Iaとの比 (Ia/Ib)をメモリ率と定義し、配向膜151, 152の膜厚の相違に伴うメモリ率の変化を調べた。結果を図７のグラフに示す。
【００３８】
配向膜151, 152の膜厚が 500Åではメモリ性がかなり低くなるが、双安定性は完全には消失していない。更に、配向膜151, 152の膜厚を厚くして 600Å以上の領域ではメモリ特性は実質的に”０”になり、双安定性は完全に消失する。このような状態では、液晶層107 は通常は単安定性のために暗状態を維持し、印加電圧、たとえば負極性のパルスが印加された場合にのみ明状態となる。
【００３９】
次に、配向膜151, 152の膜厚が共に 618Åのパネルを用いて、フレーム周波数 180HzでTFT102による駆動を行い、印加電圧と、白，赤，緑，青の各色光の透過光強度の関係を調べた。結果を図８のグラフに示す。
【００４０】
この図８に示されている結果からは、従来の表面安定化強誘電性液晶表示素子では得られなかった印加電圧に応じた中間調状態が４乃至５Ｖ程度までの印加電圧に対して実質的に単調増加的に得られ、階調表示が可能となった。この際、参考例の強誘電性液晶表示素子は光学的に単安定状態を示すため、高い電圧が印加された直後、しきい値より低い電圧が印加された場合、あるいは電圧が０になった場合等のような、双安定性を示す従来の強誘電性液晶表示素子ではメモリ性が現れてしまうような状況においても、単安定性であるがために直ちに初期状態へと遷移する。従って、常に安定した初期状態が得られると共に安定した階調表示が可能になる。
【００４１】
次に、本発明について説明する。本発明では、上述の参考例と同様の図５に示されている液晶表示素子と構成そのものは同一であるが、両配向膜151, 152の膜厚を同一ではなく異なる厚みになるように作成する。以下、具体的に説明する。
【００４２】
各セルにアクティブ素子として、TFT102を有し、640 ×480 画素、画素ピッチ 100×100 μｍ、対角 3.2インチの透明ガラス基板(TFT基板)122及び (CF基板)121を洗浄した後、配向膜151, 152としてポリイミドを、スピンコータで透明ガラス基板 (CF基板)121には 200Å厚で、透明ガラス基板(TFT基板)122にはポリイミドの固形分濃度、回転数を変えながら 100〜 900Åの範囲の膜厚となるように塗布し、 200℃で1 時間焼成した。焼成後の透明ガラス基板(TFT基板)122側の配向膜152 の膜厚の実測値は50, 118, 166, 225, 294, 403, 492, 618, 722, 803, 875Åであった。
【００４３】
次に、この配向膜151, 152の表面をレーヨン製の布でラビングし、平均粒径が 1.6μｍのシリカ球をスペーサとして２枚の透明ガラス基板 (CF基板)121, (TFT基板)122を貼り合わせて液晶パネルを作製した。出来上がりのパネルギャップの実測値は約 1.8μｍになった。このパネルに、液晶層107 として強誘電性液晶のブックシェルフ層構造を示すナフタレン系液晶を主成分とした強誘電性液晶材料組成物を封入し、偏光軸が直交した２枚の偏光板111, 112の間に挿入して液晶表示素子を作成した。
【００４４】
このような、両配向膜151, 152の膜厚が異なる本発明の液晶表示素子を上述の参考例の場合と同様の手法でメモリ性を測定することにより、単安定, 双安定状態を評価した。メモリ性の測定においてはやはり参考例の場合と同様に、光学的に単安定を示した場合には単安定状態が暗状態となるように、単安定状態の液晶分子長軸と偏光板の偏光軸とを一致させた。また、光学的に双安定を示した場合には、二つの安定状態の内の一方の状態の液晶分子長軸と偏光板の偏光軸とを一致させて暗状態になるようにした。
【００４５】
測定結果を図９のグラフに示す。図９からは、二枚の配向膜151, 152の膜厚の差が２倍以上になるとメモリ性が低下し、単安定状態になることがわかる。従って、高い電圧が印加された直後、しきい値より低い電圧が印加された場合、あるいは電圧が０になった場合等のような、双安定性を示す従来の強誘電性液晶表示素子ではメモリ性が現れてしまうような状況においても、単安定性であるがために直ちに初期状態へと遷移する。従って、常に安定した初期状態が得られると共に安定した階調表示が可能となる。
【００４６】
なお、上述の参考例及び本発明の実施の形態のいずれにおいても、強誘電性液晶材料として、ブックシェルフ層構造を示す組成物を用いたが、電界印加によりブックシェルフ層構造を示す擬似ブックシェルフ層構造の強誘電性液晶やシェブロン層構造を示す液晶材料を用いても同様の効果が得られる。
【００４７】
また、上述の参考例及び本発明の実施の形態のいずれにおいても、TFT によりアクティブマトリクス方式の表示制御を実現しているが、MIM(Metal-Insulator-Metal:金属−絶縁膜−金属) 構造の薄膜ダイオードをスイッチング素子として使用することも勿論可能である。
【００４８】
【発明の効果】
以上に詳述したように、本発明の強誘電性液晶表示素子によれば、一方の膜厚を他方の膜厚の２倍以上にすること（但し、配向膜の膜厚の上限は、液晶の各分子が電界応答する最大の膜厚である）により、印加電圧に応じた中間調の表示が可能になるので、強誘電性液晶の高速応答性及び広視野角という長所を維持したままでアクティブマトリクス方式で表示制御が可能になり、従って階調表示が可能な強誘電性液晶表示素子が実現される。
【図面の簡単な説明】
【図１】 表面安定化強誘電性液晶の模式図である。
【図２】 強誘電性液晶表示素子の状態変化の模式図である。
【図３】 強誘電性液晶表示素子による階調表示の際の印加電圧と透過光強度との関係を示す波形図である。
【図４】 強誘電性液晶表示素子の双安定性と単安定性とにおける印加電圧と透過光強度との関係を示す波形図である。
【図５】 参考例の強誘電性液晶表示素子の模式的断面図である。
【図６】 強誘電性液晶表示素子のメモリ特性の定義を示す波形図である。
【図７】 参考例の強誘電性液晶表示素子の配向膜厚とメモリ特性との関係を示すグラフである。
【図８】 参考例の強誘電性液晶表示素子の配向膜厚が共に 618Åの場合の印加電圧と白, 赤, 緑, 青の各色光の透過光強度の関係を示すグラフである。
【図９】 本発明の強誘電性液晶表示素子の配向膜の膜厚比とメモリ特性との関係を示すグラフである。
【符号の説明】
102 TFT
107 液晶層
121 透明ガラス基板 (CF基板)
122 透明ガラス基板(TFT基板)
132 画素電極
151, 152 配向膜
【発明の属する技術分野】
本発明は、強誘電性液晶表示素子に関し、特に、アクティブマトリクス方式で表示制御される強誘電性液晶表示素子に関する。
【０００２】
【従来の技術】
従来、ワードプロセッサ, パーソナルコンピュータ等の情報機器の小型・軽量化が進められており、その目的を達成するための手段の一つとして液晶ディスプレイが広く使用されている。特に近年では、パーソナルユーズの携帯型の情報機器が広く普及してきており、液晶ディスプレイは単にそれらの小型・軽量化のみならず、低消費電力化, 高精細・大容量化, 低コスト化等の面からも期待されている。
【０００３】
ところで、液晶表示素子の表示制御方式としては、単純マトリクス方式とアクティブマトリクス方式との二つの方式が一般的である。後者のアクティブマトリクス方式では、個々の画素に対応して一般的にはTFT(Thin Film Transistor) をスイッチング素子として１対１で対応させた駆動回路が必要であるが、印加電圧に応じた中間調の表現が可能なためより精細な画像表示が可能である。一方、前者の単純マトリクス方式では相互に直交させた透明ないわゆる平行電極を液晶層の両面に配置するのみでよく、従って構成も単純になると共に製造コストも比較的安価になるが、従来一般的に単純マトリクス方式で使用されている液晶物質では電界の印加に対する応答速度が比較的遅い等の難点がある。このような観点から、印加電界に対する応答速度が高速な強誘電性液晶表示素子をアクティブマトリクス方式で表示制御することにより、従来以上の高精細な表示の実現が期待されている。
【０００４】
ところで、強誘電性液晶表示素子を単純マトリクス方式で表示制御する場合にはその光学的な双安定性に起因するメモリ性を利用して一方の安定状態で透光状態を、他方の安定状態で遮光状態を実現するため、原理的には２値表示になって中間調の表示が困難である。一方、アクティブマトリクス方式による表示制御では印加電圧に応じた中間調の表示が可能であるが、そのためには単安定（片安定）状態の液晶を使用する必要があり、従来は一般的には強誘電性液晶表示素子は使用されなかった。
【０００５】
以下、強誘電性液晶表示素子に関する従来の技術について、図１及び図２の模式図を参照して説明する。液晶層に強誘電性液晶を用い、その強誘電性液晶の螺旋軸が基板に平行であり、層が垂直であるセルにおいては、液晶層の層厚が１〜２μm 程度にまで薄くなると、図２(a) に示されているような状態から図２(b) に示されているように、各液晶分子の螺旋がほどけてスメクティック層構造を示すようになり、層表面で安定化された表面安定化状態 (Surface Stabilized states:SS状態) になる。
【０００６】
このSS状態の強誘電性液晶分子の様子を図１の模式図に示す。なお、図１において、参照符号Ｌは個々の液晶分子を、Ｐは個々の液晶分子Ｌの自発分極を、Ｅはセルに印加される電場をそれぞれ示している。
【０００７】
このようなSS状態の強誘電性液晶分子においては、自発分極の反転という強誘電性液晶の強誘電性たる性質の利用が可能になり、そのような状態を表面安定化強誘電性液晶(Surface Stabilized Ferroelectric Liquid Crystal:SSFLC) と称する。
【０００８】
図２(b) に示されているように、液晶層の層厚が比較的薄いセルにおいては、強誘電性液晶分子Ｌの自発分極Ｐの上向き・下向きに対応して、液晶分子Ｌの長軸が層法線方向に対して右側・左側にθずつ傾いていて双安定状態になっている。このように、最初は右側に傾いた状態と左側に傾いた状態とが混在していたとしても、図１に実線にて示されているように、透明電極により電場Ｅを上向きに印加すると、図２(c) に示されているように、全体の液晶分子Ｌが右側に傾いた状態となる。そして、この状態において電場Ｅを破線にて示すように反転して下向きに印加すれば、図２(d) に示されているように、全体の液晶分子Ｌが左側に傾いた状態になる。
【０００９】
偏光軸を直交させた２枚の偏光板の間にこの図１に示されているような SSFLC状態のセルを挿入した液晶パネルを作成する。この際、例えば全体の液晶分子Ｌの長軸が右側に傾いている場合に暗視野になるように、一方の偏光板の偏光軸を液晶分子Ｌの長軸と一致させておく。そのような状態において電場Ｅを反転させて全体の液晶分子Ｌの長軸を左側に傾かせれば、複屈折により光が透過し、明視野になる。その際に透過する光量Ｉは下記式(1) で表される。
【００１０】
Ｉ＝ＩO sin 2 ２α・ sin2 (πΔnd／λ) ・・・(1)
但し、ｄ：パネルギャップ（配向膜間隙）
Δn ：液晶の屈折率
λ：波長
α：液晶の光軸と一方の偏光軸とのなす角
【００１１】
一方の偏光板の偏光軸と液晶分子Ｌの長軸とが一致している場合にα＝０となるので、透過光量Ｉ＝０、即ち暗状態になる。電場Ｅを反転させると、液晶分子Ｌがそれまでとは逆に傾いてα＝２θとなるので、光が透過して明状態となる。ここで、θは強誘電性液晶のチルト角であり、２θは、強誘電性液晶の開き角である。
【００１２】
このように、SS状態を利用した強誘電性液晶表示素子は双安定性、即ち層法線に対して左右いずれの側に傾いた状態においても安定であり、しかも電場Ｅの印加によりいずれかの状態になった後に電場Ｅの印加が停止されても、図２(e) に示されているように、それまでの状態を維持し続ける。そのような状態を維持し続ける性質をメモリ効果と称し、この強誘電性液晶のメモリ効果を利用して単純マトリクス方式で表示制御することにより大容量表示が可能である。また、強誘電性液晶表示素子は１ライン当たりの走査が 100μsec 程度の極めて短い時間で可能であり、高速応答である。更に、強誘電性液晶表示素子では、液晶分子Ｌの長軸が印加電圧の有無に拘らず常に基板（ガラス基板）に対して平行であるため、実用上は表示特性の視野角がないと言ってもよい程に視野角が極めて広い。
【００１３】
【発明が解決しようとする課題】
上述のように、強誘電性液晶表示素子の大きな特徴の一つにメモリ効果があり、これにより比較的安価な単純マトリクス方式による表示制御が可能であるが、前述の如く原理的には２値表示になって中間調の表示が困難である。一方、アクティブマトリクス方式による表示制御では印加電圧に応じた中間調の表示が可能であるが、そのためには単安定状態の液晶を使用する必要があり、従来は一般的には強誘電性液晶表示素子を使用することは出来なかった。
【００１４】
本発明は、上述した従来の強誘電性液晶表示素子が有する問題点に鑑みてなされたものであり、強誘電性液晶表示素子が有する高速応答性，広視野角という長所を維持しつつ、アクティブマトリクス方式による中間調表示を可能として印加電圧に対応した階調表示が可能な強誘電性液晶表示素子を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の強誘電性液晶表示素子においては、強誘電性液晶表示素子が本来持っている双安定性を消失させて単安定状態を示すようにし、各画素に対応したアクティブ素子で駆動するアクティブマトリクス方式、または各画素に矩形波を印加することにより、印加電圧に対応した中間調表示を可能にする。
【００１６】
液晶表示素子は一般に液晶層を二枚の基板で挟んだサンドイッチ構造を有するが、液晶層に直接接するのは配向膜と称される層である。この配向膜は液晶層の液晶分子の配列方向を揃えるために必要であるが、液晶分子を配向させるための配向膜の膜厚を、従来の一般的な数値である 600Åよりも厚膜化することにより、強誘電性液晶表示素子がそのような単安定状態を示すようになることが判った。
【００１７】
また、本発明の強誘電性液晶表示素子においては、液晶層の両側の配向膜の膜厚をある程度以上に、具体的には２倍以上に相違させた場合にも、強誘電性液晶表示素子が単安定状態を示すようになることも判った。
【００１８】
強誘電性液晶の印加電界に対する応答時間τは下記式(2) にて表される。
【００１９】
τ＝η／ (Ps・Ｅ) ・・・(2)
但し、η：液晶の粘度
Ps：自発分極の大きさ
Ｅ：印加電界強度
【００２０】
上記式(2) から明らかなように、応答時間τは、印加電界の強度Ｅに反比例する。即ち、印加電界の強度Ｅが小さい場合には、たとえば暗状態から明状態に変化するためにはより長い時間を要し、印加電界の強度Ｅが大きい場合には、より短い時間で暗状態から明状態に変化する。
【００２１】
たとえば図３の波形図に示されているように、液晶層に印加される矩形波の周波数を固定し、その波高値 (電圧) を変化させて印加すると、電圧が低い場合には液晶の応答が遅いために、たとえば負印加の時間内で液晶が完全に分極反転できず、結果的に透過光強度が低くなる。逆に電圧が高い場合には、液晶が正印加の時間内で十分に応答できるために高い透過光強度が得られる。換言すれば、印加電圧に対応した透過光強度が得られ、階調表示が可能となる。
【００２２】
本発明の強誘電性液晶表示素子は光学的に単安定状態を示すため、高い電圧が印加された後，しきい値より低い電圧が印加された場合，電圧が０になった場合等のような、双安定性を示す従来の強誘電性液晶表示素子ではメモリ性が現れてしまうような状況においても、単安定性であるがために直ちに初期状態へと遷移する。従って、常に安定した初期状態が得られると共に安定した階調表示が可能になる (図４）。
【００２３】
以上のことから強誘電性液晶表示素子の単安定状態は、配向膜の膜厚を６００Å以上とすることにより得られる。配向膜の膜厚を６００Å以上に厚くすることにより、強誘電性液晶の分極反転に伴う反電界の影響，強誘電性液晶分子を一方向に固定することにより生じる空間電荷の影響が大きくなるため、メモリ性を消失して単安定状態となる。この反電界，空間電荷の影響は、配向膜の膜厚が厚くなるほど大きくなる。
【００２４】
また、強誘電性液晶表示素子の単安定状態は、それを挟んでいる二枚の基板の配向膜の厚みを相違させることによっても実現される。二枚の基板の配向膜の厚みに差をつけることにより、分極反転に伴う反電界の影響に偏りが生じて強誘電性液晶を光学的に単安定化することができる。この場合、二枚の基板の配向膜の厚みの差は２倍以上が好ましい。
【００２５】
前述の如く、強誘電性液晶は、自発分極を有していてこれにより高速応答が可能なのであるが、電界が印加されることにより自発分極の向きが変えられて液晶分子が反転すると反電界が発生する。このようにして発生した反電界は、強誘電性液晶の自発分極によって配向膜に電荷が蓄積され、外部電界が消失した場合にセル内に発生する外部電界と逆極性の電界である。このような反電界により、液晶分子が外部電界印加前の元の状態に反転してメモリ特性が消失すると考えられる。
【００２６】
また、液晶分子が長時間にわたって明状態（又は暗状態）のままに維持された場合には空間電荷が発生し、その状態が単安定化されてしまって暗状態（又は明状態) に戻りにくくなる。この現象はいわゆる焼付の原因となり、以下のようにして発生すると考えられる。即ち、液晶分子が一つの状態を維持し続けるということは自発分極を同一方向に向け続けることであり、これによって液晶中の不純物イオンなどがこの自発分極を打ち消そうとして偏るために電荷の蓄積した領域が生成される。これが空間電荷であり、この電界により液晶分子の双安定性が崩れてメモリ特性が消失する。
【００２７】
以上のような観点から本願発明者らは、強誘電性液晶を反電界及び空間電荷が蓄積し易くなるような構造にすれば、メモリ特性が消失すること、そしてそのためには、液晶層の両側の配向膜を共に厚くするか、厚さを異ならせること（少なくとも２倍以上に）が有効であるとの知見を得た。以下に、そのような知見に基づく本発明について詳述する。但し、配向膜の膜厚の上限は、液晶の各分子が電界応答する最大の膜厚である。
【００２８】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。なお、以下の実施の形態では、従来の一般的なアクティブマトリクス方式により表示制御される液晶表示素子と基本的な構成は同一であるが、本願発明者により新たに確認された知見に基づいて一部構成要素の寸法を工夫することにより、前述の如き従来技術の問題点の解消を図っている。
【００２９】
まず参考例について説明する。図５に参考例の強誘電性液晶表示素子の模式的断面図を示す。図５において、参照符号107 で示されている液晶層はシール101 と図５には示されていないスペーサとで所定間隔を置いて対向配置された二枚の透明ガラス基板(TFT基板)122及び (CF基板)121で保持され、そのギャップは、１〜２μｍ程度と狭ギャップである。
【００３０】
一方（図５で下側）の透明ガラス基板(TFT基板)122の一面には、液晶層107 の画素部分に電界を与えるための電極である ITO製の画素電極132 がマトリクス状に形成され、更に各画素電極132 にはアクティブ素子としてのTFT(Thin Film Transistor)102が接続されており、それらを覆うように配向膜152 が積層形成されている。他方（図５で上側）の透明ガラス基板 (CF基板)121の一面には、マトリクス状に開口部を有するブラックマトリクス103 と、ブラックマトリクス103 の開口部分を覆うように配置されたカラーフィルタ105 と、それらの保護のためのオーバーコート104 とが積層形成されており、更にオーバーコート104 の表面には全画素に共通なベタ線状の透明電極131 と、配向膜151 とがこの順に積層形成されている。
【００３１】
両配向膜151, 152の間に強誘電性液晶が充填されて液晶層107 が形成されるが、この液晶層107 を挟んで各画素電極132 とブラックマトリクス103 の各開口部とが対向するように位置決めされている。従って、一対の画素電極132 とブラックマトリクス103 の開口部とで一つの画素（一つの液晶セル）が構成され、全体としてマトリクス状に画素が配列された表示素子が構成される。各画素電極132 とそれに対応する部分の透明電極131 との間で液晶層107 に電界が印加される。透明電極131 は一般的なITO(Indium Tin Oxide) で構成される。配向膜151, 152には一般的なポリイミドが使用され、従来は約 500Åの膜厚に形成されることが多かったが、本実施の形態では後述するように、 600Å以上の厚さに種々形成した。
【００３２】
偏光板111, 112は相互の偏光軸方向を直交させてあり、一方の偏光板111 （又は112)の偏光軸と液晶層107 の液晶分子長軸との方向を一致させてある。なお、両透明ガラス基板 (CF基板)121, (TFT基板)122間の構成を両偏光板111, 112間に挿入することにより、液晶表示素子が形成され、図示されているような透過型の液晶表示素子では、一方の透明ガラス基板(TFT基板)122の裏側に光源、たとえばバックライト110 が配置される。なお、参照符号100 は駆動ICであり、TFT102の駆動を制御する。
【００３３】
この図５の模式図に示されているような構成を、配向膜151, 152の膜厚をそれぞれ 600Å以上で種々変化させて以下のようにして複数の強誘電性液晶表示素子を作製し、メモリ特性を詳細に調べた。
【００３４】
各セルにアクティブ素子としてTFT102を有し、640 ×480 画素、画素ピッチ 100×100 μｍ、対角 3.2インチの透明ガラス基板(TFT基板)122及び (CF基板)121を洗浄した後、配向膜151, 152としてポリイミドを、スピンコータでポリイミドの固形分濃度、回転数を変えながら塗布し、 200℃で1 時間焼成した。焼成後の配向膜151, 152の膜厚の実測値は50, 118, 166, 225, 294, 403, 492, 618, 722, 803, 875Åであった。
【００３５】
次に、配向膜151, 152の表面をレーヨン製の布でラビングし、平均粒径が 1.6μｍのシリカ球をスペーサとして２枚の透明ガラス基板 (CF基板)121, (TFT基板)122を貼り合わせて液晶パネルを作製した。出来上がりのパネルギャップは約 1.8μｍであった。このパネルに液晶層107 として強誘電性液晶のブックシェルフ層構造を示すナフタレン系液晶を主成分とした強誘電性液晶材料組成物を封入し、偏光軸が直交した２枚の偏光板111, 112間に挿入して液晶表示素子を作成した。
【００３６】
なお、後述するメモリ性の測定に際して光学的に単安定を示した場合には単安定状態が暗状態となるように、単安定状態の液晶分子長軸と偏光板の偏光軸とを一致させた。また、光学的に双安定を示した場合には、二つの安定状態の内の一方の状態の液晶分子長軸と偏光板の偏光軸とを一致させて暗状態になるようにした。
【００３７】
以上のようにして、配向膜151, 152の膜厚を種々相違させて積層形成した以外は全く同一の液晶表示素子を複数作成し、図６の波形図に示されているようにメモリ特性をメモリ率として定義してそれぞれのメモリ特性を調べた。具体的には、配向膜151 と152 との膜厚が異なるそれぞれの液晶表示素子に図６(a) に示されているような、電圧が±20Ｖでパルス幅が 200μｓの双極性パルスを印加した。そして、図６(b) に示されているように、パルス印加時の透過光強度Ibと、印加パルス電圧を取り除いた時点から 0.5秒後の透過光強度Iaとの比 (Ia/Ib)をメモリ率と定義し、配向膜151, 152の膜厚の相違に伴うメモリ率の変化を調べた。結果を図７のグラフに示す。
【００３８】
配向膜151, 152の膜厚が 500Åではメモリ性がかなり低くなるが、双安定性は完全には消失していない。更に、配向膜151, 152の膜厚を厚くして 600Å以上の領域ではメモリ特性は実質的に”０”になり、双安定性は完全に消失する。このような状態では、液晶層107 は通常は単安定性のために暗状態を維持し、印加電圧、たとえば負極性のパルスが印加された場合にのみ明状態となる。
【００３９】
次に、配向膜151, 152の膜厚が共に 618Åのパネルを用いて、フレーム周波数 180HzでTFT102による駆動を行い、印加電圧と、白，赤，緑，青の各色光の透過光強度の関係を調べた。結果を図８のグラフに示す。
【００４０】
この図８に示されている結果からは、従来の表面安定化強誘電性液晶表示素子では得られなかった印加電圧に応じた中間調状態が４乃至５Ｖ程度までの印加電圧に対して実質的に単調増加的に得られ、階調表示が可能となった。この際、参考例の強誘電性液晶表示素子は光学的に単安定状態を示すため、高い電圧が印加された直後、しきい値より低い電圧が印加された場合、あるいは電圧が０になった場合等のような、双安定性を示す従来の強誘電性液晶表示素子ではメモリ性が現れてしまうような状況においても、単安定性であるがために直ちに初期状態へと遷移する。従って、常に安定した初期状態が得られると共に安定した階調表示が可能になる。
【００４１】
次に、本発明について説明する。本発明では、上述の参考例と同様の図５に示されている液晶表示素子と構成そのものは同一であるが、両配向膜151, 152の膜厚を同一ではなく異なる厚みになるように作成する。以下、具体的に説明する。
【００４２】
各セルにアクティブ素子として、TFT102を有し、640 ×480 画素、画素ピッチ 100×100 μｍ、対角 3.2インチの透明ガラス基板(TFT基板)122及び (CF基板)121を洗浄した後、配向膜151, 152としてポリイミドを、スピンコータで透明ガラス基板 (CF基板)121には 200Å厚で、透明ガラス基板(TFT基板)122にはポリイミドの固形分濃度、回転数を変えながら 100〜 900Åの範囲の膜厚となるように塗布し、 200℃で1 時間焼成した。焼成後の透明ガラス基板(TFT基板)122側の配向膜152 の膜厚の実測値は50, 118, 166, 225, 294, 403, 492, 618, 722, 803, 875Åであった。
【００４３】
次に、この配向膜151, 152の表面をレーヨン製の布でラビングし、平均粒径が 1.6μｍのシリカ球をスペーサとして２枚の透明ガラス基板 (CF基板)121, (TFT基板)122を貼り合わせて液晶パネルを作製した。出来上がりのパネルギャップの実測値は約 1.8μｍになった。このパネルに、液晶層107 として強誘電性液晶のブックシェルフ層構造を示すナフタレン系液晶を主成分とした強誘電性液晶材料組成物を封入し、偏光軸が直交した２枚の偏光板111, 112の間に挿入して液晶表示素子を作成した。
【００４４】
このような、両配向膜151, 152の膜厚が異なる本発明の液晶表示素子を上述の参考例の場合と同様の手法でメモリ性を測定することにより、単安定, 双安定状態を評価した。メモリ性の測定においてはやはり参考例の場合と同様に、光学的に単安定を示した場合には単安定状態が暗状態となるように、単安定状態の液晶分子長軸と偏光板の偏光軸とを一致させた。また、光学的に双安定を示した場合には、二つの安定状態の内の一方の状態の液晶分子長軸と偏光板の偏光軸とを一致させて暗状態になるようにした。
【００４５】
測定結果を図９のグラフに示す。図９からは、二枚の配向膜151, 152の膜厚の差が２倍以上になるとメモリ性が低下し、単安定状態になることがわかる。従って、高い電圧が印加された直後、しきい値より低い電圧が印加された場合、あるいは電圧が０になった場合等のような、双安定性を示す従来の強誘電性液晶表示素子ではメモリ性が現れてしまうような状況においても、単安定性であるがために直ちに初期状態へと遷移する。従って、常に安定した初期状態が得られると共に安定した階調表示が可能となる。
【００４６】
なお、上述の参考例及び本発明の実施の形態のいずれにおいても、強誘電性液晶材料として、ブックシェルフ層構造を示す組成物を用いたが、電界印加によりブックシェルフ層構造を示す擬似ブックシェルフ層構造の強誘電性液晶やシェブロン層構造を示す液晶材料を用いても同様の効果が得られる。
【００４７】
また、上述の参考例及び本発明の実施の形態のいずれにおいても、TFT によりアクティブマトリクス方式の表示制御を実現しているが、MIM(Metal-Insulator-Metal:金属−絶縁膜−金属) 構造の薄膜ダイオードをスイッチング素子として使用することも勿論可能である。
【００４８】
【発明の効果】
以上に詳述したように、本発明の強誘電性液晶表示素子によれば、一方の膜厚を他方の膜厚の２倍以上にすること（但し、配向膜の膜厚の上限は、液晶の各分子が電界応答する最大の膜厚である）により、印加電圧に応じた中間調の表示が可能になるので、強誘電性液晶の高速応答性及び広視野角という長所を維持したままでアクティブマトリクス方式で表示制御が可能になり、従って階調表示が可能な強誘電性液晶表示素子が実現される。
【図面の簡単な説明】
【図１】 表面安定化強誘電性液晶の模式図である。
【図２】 強誘電性液晶表示素子の状態変化の模式図である。
【図３】 強誘電性液晶表示素子による階調表示の際の印加電圧と透過光強度との関係を示す波形図である。
【図４】 強誘電性液晶表示素子の双安定性と単安定性とにおける印加電圧と透過光強度との関係を示す波形図である。
【図５】 参考例の強誘電性液晶表示素子の模式的断面図である。
【図６】 強誘電性液晶表示素子のメモリ特性の定義を示す波形図である。
【図７】 参考例の強誘電性液晶表示素子の配向膜厚とメモリ特性との関係を示すグラフである。
【図８】 参考例の強誘電性液晶表示素子の配向膜厚が共に 618Åの場合の印加電圧と白, 赤, 緑, 青の各色光の透過光強度の関係を示すグラフである。
【図９】 本発明の強誘電性液晶表示素子の配向膜の膜厚比とメモリ特性との関係を示すグラフである。
【符号の説明】
102 TFT
107 液晶層
121 透明ガラス基板 (CF基板)
122 透明ガラス基板(TFT基板)
132 画素電極
151, 152 配向膜
Claims (3)
- 強誘電性液晶を、個々の画素に対応したアクティブスイッチング素子と、前記強誘電性液晶の分子を配向させるための配向膜とが形成された二枚の基板間の前記配向膜相互間の対向間隙に封入した強誘電性液晶表示素子において、
前記強誘電性液晶を光学的に単安定な状態にすべく、前記両配向膜を、一方の膜厚が他方の膜厚の２倍以上となるように形成してあることを特徴とする強誘電性液晶表示素子。 - 前記配向膜の一方の膜厚が前記液晶の各分子が電界応答する最大の膜厚であることを特徴とする請求項１に記載の強誘電性液晶表示素子。
- 前記配向膜がポリイミド系樹脂であることを特徴とする請求項１に記載の強誘電性液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34825196A JP3667014B2 (ja) | 1996-12-26 | 1996-12-26 | 強誘電性液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34825196A JP3667014B2 (ja) | 1996-12-26 | 1996-12-26 | 強誘電性液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10186369A JPH10186369A (ja) | 1998-07-14 |
| JP3667014B2 true JP3667014B2 (ja) | 2005-07-06 |
Family
ID=18395777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34825196A Expired - Fee Related JP3667014B2 (ja) | 1996-12-26 | 1996-12-26 | 強誘電性液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667014B2 (ja) |
-
1996
- 1996-12-26 JP JP34825196A patent/JP3667014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10186369A (ja) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2940354B2 (ja) | 液晶表示装置 | |
| US5621558A (en) | Liquid crystal electro-optical device having alignment films for perpendicular alignment | |
| US5495351A (en) | Liquid crystal device with two monostable liquid crystal cells | |
| JPH02176625A (ja) | 液晶表示装置 | |
| JPH03122615A (ja) | 液晶表示装置 | |
| KR101148400B1 (ko) | Ｉｐｓ 모드 액정표시소자 | |
| JPH11258624A (ja) | 液晶表示装置 | |
| US5179458A (en) | Liquid crystal electro-optic device with particular relationship between retardation film drawing direction and substrate edge | |
| US5555110A (en) | Method of driving a ferroelectric liquid crystal display | |
| JP3667014B2 (ja) | 強誘電性液晶表示素子 | |
| KR100232690B1 (ko) | 액정 표시 장치 | |
| JP3332863B2 (ja) | 光学的変調素子 | |
| US6573966B1 (en) | Parallel field device with compensating domains held by a boundary surface and stabilized by auxiliary electrodes | |
| JP2791345B2 (ja) | 強誘電性液晶パネル | |
| US5726729A (en) | Liquid crystal display device | |
| JP2813222B2 (ja) | 液晶表示素子 | |
| JPH06281953A (ja) | 液晶表示装置 | |
| JP2843861B2 (ja) | 液晶電気光学装置の駆動方法 | |
| JP3922014B2 (ja) | 液晶表示装置 | |
| JP2860806B2 (ja) | 液晶カラー表示装置 | |
| JP3421571B2 (ja) | 液晶表示装置 | |
| JP3048886B2 (ja) | 液晶表示装置 | |
| JPH11231340A (ja) | 液晶表示装置 | |
| JP3335119B2 (ja) | 反射型液晶電気光学装置およびそれを用いた投射型表示システム | |
| JP2739147B2 (ja) | 液晶電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |