JPS62155536A - トリミング機能付半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体集積−回路に係り、特に配線の接続に
よりトリミングを行なうトリミング機能付半導体集積回
路に関する。

〔従　来　技　術〕

従来のトリミング機能付半導体集積回路は配線の切断に
よりトリミングを行うものであり、例えば半導体集積回
路で電子時計回路を構成したものにおいて、発振周波数
の微調整を配線の切断により行う技術が提案されている
。

第６図はその回路構成を示したもので、発振回路１は増
幅回路２、抵抗Ｒ１％　Ｒｚ　、コンデンサＣ０〜Ｃ１
及びＣｆｉで構成されている。ここで、コンデンサＣＩ
””　Ｃｓは発振周波数調整用のコンデンサであり、そ
れぞれレーザ光で溶断可能なポリシリコン等で構成され
たヒユーズＦ、−Ｆ、を介して増幅回路２に接続されて
いる。そして、この発振回路１に水晶振動子３を接続し
て得られる発振周波数が所望の周波数からずれていた場
合、即ち発振周波数が低過ぎた場合には、レーザ光によ
りヒユーズＦ、−Ｆ、のいくつかを溶断して増幅回路２
の入力側のコンデンサ容量を低減し、発振周波数を下方
に修正するものである。尚、この発振回路１の出力はイ
ンバータ４を介して分周回路５に供給され、所定周波数
の信号に分周された後計時基準信号として計時回路６へ
供給される。

〔従来技術の問題点〕

上述の様な従来のトリミング機能付半導体集積回路にお
いては、トリミングが配線の切断のみによって行われる
ため、誤まって配線（ヒユーズ）を切断してしまった場
合、いわゆるオーバトリミングの場合には、その修復が
出来ない。また、配線の切断のみではトリミングのステ
ップ数が少な（、きめ細かなトリミングを行なうことが
できない。

〔発明の目的〕

本発明は上記従来の欠点に鑑み、オーバトリミングの修
復及び、又はトリミングステップ数の拡大を可能にする
トリミング機能付半導体集積回路すを提供することを目
的とする。

〔発明の要点〕

本発明は、上記目的を達成するために、構造破壊により
導通接続される配線部（コンタクト部）とレーザ光によ
り溶断される配線部（ヒユーズ）とを直列接続し、トリ
ミングの際、このコンタクト部を順次接続することによ
り行ない、このトリミングの際誤まって配線を接続した
場合（オーバトリミングの場合）、又はトリミングステ
ップ数を増す場合には、前記ヒユーズを溶断し、上述の
様に接続した配線を再切断できるようにしたことを要旨
とする。

〔発明の実施例〕

以下本発明の実施例について図面を参照しながら詳述す
る。

第１図は、本発明のトリミング機能付半導体集積回路を
電子時計の回路に用いた例を示す図である。同図におい
て、７は発振回路を示し、８はＩ　Ｈｚの基準信号を作
成する分周回路を示し、９は時、分、秒等の時刻信号を
作成して時刻表示装置に供給する計時回路を示す。

発振回路７は、水晶振動子１０が外付けされる構成であ
り、この水晶振動子１０は発振回路７内のＣＭＯＳイン
バータ等で構成された増幅回路（以下、ＡＭＰと記す）
１１に並列に接続される。

また、このＡＭＰ　１１には安定した発振信号を得る為
の帰還抵抗Ｒ３、及び負荷抵抗Ｒ４、コンデンサＣＩ、
′が接続されている。

一方、発振回路７の発振周波数をＨＪＭ整する為の微調
整部１２は、３本のヒユーズＦ４〜Ｆ６と、３個のコン
タクト部１４〜１６と４個のコンデンサＣ４〜Ｃ１で構
成されている。この中で、ヒユーズＦ４とコンタクト部
１４とコンデンサＣ４とは直列回路を構成している。ま
た、ヒユーズＦ。

とコンタクト部１５とコンデンサＣ３とも直列回路を構
成し、さらに、ヒユーズＦ６とコンタクト部１６とコン
デンサＣ６とも同様に直列回路を構成している。これら
の直列回路は前述のＡＭＰｌｌの入力端子と接地間に各
々並列に接続されている。また、コンデンサＣ９も単独
でＡＭＰＩＩの入力端子と接地間に接続されている。

ここで、ヒユーズＦ４とコンタクト部１４の直列回路の
集積回路基板上での構成を第２図に示す。

同図は集積回路基板上での断面図を示すものであり、シ
リコン（Ｓｔ）ウェハ１７上に形成された二酸化ケイ素
（以下Ｓｔ　Ｏ２で示す）膜１８ａ上にポリシリコン１
９ａを形成した後、ポリシリコン１９ａ上に薄いＳｉ　
Ｏ２膜１８ｂを形成し、さらに５ｉＯ１ｌＢｂ上にポリ
シリコン１９ｂを形成して構成されている。すなわち、
Ｓｉ　ＯＨ膜１８ｂの一部を挟んで上、下にポリシリコ
ン１９ａ、１９ｂが形成され、さらにこのポリシリコン
１９ａ上の薄いＳｉ　０２膜１８ｂの一部頭域には開口
２０ｂが設けられた構成である。また、このポリシリコ
ン１９ｂはＡＭＰＩＩの入力に接続され、ポリシリコン
１９ａはコンデンサＣ４の一端に接続されている。そし
て、ポリシリコン１９ａ、！＝１９　ｂが重なり合う領
域２０ａには上方より図示しないレーザ発振器によりレ
ーザ光が照射される構成である。また、ポリシリコン１
９ａ上のＳｉｎｇ膜１８ｂに形成された開口２０ｂにも
上方よりレーザ光が照射される構成である。

以上の様に構成された本実施例の電子時計用半導体集積
回路（ＬＳＩ）の簡単な動作を説明する。

発振回路７では、後述する様に微調整部１２で、この高
周波数信号の周波数を微調整し、ＡＭＰｌｌを介して所
定の高周波信号をインバータ７ａへ出力する。インバー
タ７ａに入力した高周波数信号は、さらに分周回路８へ
出力する。分周回路８では入力信号を所定数分周し、Ｉ
　Ｈｚの基準信号を作成する。このＩ　Ｈｚの基準信号
は計時回路９へ出力され、計時回路９では、この信号か
ら時、分、秒の時刻信号を作成する。この様にして作成
された時刻信号は、図示しない時刻表示部へ出力され、
時刻表示が行なわれる。

この様な回路動作を行なう電子時計に用いられる水晶振
動子は、水晶振動子の切断形状等の製造工程上価々に発
振周波数が若干具なっており、またＡＭＰを構成してい
るＣＭＯＳインバータ、抵抗等の素子にもばらつきがあ
る。この為、発振周波数の微調整が前述の微調整部１２
によって実行される。

この微調整動作を説明すると、先ず前述の計時回路を構
成するＬＳＩＣ大規模集積回路）チップ、水晶振動子１
０等を回路基板に取付けることにより、チップの端子１
０ａ、１０ｂと水晶振動子１０を接続する。なお、この
状態ではＬＳＩチップをモールドせず調整が終った後に
行なう。また、分周回路８の出力信号をモニタする為に
モニタ端子８ａに周波数カウンタ等のモニタ装置を接続
する。

この様にして、図示しない電源を投入することにより、
モニタ装置には分周回路８からの出力信号の周波数が表
示される。そして、モニタ装置によってモニタされてい
る出力信号の周波数がＩ　Ｈｚとなる様に微調整部１２
を調整する。この調整は前述のコンタクト部１４〜１６
を順次レーザ光により接続することにより行なわれる。

このコンタクト部１４〜１６の接続は、例えばコンタク
ト部１４の場合、第３図に示す様に、領域２０ａにレー
ザ光を照射することにより、薄いＳｉ　Ｏｘ膜１８ｂを
破壊してポリシリコン１９ａと１９ｂを導通させること
により行なわれる。この処理により、コンタクト部１４
は接続され、微調整部１２の回路はコンデンサＣ４と０
７との並列回路となる。したがって、この時の微調整部
１２の合成容ｆＣはＣａ＋Ｃ’ｒとなる。

また、この状態でも分周回路８の出力信号がＩ　Ｈｚに
一致しない時には、更にコンタクト部１５を上述と同様
にレーザ光により接続することにより微調整部１２の合
成容量ＣをＣ，＋Ｃ，＋Ｃ。

とする。この処理によっても分周回路８の出力信号が１
１１ｚとならない時には、さらにコンタクト部１６を接
続する。

一方、この処理中、前述説明した様にオーバトリミング
してしまった場合には、その接続した回路を再度切断す
る。この切断は切断すべき回路のヒユーズ（領域２１ｂ
等）をレーザ光により溶断することにより行なわれる。

この様にして１度接続された回路も容易に再切断するこ
とができる。

以上の様に、本実施例によればオーバトリミングを行な
ってしまった場合にも、容易に修復することができる。

また、コンデンサ０４〜Ｃ６の容量が異なる場合にはそ
の組合せ（トリミングステップ数）を多くとることがで
きる。

次に、第３図を用いて本発明の他の実施例のトリミング
機能付半導体集積回路の説明を行なう。

同図は、本発明のトリミング機能付半導体集積回路を電
子時計等の定電圧回路部に適用した例を示すものである
。同図において、定電圧回路は電圧調整部２１ａと、デ
コーダ２１ｂと、電圧設定部２２とで構成されている。

電圧調整部２１ａは３本のヒユーズＦ７〜Ｆ、と３個の
コンタクト部２３〜２５、及び多数のゲート回路で構成
されている。

ヒユーズＦ、とコンタクト部２３、ヒユーズＦ。

とコンタクト部２４、ヒユーズＦ、とコンタクト部２５
とは各々直列に接続されている。このコンタクト部２３
〜２５は前記実施例で述べたものと同一の構造である。

また、前述の直列回路の中でヒユーズＦ？とコンタクト
部２３の直列回路の一端■１のハイ、又はローレベル（
信号）はインバータ２６を介してデコーダ２１ｂへ出力
されている。

また、同様にヒユーズＦ１とコンタクト部２４の直列回
路の一端■２のハイ、又はローレベル（信号）はインバ
ータ２７を介してデコーダ２１ｂへ出力され、ヒユーズ
Ｆ、とコンタクト部２５の直列回路の一端Ｉ３のハイ、
又はローレベル（信号）はインバータ２８を介してデコ
ーダ２１ｂへ出力されている。

また、上述のインバータ２６〜２８の出力はそれぞれ対
応するＮＯＲゲート２９〜３１に入力され、また各ＮＯ
Ｒゲート２９〜３１にはＮＡＮＤゲート３２の出力信号
も入力している。

したがって、ヒユーズＦ７が後述する様に溶断されず、
しかもコンタクト部２３が接続されている時には一端■
１がハイレベル（接地レベル）となり、インバータ２６
を介してロー信号がデコーダ２１ｂ内のインバ−タ３４
等へ出力される。また、逆に、ヒユーズＦ、が溶断され
、又はコンタクト部２３が接続されていない時には、一
端１゜及びインバータ２６の出力は不安定状態となるが
、ＮＡＮＤゲート３２の出力がハイレベルになった時、
即ち図示しない発振回路から例えば１秒に１発の割で出
力されるローレベルのリセットパルス３２ａが供給され
た時、或いはリセット信号３２ｂからローレベルのリセ
ット信号が供給された時、ラッチが解除されてインバー
タ２６の出力が反転しインバータ３３等ヘハイ信号が出
力される。

また、ヒユーズＦ８とコンタクト部２４についても同様
に、両方が接続している時には、一端■２がハイレベル
（接地レベル）となり、デコーダ２１ｂのインバータ３
４等へロー信号が出力される。さらに、ヒユーズＦ９と
コンタクト部２５についても同様に両方が接続している
時には、デコーダ２１ｂ内のインバータ３５等にロー信
号が出力される。

この様に電圧調整回路２１ａからハイ、又はロー信号が
入力するデコーダ２１ｂは、上述のインバータ３３〜３
５の他にゲート３６ａ〜３６ｈで構成されている。但し
、同図においてＡＮＤゲート３６ａ〜３６ｈはＯＩで示
し、入力端子は黒塗りされている。ＡＮＤゲート３６ａ
のゲートにはインバータ３３、及び３５の出力信号が入
力すると共に、前述のインバータ２７　（電圧調整部２
１ａ内）の出力信号も直接入力する。また、ＡＮＤゲー
ト３６ｂのゲートにはインバータ３３〜３５の出力信号
が入力している。他のＡＮＤゲート３６ｃ〜３６ｈにつ
いても同図に示す様に、インバータの出力信号が入力す
る。

そして、ＡＮＤゲート３６ａの出力をＯＩで示し、ＡＮ
Ｄゲート３６ｂの出力をＯ２で示し、以下同様にＡＮＤ
ゲート３６ｃ〜３６ｈまでの出力をＯ５〜０．で示す。

したがって、ＡＮＤゲート３６ａ〜３６ｈの中で、前述
の電圧調整部２１ａで選択された信号（ハイ、又はロー
信号）によって、１つのＡＮＤゲートから電圧設定部２
２へ出力信号（ハイ信号）が出力される構成である。例
えば、ＡＮＤゲー）３６ａのゲートへ入力する信号が全
てハイ信号となれば、出力○、からハイ信号が電圧設定
部２２へ出力される。また、ＡＮＤゲート３６ｂのゲー
トへ入力する信号が全てハイ信号となれば、出力０２か
らハイ信号が電圧設定部２２へ出力される。

この様に、デコーダ２１ｂの出力Ｏ１〜ＯＢのいずれか
１つの出力からハイ信号が入力する電圧設定部２２は、
８個のＮチャンネルＭＯＳトランジスタ（以下Ｎ型トラ
ンジスタで示す）３７ａ〜３７ｈと、抵抗３８ａ〜３８
ｉと、基準電圧発生部３９と、コンパレータ４０と、Ｐ
チャンネルＭＯ３）ランジスタ（以下Ｐ型トランジスタ
で示す）４１で構成されている。Ｎ型トランジスタ３７
ａ〜３７ｈのゲートは、各々前述の出力Ｏ０〜０．に接
続されており、したがって、ハイ信号が入力したＮ型ト
ランジスタ３７ａ〜３７ｈの１つがオンとなる。また、
これらのＮ型トランジスタ３７ａ〜３７ｈのドレインに
は接地電圧を分割する為のラダー抵抗３８ａ〜３８ｉが
接続されている。このラダー抵抗３８ａ〜３８ｉは全て
同じ抵抗値を有している。したがって、上述の様に１つ
のＮ型トランジスタがオンすると、そのＮ型トランジス
タのドレインと接地間、及びドレインと出力（Ｖ　ｏｕ
ｒ）間に接続されているラダー抵抗の比によってコンパ
レータ４０の反転入力端子（以下一端子で示す）に入力
する電圧値が異なる。同図においては、各Ｎ型トランジ
スタ３７ａ〜３７ｈがオンした時のこの電圧値を各々Ｖ
、−Ｖ、で示す。

したがって、コンパレータ４０の一端子には■１〜ｖ８
のいずれか一つの電圧値が印加される。

また、コンパレータ４０の非反転入力端子（以下＋端子
で示す）には基準電圧発生部３９から所定の基準電圧が
印加されている。コンパレータ４０では両入力電圧（印
加電圧）を比較し、Ｐ型トランジスタ４１のゲートに調
整電圧を出力する。Ｐ型トランジスタ４１では、この調
整電圧によりドレインに接続する外部電源４２より供給
される電流を制御し、所定の出力電圧（Ｖ　ｏｕｒ）を
出力する。

以上の様に構成された本実施例の定電圧回路において、
以下に出力電圧（ｖｏｕｒ）の調整動作について説明す
る。

先ず、定電圧回路の出力に図示しない電圧計を接続し、
リセット端子３２ｂよりＮＡＮＤゲート３２にリセット
信号を入力してデコーダ２１ａ１２１ｂ等をリセットす
る。

初期時、コンタクト部２３〜２５は接続されていない為
、前記リセット信号の入力でＮＯＲゲートの出力がロー
レベルに設定される。したがって、インバータ２６〜２
８の出力はハイ信号となり、Ｎ型トランジスタ３７ｅが
オンする。このＮ型トランジスタ３７ｅがオンすること
よって得られる電圧回路の出力電圧（Ｖｏｕｔ）は調整
可能な電圧の中間電圧が出力される様な電圧値である。

すなわち、コンパレータ４０では基準電圧と電圧Ｖ、と
を比較し、これにより、コンパレータ４０は入力電圧■
、に対応した電圧をＰ型トランジスタ４１に供給し、こ
れによる出力電圧（Ｖｏｕｔ）が電圧計で検出される。

しかし、この電圧値が例えば大きい時には前述のコンタ
クト部２３をレーザ光により接続する。この接続により
、Ｎ型トランジスタ３７ｄがオンとなり、コンパレータ
４０の一端子にはｖ４の電圧が印加される。この処理に
より電圧計の電圧値は減少する。しかし、まだ出力電圧
（Ｖｏｕｔ）が高い時には、さらにコンタクト部２４を
接続する。

このコンタクト部２３．２４の接続には、第２図に示す
ようにレーザ光を領域２０ａの薄いＳｉ　Ｏ□膜１８ｂ
部に照射し、ポリシリコン１９ａと１９ｂを接続するこ
とによって行なわれる。このコンタクト部の接続は、さ
らに出力電圧が高い時にはコンタクト部２５においても
同様に行なわれる。

この様にして順次コンタクト部２３→２４→２５の順に
各コンタクト部を接続し出力電圧を下げることができる
。一方、一度接続したコンタクト部２４に直列に接続さ
れているヒユーズＦｌｌをレーザ光によって溶断し、リ
セット端子３２ｂよりローレベルのリセット信号を入力
することにより、再度インバータ２７からハイ信号を供
給し、Ｎ型トランジスタ３７ａをオンすることができる
。

一方、出力電圧値が低い時には、逆に、先ずコンタクト
部２５を接続し、Ｎ型トランジスタ３７ｆをオンとする
。この処理により、コンパレータ４０の一端子にはｖｂ
の電圧が印加され、電圧計の電圧値は上昇する。しかし
、まだ出力電圧（Ｖｏｕｔ）が低い時には、さらにコン
タクト部２４を接続する。この様にして順次コンタクト
部２５−２４と接続し出力電圧（Ｖｏｕｔ）を上昇させ
ることができる。

さらに、本実施例では、１度接続したコンタクト部２５
に直列に接続されているヒユーズＦ、をレーザ光により
溶断し、リセット端子３２ｂよりローレベルのリセット
信号を入力することにより、インバータ２８からハイ信
号を供給し、Ｎ型トランジスタ３７ｈをオンすることが
できる。

以上の様に本実施例では、接続されたコンタクト部と直
列に接続されているヒユーズを後にレーザ光を照射して
溶断することにより、トリミングポイントを増し、定電
圧回路の出力電圧を設定する為の選択幅を広げることが
できる。

また、前述の様にコンタクト部２３−２４→２５、又は
コンタクト部２５→２４と順次コンタクト部を接続する
際、誤ってオーバトリミングしてしまったとしても、そ
のコンタクト部と直列に接続されているヒユーズを溶断
することにより、容易にその修正を行なうことができる
。

尚、前記各実施例では、コンタクト部を第２図に示す構
成にしたが、レーザ光照射により導通させることが出来
る構成であればいかなる構成であっても良い。例えば、
第４図に示すように、一方の配線或いは電極をＰ型シリ
コン基板４３上の一部に形成したＮ゛拡散層４４で構成
し、他方の配線或いは電極をＰ型シリコン基板４３を被
覆する５ｉｆｔ等の絶縁膜４５上にポリシリコン４６等
で形成し、第２図の例と同様にＮ゛拡散層４４とポリシ
リコン４６との間に位置する絶縁膜４５の薄膜部４５ａ
をレーザ光で破壊する構成にしても良い。また、第５図
に示すように、Ｎ型シリコン基板４７にＰウェル領域４
８を形成し、一方の配線或いは電極をシリコンドープの
アルミニウム４９で形成して、前記Ｐウェル領域４８の
一端に接続すると共に、他方の配線或いは電極を純粋の
アミニウム５０で形成して前記Ｐウェル領域４８の他端
に拡散形成されたＮ゛拡散層５１に接続し、弱いレーザ
光をＮ４拡散層５１上の純粋アルミニウム５０に照射し
て加熱（５００’　Ｃ程度以上）し、Ｎ゛拡散層５１中
にアルミニウムとの共晶合金を形成して導通を図る構成
にしても良い。なお、同図に於いて５２はＳ　ｉｏ□等
の絶縁膜５３は共晶合金形成領域（図中に破線で示す）
である。

更に、上記実施例では、本発明のトリミング機能付半導
体集積回路を電子時計及び定電圧回路に適用した実施例
について説明したが、計算機等の他の電子機器に組込ん
でもよいことは勿論である。

また、トリミングは半導体集積回路単体で行なっても、
また回路基板に取付けた後に行っても良いものである。

〔発明の効果〕

以上詳細に説明したように本発明によれば、オーバトリ
ミングした場合においても、レーザ光により接続された
コンタクト部と直列に接続されているヒユーズを溶断し
、その回路を再度切断することができる。

また、オーバトリミングに限らず、自由に接続回路を再
切断できる為、トリミングのステップ数を増すことがで
き、例えば本発明を実施例に示す様に電子時計回路や、
定電圧回路に用いた場合には、きめ細かな発振周波数の
調整や、出力電圧の調整を実現することができる。

【図面の簡単な説明】

第１図は、本発明のトリミング機能付半導体集積回路を
電子時計回路に用いた回路図、第２図は、第１図の回路
内のヒユーズとコンタクト部の集積回路、基板上での断
面図、第３図は、本発明のトリミング機能付半導体集積
回路を定電圧回路に用いた回路図、 第４図は、定電圧回路内のコンタクト部の断面図、 第５図は、定電圧回路内の他のコンタクト部の断面図、 第６図は、従来のトリミング機能付半導体集積回路を電
子時計回路に用いた回路図である。 ７・・・発振回路、 ８ａ・・・モニタ端子、 １２・・・微調整部、 １４〜１６．２３〜２５・・・コンタクト部、１８．４
５・・・Ｓｉｎｇ、 １９ａ、１９ｂ、４６・・・ポリシリコン、２１ａ・・
・出力調整部、 ２１ｂ・・・デコーダ、 ２２・・・出力設定部、 Ｆ４〜Ｆ、・・・ヒユーズ。

Claims (1)

【特許請求の範囲】
1. 　配線を短絡させることによりトリミングを行なうトリ
   ミング機能付半導体集積回路において、前記配線と直列
   に接続され前記配線を切断する回路手段を有することを
   特徴とするトリミング機能付半導体集積回路。