JPS62151954A - 入力ポ−トのデ−タ長拡張方式 - Google Patents

入力ポ−トのデ−タ長拡張方式

Info

Publication number
JPS62151954A
JPS62151954A JP60294245A JP29424585A JPS62151954A JP S62151954 A JPS62151954 A JP S62151954A JP 60294245 A JP60294245 A JP 60294245A JP 29424585 A JP29424585 A JP 29424585A JP S62151954 A JPS62151954 A JP S62151954A
Authority
JP
Japan
Prior art keywords
data
port
signal
read
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60294245A
Other languages
English (en)
Inventor
Eiji Baba
英司 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60294245A priority Critical patent/JPS62151954A/ja
Publication of JPS62151954A publication Critical patent/JPS62151954A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力ポートのデータ長を拡張する方式に関し、
特に入力データの同時性確保した入力ポートのデータ長
拡張方式に関する。
〔従来の技術〕
従来、入力ポートのデータ長を拡張し、しかも入力デー
タの同時性を確保する8俊がある場合VCは、データ入
力の直前において中央処理装置から入力データをラッチ
する為の信号を入力ポートに加えて入力データをラッチ
し、その後でラッチされたデータを中央処理装置が読む
ことで入力ポートのデータ長を拡張していた。
〔発明が解決しようとする問題点〕
前記の従来技術による入力ポートのデータ長拡張法にお
いては、データ入力の直前に、本来のデータ入力とは直
接関係のないデータラッチの為の信号を中央処理装置に
おいて発生させる必要があるので、データ入力の為の命
令以外にデータ・ラッチの為の命令が必要となり、しか
も、データ・ラッチの為の命令から実際にデータ・ラッ
チの為の信号を作る回路が必要であった。
〔問題点を解決するための手段〕
本発明による入力ポートのデータ長拡張方式は中央処理
装置が最初に読む単位長の入力ポートを定め、そこから
データを読む為のストローブ信号の前縁においてデータ
をサンプリングするDタイプ・フリップ・フロップを用
いた入力ポートにより構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例による入力ポートのブロック
図を示す。本発明による入力ポート1は入力データ2を
入力する為の入力ポートで、最上位ポート3、中上位ポ
ート4、中下位ポート5、最下位ポート6及びインバー
タ7で構成されている。中央処理装置とはバス8を介し
て接続され、中央処理装置は最上位ポートを読む信号9
を出力して最上位ポート3を介して最上位データ2−1
を読もうとする。最上位ポートを読む信号9はインバー
タ7を介してデータ・サンプリング信号13となるので
、最上位ポートを読む信号9の前縁において入力データ
2はポート3〜6にサンプリングされ、最上位データ2
−1のラッチされた値を中央処理装置は読むことができ
る。その後、中下位ポートを読む信号10、中下位ポー
トを読む信号11、最下位ポートを読む信号12により
、中上位ポート4にラッチされている中下位データ2−
2、中下位ポート5にラッチされている中下位データ2
−3、最下位ポート6にラッチされている最下位データ
2−4を読むことで目的を実現できる。
〔発明の効果〕
以上説明したように本発明は、中央処理装置が最初に読
む入力ポートを定め、この入力ポートを読む信号の前線
において入力データをサンプリングすることで、特別な
プログラムや回路の追加を行なうことなしに中央処理装
置が一度に読めるデータ長より長いデータを扱うことが
できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による入力ポートのブロック
図。 1・・・・・・本発明による入力ポート、2・・・・・
・入力データ、2−1・−・・・・最上位データ、2−
2・・・・・・中下位データ、2−3・・・・・・中下
位データ、2−4・・・・・・最下位データ、3・・・
・・・最上位ポート、4・・・・・・中下位ポート、5
・・・・・・中下位ポート、6・・・・・・最下位ポー
ト、7・・・・・・インバータ、8・川・・バス、9・
・・・・・最上位ポートを読む信号、1o・・・・・・
中上位ポートを読む信号、11・・・・・・中下位ポー
トを読む信号、12・・・・・・最下位ポートを読む信
号、13・・・・・・データ・サンプリング信号。 筋1図

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置が一度に入力できるデータ長(以下単位長
    と称する)より長いデータを入力する為に、複数の単位
    長の入力ポートから構成された入力ポート(以下拡張ポ
    ートと称する)において、中央処理装置が定められた単
    位長の入力ポートから順にデータを読み、その最初の単
    位長の入力ポートからデータを読む際のストローブ信号
    の前縁において前記拡張ポートの全ての入力データのサ
    ンプリングを行なうことで入力データの同時性を確保し
    た入力ポートのデータ長拡張方式。
JP60294245A 1985-12-25 1985-12-25 入力ポ−トのデ−タ長拡張方式 Pending JPS62151954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60294245A JPS62151954A (ja) 1985-12-25 1985-12-25 入力ポ−トのデ−タ長拡張方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60294245A JPS62151954A (ja) 1985-12-25 1985-12-25 入力ポ−トのデ−タ長拡張方式

Publications (1)

Publication Number Publication Date
JPS62151954A true JPS62151954A (ja) 1987-07-06

Family

ID=17805228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60294245A Pending JPS62151954A (ja) 1985-12-25 1985-12-25 入力ポ−トのデ−タ長拡張方式

Country Status (1)

Country Link
JP (1) JPS62151954A (ja)

Similar Documents

Publication Publication Date Title
JPS62151954A (ja) 入力ポ−トのデ−タ長拡張方式
KR890015135A (ko) 바이패스(bypass)회로를 갖는 데이타 처리장치
KR830008221A (ko) 수치제어장치
KR970004088B1 (ko) 디지탈 신호 처리기
KR960007955Y1 (ko) 피엘씨의 인터럽트 입력장치
KR890001798B1 (ko) 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치
JPS626177A (ja) トリガ制御装置
JP2638014B2 (ja) 信号検出回路
JPH02208785A (ja) バス・モニタ・内蔵形の1チップ・マイクロプロセッサ
KR890007212Y1 (ko) 동기화된 위치 데이터 리이드 회로
KR870000834Y1 (ko) 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치
KR890004806Y1 (ko) 데이타신호 검출회로
KR900002497Y1 (ko) 팜웨어(Firmware) 동작 분석 장치
JP2664109B2 (ja) リアルタイムポート
KR890005286B1 (ko) 영문 소프트웨어의 한글화를 위한 디코딩회로와 그 처리방법
JPS62172458A (ja) マイクロコンピユ−タシステムの出力ポ−トデ−タ設定回路
JPH0215342A (ja) メモリ装置
JPS55121541A (en) Arithmetic unit
KR870005318A (ko) 패턴 인식시 최소거리 분류 방법
KR880008159A (ko) 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로
JPS57178518A (en) Interruption control circuit
KR910003510A (ko) 마이크로 채널 구조용 버스진행 감지 테스트지그
JPS59158455A (ja) ログアウト制御方式
KR900006978A (ko) 다이내믹형 메모리
KR900002602A (ko) 디지탈 전화기에서의 led 구동방법