JPS62150979A - 誤動作防止回路 - Google Patents
誤動作防止回路Info
- Publication number
- JPS62150979A JPS62150979A JP60296486A JP29648685A JPS62150979A JP S62150979 A JPS62150979 A JP S62150979A JP 60296486 A JP60296486 A JP 60296486A JP 29648685 A JP29648685 A JP 29648685A JP S62150979 A JPS62150979 A JP S62150979A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- vertical synchronizing
- gate
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビ画面と内部（パソコン）画面とのスー
パーインポーズ画面を表示する装置における誤動作防止
回路に関する。
パーインポーズ画面を表示する装置における誤動作防止
回路に関する。
パーソナルコンピュータ（パソコン）ではＣＲＴディス
プレイに内部画面（パソコン画面）と、オンエア又はＶ
ＴＲのテレビ画面を重ねて表示する（スーパーインポー
ズする）ことが行なわれている。第３図で説明すると、
１０はテレビ受像機又はビデオテープレコーダのビデオ
信号出力端子で、該端子からのビデオ（テレビ）信号は
パソコン画面側の選択ゲート１４を通ってモニタ（ＣＲ
Ｔディスプレイ）へ送られ、また画面メモリ （ビデオ
ラム、 ＶＲＡＭ） ３０に格納されている内部（パソ
コン）画面信号も選択ゲート１４を通ってモニタへ送ら
れ、該モニタはこれらを重ねて（テレビ画面にパソコン
画面を重ねて）表示する。
プレイに内部画面（パソコン画面）と、オンエア又はＶ
ＴＲのテレビ画面を重ねて表示する（スーパーインポー
ズする）ことが行なわれている。第３図で説明すると、
１０はテレビ受像機又はビデオテープレコーダのビデオ
信号出力端子で、該端子からのビデオ（テレビ）信号は
パソコン画面側の選択ゲート１４を通ってモニタ（ＣＲ
Ｔディスプレイ）へ送られ、また画面メモリ （ビデオ
ラム、 ＶＲＡＭ） ３０に格納されている内部（パソ
コン）画面信号も選択ゲート１４を通ってモニタへ送ら
れ、該モニタはこれらを重ねて（テレビ画面にパソコン
画面を重ねて）表示する。
両画面を重ねて表示するには同期が必要であるが、クロ
ック停止ゲート２４などはそのための回路である。即ち
端子１０からのテレビ信号は同期分離回路１２へも供給
され、該回路１２で水平同期信号ＥＨ及び垂直同期信号
ＥＶが分離され、位相比較回路１６．１８へ入力される
。一方、クロック発振器２０でＣＲＴディスプレイのド
ツトクロックになるクロックＣＬＫを発生し、該クロッ
クをカウンタ２２に供給して該カウンタにこれを計数さ
せ、テレビ信号の水平同期信号Ｈ３及び垂直同期信号Ｅ
Ｖとは一゛同じ周期（や−短い）の水平同期信号Ｈ３及
び垂直同期信号ＶＳを作らせる。
ック停止ゲート２４などはそのための回路である。即ち
端子１０からのテレビ信号は同期分離回路１２へも供給
され、該回路１２で水平同期信号ＥＨ及び垂直同期信号
ＥＶが分離され、位相比較回路１６．１８へ入力される
。一方、クロック発振器２０でＣＲＴディスプレイのド
ツトクロックになるクロックＣＬＫを発生し、該クロッ
クをカウンタ２２に供給して該カウンタにこれを計数さ
せ、テレビ信号の水平同期信号Ｈ３及び垂直同期信号Ｅ
Ｖとは一゛同じ周期（や−短い）の水平同期信号Ｈ３及
び垂直同期信号ＶＳを作らせる。
カウンタ２２はゲー１〜２４を介してクロックＣＬＫを
受けて、該信号Ｈ３，ＶＳを出力すると共に、画面メモ
リ３０をアクセスするアドレスを発生する。メモリ３０
はカウンタ２２が発生するアドレスで読出されると複数
ドツト分のデータを同時に出力し、これはシフトレジス
タ２８に格納され、クロックＣＬＫで逐次出力されて（
並列／直列変換されて）画像信号になる（詳しくはこれ
にＨ３゜ＶＳが加えられて）。クロックＣＬＫはまた中
央処理装置ＣＰＵなどへも供給され、該ＣＰＵはメモリ
３０への画像データ書込みなどを行なう。
受けて、該信号Ｈ３，ＶＳを出力すると共に、画面メモ
リ３０をアクセスするアドレスを発生する。メモリ３０
はカウンタ２２が発生するアドレスで読出されると複数
ドツト分のデータを同時に出力し、これはシフトレジス
タ２８に格納され、クロックＣＬＫで逐次出力されて（
並列／直列変換されて）画像信号になる（詳しくはこれ
にＨ３゜ＶＳが加えられて）。クロックＣＬＫはまた中
央処理装置ＣＰＵなどへも供給され、該ＣＰＵはメモリ
３０への画像データ書込みなどを行なう。
テレビ画面とパソコン画面の同期化は、次のようにして
行なわれる。即ちパソコン側で発生ずる内部水平同期信
号Ｈ３がテレビ信号から分８１［シた外部水平同期信号
ＥＨより早く発生したとすると位相比較回路１６は出力
を生じ、これはオアゲート２６を通してクロック停止ゲ
ート（アン１゛ゲート）２４に入り、クロックＣＬＫの
カウンタ２２への入力を禁止する。外部水平同期信号Ｅ
Ｈが入力すると位相比較回路１６はクワツク停止を解
除し、これによりカウンタ２２はクロックＣＬＫの計数
を開始する。パソコン側で発生ずる内部水平同期信号Ｈ
３の周期は外部水平同期信号Ｅ １１の周期より若干短
いので、該信号Ｈ３はＥ Ｉ−ｆより若干早く到来し、
従ってクロック停止が行なわれ、信号ＥＨが到来すると
きクロック停止がＩＷ除される。
行なわれる。即ちパソコン側で発生ずる内部水平同期信
号Ｈ３がテレビ信号から分８１［シた外部水平同期信号
ＥＨより早く発生したとすると位相比較回路１６は出力
を生じ、これはオアゲート２６を通してクロック停止ゲ
ート（アン１゛ゲート）２４に入り、クロックＣＬＫの
カウンタ２２への入力を禁止する。外部水平同期信号Ｅ
Ｈが入力すると位相比較回路１６はクワツク停止を解
除し、これによりカウンタ２２はクロックＣＬＫの計数
を開始する。パソコン側で発生ずる内部水平同期信号Ｈ
３の周期は外部水平同期信号Ｅ １１の周期より若干短
いので、該信号Ｈ３はＥ Ｉ−ｆより若干早く到来し、
従ってクロック停止が行なわれ、信号ＥＨが到来すると
きクロック停止がＩＷ除される。
以下同様であり、こうして内部水平同期信号ＨＳは外部
水平同期信号ＥＨに同期化される。内部垂直同期信号Ｖ
Ｓも同様にして外部垂直同期信号ＥＶに同期化される。
水平同期信号ＥＨに同期化される。内部垂直同期信号Ｖ
Ｓも同様にして外部垂直同期信号ＥＶに同期化される。
選択ゲート１４は図示しない制御信号により、端子１０
からのテレビ信号、シフトレジスタ２８からのパソコン
画面信号のいずれかを選択し、出力する。例えば第４図
に示すようにテレビ画面３２にパソコン画面３４をスー
パーインポーズするには、水平走査線ｌについては、始
端Ｓから点Ｐ＋まではテレビ信号、点Ｐ１から点Ｐ２ま
ではパソコン信号、点Ｐ２から終端Ｅまではテレビ信号
にすればよいが、ゲート１４はこの切換を行なう。
からのテレビ信号、シフトレジスタ２８からのパソコン
画面信号のいずれかを選択し、出力する。例えば第４図
に示すようにテレビ画面３２にパソコン画面３４をスー
パーインポーズするには、水平走査線ｌについては、始
端Ｓから点Ｐ＋まではテレビ信号、点Ｐ１から点Ｐ２ま
ではパソコン信号、点Ｐ２から終端Ｅまではテレビ信号
にすればよいが、ゲート１４はこの切換を行なう。
ところでテレビ受像機ではチャネルを切換えたりするが
、各局の水平／垂直同期信号の周期は同じであるものの
、位相は異なっているから、チャネル切換時に水平／垂
直同期信号の周期が異常に長くなったり短かくなったり
する。またＶＴＲでは信号の欠落（ドロップ）が生じる
ことがあり、この場合は一時的ながら水平、垂直同期信
号ＥＨ。
、各局の水平／垂直同期信号の周期は同じであるものの
、位相は異なっているから、チャネル切換時に水平／垂
直同期信号の周期が異常に長くなったり短かくなったり
する。またＶＴＲでは信号の欠落（ドロップ）が生じる
ことがあり、この場合は一時的ながら水平、垂直同期信
号ＥＨ。
ＥＶは得られなくなる。この結果クロックＣＬＫに異常
が生じると中央処理装置ＣＰＵではプログラム暴走が、
また画面メモリ３０では格納データの破壊が生じること
がある。即ちクロ・ツクＣＬＫはＣＰＵのクロックにも
なり、そのサイクルタイムを決めるが、これには許容最
小値があるからクロック異常で一時的にクロック周期が
許容最小（ｉｆｆ以下になると正常な動作を維持できず
、プログラム暴走などを生じる。またメモリ３０はダイ
ナミックＲＡＭであり、読出しは例えば、■ビット線を
プリチャージし、■ワード線を選択してトランスファゲ
ートを開き、メモリセルをピッ１−線へ接゛続して電位
差付けを行ない、■センスアンプを駆動して該電位差を
拡大し、それでデータバスを駆動すると共にメモリセル
再書込みを行ない、といった手順で行なわれるが、これ
には一定時間を要し、クロック異常でこれが確保されな
いとセル記憶データの破壊が生じる。
が生じると中央処理装置ＣＰＵではプログラム暴走が、
また画面メモリ３０では格納データの破壊が生じること
がある。即ちクロ・ツクＣＬＫはＣＰＵのクロックにも
なり、そのサイクルタイムを決めるが、これには許容最
小値があるからクロック異常で一時的にクロック周期が
許容最小（ｉｆｆ以下になると正常な動作を維持できず
、プログラム暴走などを生じる。またメモリ３０はダイ
ナミックＲＡＭであり、読出しは例えば、■ビット線を
プリチャージし、■ワード線を選択してトランスファゲ
ートを開き、メモリセルをピッ１−線へ接゛続して電位
差付けを行ない、■センスアンプを駆動して該電位差を
拡大し、それでデータバスを駆動すると共にメモリセル
再書込みを行ない、といった手順で行なわれるが、これ
には一定時間を要し、クロック異常でこれが確保されな
いとセル記憶データの破壊が生じる。
本発明はか−る点を改善し、テレビ信号の同期信号が異
常、特に垂直同期信号の周期が異常に短くなるときは、
該異常に短い周期の垂直同期信号は内部回路（パソコン
回路）には入らないようにして上記問題が発生しないよ
うにしようとするものである。
常、特に垂直同期信号の周期が異常に短くなるときは、
該異常に短い周期の垂直同期信号は内部回路（パソコン
回路）には入らないようにして上記問題が発生しないよ
うにしようとするものである。
本発明は、テレビ信号と、画面メモリを読出して得られ
る内部画面信号とをディスプレイに入力して該ディスプ
レイに、テレビ画面と内部画面のスーパーインポーズ画
面を表示させる装置における、テレビ信号から分離した
垂直同期信号の周期が異常に短いことによる誤動作を防
止する回路において、テレビ信号から分離した垂直同期
信号でトリガされ、正常時の垂直同期信号の周期よりや
−短いパルス幅の出力を生じる単安定回路と、前記垂直
同期信号と単安定回路の出力を入力され、正字時周期又
はそれに近い周期の垂直同期信号のみを通すゲート回路
とを有することを特徴とするものである。
る内部画面信号とをディスプレイに入力して該ディスプ
レイに、テレビ画面と内部画面のスーパーインポーズ画
面を表示させる装置における、テレビ信号から分離した
垂直同期信号の周期が異常に短いことによる誤動作を防
止する回路において、テレビ信号から分離した垂直同期
信号でトリガされ、正常時の垂直同期信号の周期よりや
−短いパルス幅の出力を生じる単安定回路と、前記垂直
同期信号と単安定回路の出力を入力され、正字時周期又
はそれに近い周期の垂直同期信号のみを通すゲート回路
とを有することを特徴とするものである。
この回路により、異常に短い周期の垂直同期信号はカン
トすると、前記問題の発生を回避することができる。
トすると、前記問題の発生を回避することができる。
第１図は本発明の実施例を示し、１２は前述の同期分離
回路で端子１０からのビデオ（テレビ）信号を受け、外
部水平同期信号ＥＨと外部垂直同期信号ＥＶを分離、出
力する。４２ば単安定回路（シングルショット）、４４
はアンドゲートである。従来回路では同期分離回路１２
が分離した垂直同期信号ＥＨがそのま＼パラ３フ回路で
使用されていたが、本発明ではゲート４４を通した垂直
同期信号Ｅ■′を使用する。
回路で端子１０からのビデオ（テレビ）信号を受け、外
部水平同期信号ＥＨと外部垂直同期信号ＥＶを分離、出
力する。４２ば単安定回路（シングルショット）、４４
はアンドゲートである。従来回路では同期分離回路１２
が分離した垂直同期信号ＥＨがそのま＼パラ３フ回路で
使用されていたが、本発明ではゲート４４を通した垂直
同期信号Ｅ■′を使用する。
第２図を参照しながら動作を説明すると、テレビ信号の
垂直同期信号の周期は１６．６ｍＳであるから信号ＥＶ
はｔ＋＝１６．６ｍｓの間隔で現われる。ワンショット
回路４２は信″；ｆＥｖの立下りでトリガされ、一定パ
ルス幅の出力を生じる。アントゲ−１・４４へはそのｄ
出力（これをＣ３とする）が加えられ、従って信号ＥＶ
が通過すると時間ｔ２、（上記一定パルス幅）の間該ゲ
ート４４は閉じる。
垂直同期信号の周期は１６．６ｍＳであるから信号ＥＶ
はｔ＋＝１６．６ｍｓの間隔で現われる。ワンショット
回路４２は信″；ｆＥｖの立下りでトリガされ、一定パ
ルス幅の出力を生じる。アントゲ−１・４４へはそのｄ
出力（これをＣ３とする）が加えられ、従って信号ＥＶ
が通過すると時間ｔ２、（上記一定パルス幅）の間該ゲ
ート４４は閉じる。
しかじｔｌ〉ｔ２＋Ｗに選定しておくので、次の信号Ｅ
Ｖが発生する時点ではゲート４４は開いており、該信号
の通過に支障はない。こ−でＷは信号ＥＶのパルス幅で
あり、ｔ２４−Ｗはｔｌの９０％程度とする。勿論これ
は１００％に近くすると雑音除去範囲が拡がって好まし
いが、余り接近していると僅かな変動で正常な垂直同期
信号の一部をカットする恐れがあるから、適当値にする
のがよい。以上が正常時の動作であり、同期分離回路の
出力ＥＶはアンドゲート４４の出力ＥＶ’に等しい。
Ｖが発生する時点ではゲート４４は開いており、該信号
の通過に支障はない。こ−でＷは信号ＥＶのパルス幅で
あり、ｔ２４−Ｗはｔｌの９０％程度とする。勿論これ
は１００％に近くすると雑音除去範囲が拡がって好まし
いが、余り接近していると僅かな変動で正常な垂直同期
信号の一部をカットする恐れがあるから、適当値にする
のがよい。以上が正常時の動作であり、同期分離回路の
出力ＥＶはアンドゲート４４の出力ＥＶ’に等しい。
これに対して、テレビ受像機でチャネルが切換えられる
、ノイズが混入した等の異常時で、垂直同期信号の正常
時の１周期（１６，６ｍ５）内に複数の垂直同期相当信
号が発生すると、これらの信号は該周期の９０％内のも
のはゲート４４を通過することができず、カットされて
しまう。こうしては＼１周期相当の間隔を持つ垂直同期
信号のみがアンドゲート４４を通過でき、異常に短い周
期の垂直同期信号がパソコン内部に入力するのは阻止さ
れる。
、ノイズが混入した等の異常時で、垂直同期信号の正常
時の１周期（１６，６ｍ５）内に複数の垂直同期相当信
号が発生すると、これらの信号は該周期の９０％内のも
のはゲート４４を通過することができず、カットされて
しまう。こうしては＼１周期相当の間隔を持つ垂直同期
信号のみがアンドゲート４４を通過でき、異常に短い周
期の垂直同期信号がパソコン内部に入力するのは阻止さ
れる。
垂直同期は第５図に示すようにカウンタクリヤで行なう
方式もある。位相比較回路１６は第３図と同様に動作し
てクロック停止、同解除を行なうが、本回路では垂直同
期信号に対する位相比較回路１８は設けられず、従って
該回路１８からのクロック停止はない。代って本回路で
は外部垂直同期信号ＥＶがカウンタ２２に入力して該カ
ウンタをクリアし、画面メモリ３０をアクセスするアド
レスをＯＯ・・・・・・にする。この場合も、チャネル
切換などで外部垂直同期信号が頻繁に入るとカウンタ２
２が頻繁にクリアされ、画面メモリ３０のリフレッシュ
タイミングが満足されなくなる恐れがある。本発明はこ
のような方式にも有効である。
方式もある。位相比較回路１６は第３図と同様に動作し
てクロック停止、同解除を行なうが、本回路では垂直同
期信号に対する位相比較回路１８は設けられず、従って
該回路１８からのクロック停止はない。代って本回路で
は外部垂直同期信号ＥＶがカウンタ２２に入力して該カ
ウンタをクリアし、画面メモリ３０をアクセスするアド
レスをＯＯ・・・・・・にする。この場合も、チャネル
切換などで外部垂直同期信号が頻繁に入るとカウンタ２
２が頻繁にクリアされ、画面メモリ３０のリフレッシュ
タイミングが満足されなくなる恐れがある。本発明はこ
のような方式にも有効である。
以上説明したように本発明によれば、テレビ画面と内部
（パソコン）画面のスーパーインポーズ回路における、
垂直同期異常による暴走、記憶内容の破壊を防止でき、
甚だ有効である。
（パソコン）画面のスーパーインポーズ回路における、
垂直同期異常による暴走、記憶内容の破壊を防止でき、
甚だ有効である。
第１図は本発明の実施例を示す回路図、第２図は動作説
明用のタイムチャート、第３図はスーパーインポーズの
要部回路図、第４図はスーパーインポーズ画面の説明図
、第５図は同期化の他の回路例を示すブロック図である
。 図面で、３０は画面メモリ、ＥＶは垂直同期信号、４２
は単安定回路、４４はゲート回路である。
明用のタイムチャート、第３図はスーパーインポーズの
要部回路図、第４図はスーパーインポーズ画面の説明図
、第５図は同期化の他の回路例を示すブロック図である
。 図面で、３０は画面メモリ、ＥＶは垂直同期信号、４２
は単安定回路、４４はゲート回路である。
Claims (1)
- 【特許請求の範囲】 テレビ信号と、画面メモリを読出して得られる内部画面
信号とをディスプレイに入力して該ディスプレイにテレ
ビ画面と内部画面のスーパーインポーズ画面を表示させ
る装置における、テレビ信号から分離した垂直同期信号
の周期が異常に短いことによる誤動作を防止する回路に
おいて、テレビ信号から分離した垂直同期信号でトリガ
され、正常時の垂直同期信号の周期よりやゝ短いパルス
幅の出力を生じる単安定回路と、 前記垂直同期信号と単安定回路の出力を入力され、正常
時周期又はそれに近い周期の垂直同期信号のみを通すゲ
ート回路とを有することを特徴とする誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296486A JPS62150979A (ja) | 1985-12-24 | 1985-12-24 | 誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296486A JPS62150979A (ja) | 1985-12-24 | 1985-12-24 | 誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62150979A true JPS62150979A (ja) | 1987-07-04 |
| JPH0436631B2 JPH0436631B2 (ja) | 1992-06-16 |
Family
ID=17834178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296486A Granted JPS62150979A (ja) | 1985-12-24 | 1985-12-24 | 誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150979A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314887A (ja) * | 1987-06-17 | 1988-12-22 | Cmk Corp | プリント配線板 |
| JP2010532514A (ja) * | 2007-06-26 | 2010-10-07 | ソン ムン，チャン | 仮想インターフェースを提供するためのシステム及び方法 |
-
1985
- 1985-12-24 JP JP60296486A patent/JPS62150979A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314887A (ja) * | 1987-06-17 | 1988-12-22 | Cmk Corp | プリント配線板 |
| JP2010532514A (ja) * | 2007-06-26 | 2010-10-07 | ソン ムン，チャン | 仮想インターフェースを提供するためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436631B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452010A (en) | Synchronizing digital video inputs | |
| US4748504A (en) | Video memory control apparatus | |
| US10895933B2 (en) | Timing control circuit and operation method thereof | |
| US7030883B2 (en) | System and method for filtering a synchronization signal from a remote computer | |
| JPS62150979A (ja) | 誤動作防止回路 | |
| US6956618B2 (en) | Apparatus and method for processing image, and an image processing program | |
| JPH1155569A (ja) | 表示制御回路 | |
| JPH07281646A (ja) | 表示モジュール駆動装置 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| US5402247A (en) | Image reproduction speed conversion apparatus | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| JPH01272386A (ja) | マトリクス表示装置 | |
| JP3000630B2 (ja) | モニター装置 | |
| JPS62150977A (ja) | 同期ずれ画面消去回路 | |
| JPH0516716B2 (ja) | ||
| JPH08235471A (ja) | 異常監視装置 | |
| TW202125470A (zh) | 顯示裝置、顯示驅動電路及顯示驅動方法 | |
| JPH05119747A (ja) | 液晶表示装置 | |
| JPS62269197A (ja) | 液晶表示装置 | |
| JP3218375B2 (ja) | スーパーインポーズ回路 | |
| JP2989057B2 (ja) | 文字図形重畳映像システム | |
| JPS61255386A (ja) | 表示装置 | |
| JPH0420526B2 (ja) | ||
| JPH0234510B2 (ja) | ||
| JPS6252676A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |