JPS6214763B2 - - Google Patents

Description

【発明の詳細な説明】 【産業上の利用】

本発明は、ステツピングモータによつて記録紙
の送り方向と直角に走行可能な記録ヘツドによ
り、複数のアナログ測定信号をその大きさの順序
でドツト記録する多点記録装置に関する。

【従来の技術】

この種の多点記録装置としては、自動平衡形の
打点記録装置が一般的であつた。このような自動
平衡形の記録装置においては、複数のアナログ測
定電圧が順次入力切換スイツチを介して選択さ
れ、このアナログ測定電圧がポテンシヨメータか
ら取出された逆電圧と突き合わされて、両者の偏
差電圧がサーボモータに加えられる。サーボモー
タはその偏差電圧が零になる方向にポテンシヨメ
ータの可動子を移動させると共に、記録ヘツドを
記録紙の送り方向に直角に走行させる。このよう
にして、アナログ測定電圧とポテンシヨメータか
らの逆電圧とが自動平衡し、サーボモータが停止
すると、その停止位置で記録ヘツドが打点動作を
行わせられて、アナログ測定電圧をドツト記録す
る。

【発明が解決しようとする問題点】

ところで、複数のアナログ測定電圧を記録紙に
ドツト記録する場合、そのドツト記録のカラーあ
るいは形状等からそのドツト記録に付属する測定
点の識別が出来なければならない。そのために、
従来では測定点の個数は１つの記録装置において
たとえば３点、６点、12点あるいは24点という個
数で設定されていた。 ところが、たとえば、24点式記録装置の場合に
は、24の測定点について１回のドツト記録を行な
うためには、上述した自動平衡動作を24回行なわ
なければならない。上述した自動平衡動作はサー
ボモータによつてポテンシヨメータの可動子を調
整してアナログ測定電圧とポテンシヨメータの逆
電圧との自動平衡を得るというものであるため
に、１つのドツト記録を行なうのに相当の時間
（たとえば数秒間）を要し、従つて全測定点につ
いて１回のドツト記録を行なうためには多大な時
間が必要となり、そのために高速度で生起する現
象の記録には不向きであつた。 たとえば、Ａ、Ｂ、Ｃという３つの測定点の測
定値がフルスケール（０〜100％）の80％、20
％、50％というような値である場合、その測定点
Ａ、Ｂ、Ｃについて順次ドツト記録する際には、
記録ヘツドは先ず測定点Ａの際に80％値の位置ま
でサーボモータによつて前進走行させられ、次に
測定点Ｂの際に20％値の位置までサーボモータに
よつて戻され、次に測定点Ｃの際には再び50％値
の位置まで前進走行させられる。このように、全
測定点の記録を行なうためには、記録ヘツドは24
回記録紙上を行つたり来たりさせられる。従つ
て、全測定点について１回のドツト記録を行なう
ために多大の時間がかかるのである。 本発明は、このような点に鑑みてなされ、多数
の測定点が存在していても全測定点の１回のドツ
ト記録を短時間に行なうことのできる多点記録装
置を提供することを目的とする。

【問題点を解決するための手段】

本発明は、このような目的を達成するために、
多数の測定点の測定電圧をその大きさに従つて一
種の予選別するという認識から出発する。 しかして、本発明は、上記目的を達成するため
に、複数のアナログ測定信号を順次選択して送出
する選択手段と、この選択手段から送出されたア
ナログ信号をデイジタル信号に変換するアナロ
グ・デイジタル変換器と、このアナログ・デイジ
タル変換器のデイジタル出力信号を記憶するメモ
リと、記録紙の送り方向と直角に走行してドツト
記録を行なう記録ヘツドと、この記録ヘツドを走
行させるヘツド走行手段と、前記選択手段、アナ
ログ・デイジタル変換器、メモリおよびヘツド走
行手段を制御する中央制御装置とを備え、前記メ
モリ内の前記アナログ測定信号に関する記憶デー
タと前記記録ヘツドのその都度の位置に関係した
データとを比較して、前記記録ヘツドの位置が前
記メモリ内の記憶データに相当する位置に到達し
たら前記記録ヘツドにドツト記録を行なわせて前
記複数のアナログ測定信号をその大きさの順序に
ドツト記録することを特徴とする。

【作 用】

このような本発明によれば、測定点がたとえば
24点ある場合、予めその24点の測定電圧について
メモリにデイジタル的に取込み、記録ヘツドが０
％から100％まで走行する間に記録ヘツドがその
メモリ内の記憶データに相当する位置に到達した
らドツト記録を行なわせるので、全測定点の１回
のドツト記録を短時間に行なうことができる。

【実施態様の説明】

本発明の一つの実施態様によれば、記録ヘツド
は、記録ピンを有するように構成され、かつ、メ
モリはメモリカウンタの様式で構成され、そし
て、ヘツド走行手段はステツプモータによつて構
成され、しかして、記録ピンに、アナログ・デイ
ジタル変換器を介して測定点と接続されるメモリ
カウンタが設けられ、このメモリカウンタの計数
入力端子はステツピングモータ制御装置の制御入
力端子と共に歩進パルス発生器の出力端子に接続
可能であり、最高位のメモリカウンタビツトの伝
送パルスから、ステツピングモータに対する停止
信号、およびその都度関係するメモリカウンタに
所属する記録ピンに対するプリント信号が取出さ
れる。 多数の測定点の測定値の予選別はメモリカウン
タ内に測定値を記憶させることによつて可能にな
る。メモリカウンタでは数値としてデイジタル的
に存在する測定値が同様に数値的にコード化され
た記録ヘツドのその都度の位置と比較され、記録
ヘツドの記録幅にわたる走行駆動中その大きさの
順序に記録される。その場合、記録ヘツドの位置
とメモリカウンタに記憶された測定値との比較
は、メモリカウンタが記録ヘツドを駆動するステ
ツピングモータに対する歩進パルスによりその既
に存在している内容に応じて順次完全計数され、
メモリカウンタのこのようにして得た状態はステ
ツピングモータないし記録ヘツドに対する停止信
号およびプリント信号の発生のために用いられる
ようにすることによつて簡単に行われる。 本発明の好ましい実施例によれば、記録ピンは
それぞれ全数の半分ずつを含む２つの組に分けら
れる。こうすることによつて、記録ヘツドが記録
幅の０から100％まで前進走行する場合、測定値
の一方の半分を記録し、記録幅の100から０％に
まで後進走行する間に測定値の他方の半分を記録
するということが可能になる。各組の記録ピンの
数は測定点数の半分の整数倍にするのが有利であ
る。この構成は、各測定点に２つまたはそれ以上
の記録符号を所属させることを可能にするもので
ある。 記録ピンは行・列スクリーン内に配置され、測
定点の一半部に相当する一つの列の記録ピンの数
から１を引いた数に相当するビツト数のシフトレ
ジスタが備えられると有利である。同時に、モー
タ歩進パルスに対するカウンタの選択されたビツ
トはシフトレジスタのシフトパルス入力端子と接
続され、記録ヘツドの走行方向に続く記録ピンに
属するメモリカウンタの歩進パルスクリア入力端
子はシフトレジスタの次に続くビツト出力端子と
接続される。その場合、走行方向にその都度導か
れるピンに属するメモリカウンタは除外される。
また記録ピンの列間隔はモータ歩進カウンタの選
択されたビツトの数値とドツト分解能との積とし
て決定される。このようにすれば、記録ヘツドの
走行方向における記録ピン相互間の幾何学的間隔
を電子的方法で調整することが可能になる。 アナログ・デイジタル変換器は、測定電圧を所
定時間中積分し、続いて積分器を定電流で基準電
圧にまで放電し、しかもそれに必要な時間を測定
電圧の尺度としてクロツクパルスにより数え上げ
る形の変換器とするのが有利である。 ステツピングモータは停止信号の間、補助の非
共振制動回路に接続することができる。このこと
は場合によつて生ずる過走行を防止する。ステツ
ピングモータの停止位置は電子的に保証される。
停止中ステツピングモータにはわずかな電力が導
かれるだけである。 系統電源を介して侵入する擾乱に対する擾乱電
圧を十分抑制するために、クロツクパルス発生器
およびステツピングパルス発生器は系統電源に同
期される。その場合、アナログ・デイジタル変換
器のクロツクパルスの繰返し周波数は歩進パルス
の繰返し周波数よりも十分高く選定される。さら
に擾乱電圧の抑制を改善するために、アナログ・
デイジタル変換器は制御論理回路ないしメモリカ
ウンタとフオトカプラを介して電気的に分離され
るようにするのがよい。 前置された初段増幅器を含むアナログ・デイジ
タル変換器はオフセツト電圧および零点ドリフト
の自動修正手段を備えるのがよい。個々の測定点
を選択するための補助的なスイツチング手段はリ
ードリレーから構成するのがよい。また、測定サ
イクルから個々の測定点をあらかじめ選択するた
めの補助のスイツチング手段、およびあらかじめ
選択されなかつた測定点を分離するための論理回
路が設けられる。 本発明の別の構成によれば、アナログ・デイジ
タル変換器に属する測定カウンタとメモリカウン
タと接する点にデイジタル的に動作する線形化回
路が設けられ、この回路によつて測定値発信器の
場合によつては非線形特性を線形化することがで
きる。 ステツピングモータの一方の終端位置は無接点
式リミツトスイツチによつて決定され、他方の終
端位置はモータ歩進カウンタにあらかじめ与えら
れた数によつて決定される。こうすることによつ
て終端位置検出器のスイツチングの際の自動的な
誤差修正が可能になる。零点および範囲の較正は
終端位置検出器のシフトによつて行うことができ
る。 測定位置は系統に同期する制御カウンタによつ
て決定される。 本発明による多点記録装置の有利な運転方法
は、記録紙上を記録ヘツドが前進走行する際は、
記録ヘツドの出発位置からの距離がそれぞれ二つ
の組の一方の記録ピンに属するメモリカウンタの
内容に相当する連続した場所に記録ヘツドが停止
されドツトが記録されるものである。その場合そ
れと同時に、他方の組の記録ピンに属する測定点
が走査され、その測定値がデイジタル的にコード
化され、この組の記録ピンに属するメモリ内に記
憶される。そして記録ヘツドが後進走行する際
は、同様にして最後に述べたメモリカウンタの内
容に対応する場所に当り、そこにドツトが記録さ
れ、同時に最初に述べた組のピンに属する測定点
が走査され、その値がデイジタル的にコード化さ
れ、所属のメモリカウンタ内に記憶される。 この多点記録装置は記録ヘツドの前進走行の際
はアナログ測定信号のデイジタル変換値がそのま
まメモリ内に記憶され、後進走行の際（すなわち
記録幅100％から０％への方向に走行する際）に
は可能な最高値（基数）に対するデイジタル変換
値の補数が記憶されるように駆動される。このこ
とをもう少し理解し易いように説明すると次のと
おりである。すなわち、ステツピングモータによ
つて記録ヘツドを記録幅の０％から100％まで走
行させるために、たとえば1000個の歩進パルスが
必要である場合に、デイジタル変換値が800（80
％値）であつたとする。このとき、アナログ測定
信号のこのデイジタル変換値を記録ヘツドの前進
走行時にドツト記録する場合にはメモリカウンタ
内にはそのまま800が記憶され、一方後進走行時
にドツト記録する場合にはメモリカウンタには基
数1000に対するデイジタル変換値800の補数200が
記憶される。このようにすれば、メモリカウンタ
として一方向に駆動すべきカウンタを必要とする
だけである。 記録ピンは一方の終端位置または両方の終端位
置で組としてインキが塗られるようにすることが
できる。

【発明の実施例】

次に図面を参照しながら本発明の一実施例を説
明する。 第１図において１は多数の測定点に対する選択
回路を示す。測定点は入力端子５１ないし６６に
接続することができる。選択回路１は中央制御装
置７により信号線を介して制御されるリードリレ
ーを含んでいる。選択回路１を介して選択された
個々の測定点の測定信号は測定範囲選択器２に導
かれる。測定範囲選択器２は各測定点に対し複数
の測定範囲ユニツトを所属せしめるためのクロス
バー形分配器を含んでいる。測定範囲ユニツトは
主としてブリツジ回路から成つている。測定範囲
選択器２も信号線を介して中央制御装置７から制
御される。測定範囲選択器２から、選択された範
囲の選択された測定信号用の信号回路がアナロ
グ・デイジタル変換器３に通じている。アナロ
グ・デイジタル変換器３の制御入力端子も制御信
号導線を介して中央制御装置７に接続されてい
る。アナログ・デイジタル変換器３は中央制御装
置７を介してクロツクパルス列を受け取る。アナ
ログ・デイジタル変換器３の構成要素である測定
値カウンタはデイジタル値に変換された測定値を
受ける。同時にこのデイジタル化された測定値は
メモリユニツト４のメモリカウンタに更に送られ
る。メモリユニツト４は記録ヘツド制御装置をも
含んでいる。メモリユニツト４の詳細は後で第７
図に関連して説明する。メモリユニツト４も信号
線を介して中央制御装置７に接続されている。選
択回路１、測定範囲選択器２、およびアナログ・
デイジタル変換器３は、制御信号側が中央制御装
置７に対して、又測定信号側はメモリユニツト４
に対して電気的に分離されている。この分離のた
めにはフオトカプラが用いられる。この分離は破
線６７によつて示されている。メモリユニツト４
から中央制御装置７に戻る制御信号線が通じてい
る。この制御信号線を介してモータ歩進カウンタ
の最終値情報が導かれる。記録ヘツド制御装置を
有するメモリユニツト４は信号線を介して記録ヘ
ツド５に接続れている。中央制御装置７は系統電
源に同期するクロツクパルス発生器６に接続さ
れ、クロツクパルス発生器６は、系統電源に同期
し、かつ周波数および位相の調整のために帰還接
続された50kHz発振器を含んでいる。その出力周
波数は分周器を介してアナログ・デイジタル変換
器３のカウントクロツクのためのパルス列、およ
びステツピングモータに対する歩進パルスに分配
される。中央制御装置７を介して歩進パルスはメ
モリユニツト４と、ステツピングモータ制御装置
８とにそれぞれ導かれ、さらに後者からステツピ
ングモータ９に導かれる。ステツピングモータ９
は一点鎖線で示された機械的結合を介して記録ヘ
ツド５に連結されている。系統電源に同期するク
ロツクパルス発生器６は系統電源端子１９を備え
ている。 第２図において２０は記録紙を示し、それは２
つのブロツク２１および２２によつて略示された
記録機構により直線矢印で示された方向に動かさ
れる。記録紙２０の運動方向と直角にガイド２３
が配置されており、このガイドに沿つて記録ヘツ
ド２４が記録紙の記録幅にわたつて動けるように
なつている。ガイド２３は図示していないステツ
ピングモータによつて駆動される軸から成つてい
る。記録ヘツド２４は水平方向に動かされる。記
録ヘツド２４はその左側の終端位置に図示されて
いる。記録ヘツド２４の第２の終端位置は破線で
示された第２の記録ヘツドによつて表わされてい
る。記録ヘツド２４は水平な２つの行に配置され
た記録ピンを持つている。各行は例えば必要な記
録ピンの半分を含んでいる。記録ピンの列間隔を
ｃで示すものとする。ステツピングモータに導か
れる歩進パルスによつて得られる記録ヘツドの前
進駆動歩進は記録紙幅を分解能例えば0.2mmで割
つたものに相当する値をとる。間隔ｃを電子的方
法で調整しうるようにするため、それは分解能と
２進数、即ち２の累乗との積として定めるという
ことがあらかじめ考慮される。指数として４が選
定されると有効な間隔になるということが分かつ
た。その場合、間隔ｃは次のようになる。 ｃ＝2⁴×0.2＝3.2mm 第３ａ図および第３ｂ図は記録ヘツド２４の平
面図および側断面図である。第３ａ図は第２図の
記録ヘツド２４に正確に対応する。第３ｂ図の断
面図において、２つのばね３１および３２の力に
抗して動く記録ピン３３および３４が記録ヘツド
２４内に、その軸心が一つの点３５、即ち記録紙
２０上にある点で交差するように導かれることが
分る。各行に例えば８個ずつ含む記録ピン３３お
よび３４は、図示していない電磁石を介して動か
され、この電磁石は第１図のメモリユニツト４内
の記録ヘツド制御装置によつて制御される。 記録ヘツドの他の実施態様を第４図に示す。本
質的な違いは、ここでは各測定点に２つの記録符
号が属し、その第２の符号は数字であるという点
にある。もちろん、数字の代りに文字やさもなけ
れば識別力のある符号を用いることもできる。第
４図の記録ヘツドは４行の符号を有し、その中の
数字符号は一つの測定点に属する線を、線を作る
ためにのみ用いられる複数の記録符号に従つてよ
り特徴づけるために選定される。紙の送りの方向
へ記録ヘツドを付加的に進めることによつて、一
つの行、従つて一つの測定点組の個々の符号が記
録紙を走行し終る前に記録に適当な位置にもたら
される。その場合、記録そのものは記録ヘツド４
１を構成している個々の記録タイプキヤリア４２
の動きによつて行われる。記録紙および記録ロー
ラ５０に関して記録ヘツド４１の２つの異なる状
態が、前進走行に対して第５図に、後進走行に対
して第６図に示されている。 第７図は一つの行の記録ピンに対する記録ヘツ
ド制御装置およびメモリカウンタをブロツク図と
して示すものである。全体としてメモリカウンタ
および記録ヘツド制御装置は第１図のメモリユニ
ツト４内に２組存在している。アンド／オア・マ
トリツクスから成る入力ゲート回路７０を介し
て、メモリカウンタ７１ないし７８はカウントク
ロツクパルスおよび歩進パルスによつて駆動され
る。そのため入力ゲート回路７０はカウントクロ
ツクパルス用入力端子７９と歩進パルス用入力端
子８０を備えている。一般に入力ゲート回路７０
は、メモリカウンタへのクロツクパルスないし歩
進パルスの導入を種々の条件に従わせるのに役立
つ。そのため入力ゲート回路７０に別の入力端子
８１〜８８が設けられている。すなわち、測定点
選択によつて８つの入力端子８１ないし８８に生
ずる信号によりカウントクロツクパルスまたは歩
進パルスを計数するための、付属の測定点があら
かじめ選択されているメモリカウンタ７１ないし
７８のみが選択される。入力ゲート回路７０の別
の入力端子８９には、メモリカウンタ７１ないし
７８内にアナログ測定信号のデイジタル変換値が
そのまま記憶されるべきか、あるいは、アナログ
測定信号のデイジタル変換値の補数値が記憶され
るべきかに関係する信号が加えられる。他の入力
端子９０はステツピングモータの右回転ないし左
回転を規定する信号に関係してクリアを決定す
る。また入力端子９１は内部の断続器９２の出力
端子と接続されているが、その意義については後
で説明する。断続器９２の出力信号はメモリカウ
ンタ７１ないし７８に対する歩進パルスのその都
度の通路をいずれの場合も阻止する。７ビツトの
シフトレジスタ９３はそのシフト入力端子でもつ
て、モータ歩進カウンタ９４の選択されたビツト
出力端子と接続されている。シフトレジスタ９３
の７つのビツト出力端子は入力ゲート回路７０の
対応する入力端子と接続されている。ビツト入力
端子に加わる出力信号は歩進パルスに対するメモ
リカウンタ７２ないし７８の路を順次開く。この
ようにして記録ヘツドの進行方向における記録ピ
ン間の幾何学的間隔が考慮される。シフトレジス
タ９３のセツトパルス入力端子９４ａは、インバ
ータ９５を介してモータ歩進カウンタ９４の最高
値ビツトに接続されている。インバータ９５の出
力端子は入力ゲート回路７０の別の入力端子にも
接続されている。モータ歩進カウンタ９４の適当
なビツト出力端子はアンド回路９６を介してまと
められる。アンド回路９６の出力端子は、モータ
歩進カウンタ９４の内容が記録ヘツドの終端位置
に対応する歩進数に等しくなつたとき信号を出
す。モータ歩進カウンタ９４の計数入力端子は入
力ゲート回路７０の付加的な出力端子９７に接続
され、この出力端子９７にはメモリカウンタ７１
ないし７８に導かれる歩進パルスが現れる。出力
端子９７には又ステツピングモータが接続され
る。シフトレジスタ９３およびモータ歩進カウン
タ９４は、リセツト信号端子９８と導線を介して
接続されるリセツト入力端子を備えている。リセ
ツト信号端子９８は他の導線を介してメモリカウ
ンタ７１ないし７８のリセツト入力端子とも接続
されている。メモリカウンタ７１ないし７８の最
高値ビツトの出力端子は一致マトリツクス９９の
対応する入力端子に接続されている。入力ゲート
回路７０と同様に、一致マトリツクス９９も測定
点選択に基づく予選択信号に対する８つの入力端
子を持つている。一致マトリツクス９９のクリア
入力端子１００には入力ゲート回路７０の入力端
子９０と同様にステツピングモータの右回転ない
し左回転を規定する信号が加えられる。一致マト
リツクス９９の８つの出力端子は８段の短時間中
間レジスタ１０１の対応する入力端子に接続され
ている。この回路ユニツトの８つの出力端子はア
ンド／オア回路１０２の対応する８つの入力端子
に接続されている。アンド／オア回路１０２の８
つの択一出力端子は同数のドライバ増幅器１０３
を介して８組の記録ピン電磁石１０４と接続さ
れ、各電磁石はそれに所属のメモリカウンタ７１
ないし７８がちようど満数となつている記録ピン
を駆動する。そのためアンド／オア回路１０２は
入力端子１０５を備え、この入力端子は単安定マ
ルチバイブレータ１０６を介して既に述べた内部
の断続器９２の出力端子と接続されている。断続
器９２の入力端子は一致マトリツクス９９の共通
の一致出力端子１０７と接続されている。メモリ
カウンタ７１ないし７８のうちの少なくとも１つ
が満数になると常に、出力端子１０７を介して断
続器９２にパルスが与えられ、断続器９２はここ
からさらに入力ゲート回路７０の入力端子９１に
対して停止指令を、またアンド／オア回路１０２
の入力端子１０５に対して記録指令をそれぞれ導
く。単安定マルチパイブレータ１０６の出力端子
には遅延回路１０８を介して別の単安定マルチパ
イブレータ１０９が接続され、この単安定マルチ
パイブレータ１０９の出力端子は内部の断続器９
２および短時間中間レジスタ１０１のリセツト入
力端子に接続されている。さらに単安定マルチバ
イブレータ１０９の出力端子はメモリカウンタ７
１ないし７８の既に述べたリセツト入力端子にも
接続されている。リセツト信号はこれらの入力端
子に選択的に作用し、その結果常に１つまたは複
数のちようど満数となつたメモリカウンタがリセ
ツトされるようになつている。アンド／オア回路
１０２の付加的な入力端子１１０には終端位置で
すべての記録ピン電磁石を共通に駆動するための
記録指令が加えられる。この作用は記録ピンにイ
ンキを塗るのに役立つ。内部の断続器９２の補助
入力端子１１１には、ステツピングモータが非共
振制動回路に接続される時間を与える信号が加え
られる。既に上述したように、第７図の上述の回
路はモータステツプカウンタ９４まで２組存在し
ている。第２の回路は記録ヘツドの記録ピンの第
２の行のためのカウントメモリユニツトおよび記
録ピン制御装置を含んでいる。回路全体は集積回
路として構成することができる。

【発明の効果】

以上に説明したように、本発明においては、複
数のアナログ測定信号を順次選択してデイジタル
信号に変換し、これらのデイジタル変換信号をメ
モリに記憶させ、そして、記録ヘツドを走行させ
てその都度の位置とメモリ内の記憶データとを比
較して、記録ヘツドの位置がメモリ内の記憶デー
タに相当する位置に到達したら記録ヘツドを停止
させてドツト記録を行わせるようにしたので、従
来の如く、１つの測定点のドツト記録の都度自動
平衡動作を行わせるために記録ヘツドを前進させ
たりまたは後進させたりする必要がなく、記録ヘ
ツドは記録幅の０％から100％まで走行する間に
ドツト記録を行うので、短時間に多数の測定点の
記録が可能となる。それゆえ、高速で生起する現
象にも充分適用可能である。

【図面の簡単な説明】

第１図は本発明の多点記録装置を構成する電子
および機械ユニツトのブロツク図、第２図は記録
ピンを有する記録ヘツドと記録紙との関係を示す
平面図、第３ａ図および第３ｂ図は記録ヘツドの
一例の平面図および側面断面図、第４図、第５
図、および第６図は記録ヘツドの他の例の平面
図、側面図、および他の状態の側面図、第７図は
第１図のメモリユニツトの一例の詳細を示すブロ
ツク図である。 １…選択回路、２…測定範囲選択器、３…アナ
ログ・デイジタル変換器、４…メモリユニツト、
５，２４，４１…記録ヘツド、８…ステツピング
モータ制御装置、９…ステツピングモータ、２０
…記録紙、３３，３４…記録ピン、４２…記録タ
イプキヤリヤ、７１〜７８…メモリカウンタ、９
３…シフトレジスタ、９４…モータステツプカウ
ンタ。

Claims (1)

【特許請求の範囲】
1. １ 複数のアナログ測定信号を順次選択して送出
   する選択手段と、この選択手段から送出されたア
   ナログ信号をデイジタル信号に変換するアナロ
   グ・デイジタル変換器と、このアナログ・デイジ
   タル変換器のデイジタル出力信号を記憶するメモ
   リと、記録紙の送り方向と直角に走行してドツト
   記録を行なう記録ヘツドと、この記録ヘツドを走
   行させるヘツド走行手段と、前記選択手段、アナ
   ログ・デイジタル変換器、メモリおよびヘツド走
   行手段を制御する中央制御装置とを備え、前記メ
   モリ内の前記アナログ測定信号に関する記憶デー
   タと前記記録ヘツドのその都度の位置に関係した
   データとを比較して、前記記録ヘツドの位置が前
   記メモリ内の記憶データに相当する位置に到達し
   たら前記記録ヘツドにドツト記録を行なわせて前
   記複数のアナログ測定信号をその大きさの順序に
   ドツト記録することを特徴とする多点記録装置。