JPS62145600A - Memory device - Google Patents
Memory deviceInfo
- Publication number
- JPS62145600A JPS62145600A JP60287029A JP28702985A JPS62145600A JP S62145600 A JPS62145600 A JP S62145600A JP 60287029 A JP60287029 A JP 60287029A JP 28702985 A JP28702985 A JP 28702985A JP S62145600 A JPS62145600 A JP S62145600A
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- memory
- value
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
不揮発性メモリ(NVRAM)を具備する記憶装置であ
って、正常にデータを記録するために制限が設けである
ストア回数値を所定エリアに書込み、不揮発性メモリ(
NVRAM)内の不揮発性機能を有する第2のメモリ部
(EEPROM)へデータストアの度にストア回数値を
+1し、そのストア回数値をリコール動作時に読出し、
予め記憶している制限値と比較し、超えている場合は警
報を発することにより、不揮発性メモリ(NVRAM)
の交換時期が自動的に判断可能となる。[Detailed Description of the Invention] [Summary] A storage device equipped with a non-volatile memory (NVRAM), in which a store count value, which is limited in order to record data normally, is written in a predetermined area, and the non-volatile memory (
Each time data is stored in a second memory unit (EEPROM) having a non-volatile function in NVRAM), the store count value is incremented by 1, and the store count value is read out during a recall operation.
Non-volatile memory (NVRAM)
It becomes possible to automatically determine when to replace the
本発明は、不揮発性メモリ(NVRAM)内の不揮発性
機能を有する第2のメモリ部(EEPROM)へのデー
タストア回数に制限がある記憶装置に係り、特に不揮発
性メモリ(NVRAM)の交換時期を自動的に表示する
記憶装置に関する。The present invention relates to a storage device in which the number of times data can be stored in a second memory section (EEPROM) having a non-volatile function in a non-volatile memory (NVRAM) is limited, and in particular, it is concerned with This invention relates to a storage device that automatically displays images.
現在、ディジタル集積回路技術の発展により、各種用途
に応じた半導体メモリが開発され、広く利用されている
。Currently, with the development of digital integrated circuit technology, semiconductor memories have been developed for various uses and are widely used.
このような半ぷ体メモリの1つに、データのり一ト/ラ
イトが任意に出来る揮発性メモリ(RAM)と、不揮発
性メモリ(EE)’RO11)とが一緒に組合せて形成
されている不揮発性メモIJ (NVRAM)が開発さ
れている。One type of semi-solid memory is non-volatile memory, which is formed by combining volatile memory (RAM), which allows data to be pasted/written at will, and non-volatile memory (EE) (RO11). A memory memo IJ (NVRAM) has been developed.
一方、通常製品には装置名、製造番号、装置版数等のマ
ニファクチャデータ(以下Mデータと称する)を付加す
ることになるが、これらを明示するために、従来ではラ
ヘル等を貼付していた。On the other hand, manufacturing data (hereinafter referred to as M data) such as device name, serial number, device version number, etc. is usually added to products, but in order to clearly indicate these, conventionally, labels etc. are attached. was.
しかし、装置の製造、改造、試験等の自動化が)K進さ
れるに伴い、試験装置等からなる上位装置からのインタ
フェースを通じて、これらMデータを半導体メモリに書
込んだり、読取ったりする方式が採用されるようになり
、その半導体メモリとして不揮発性メモリ(NVRAM
)が使用されている。However, as the automation of equipment manufacturing, modification, testing, etc. advances, a method has been adopted in which these M data are written to and read from semiconductor memory through an interface from higher-level equipment such as test equipment. Non-volatile memory (NVRAM) has become popular as a semiconductor memory.
) is used.
しかし、この不揮発性メモリ(NVl?AM)はストア
回数に制限があり、その制限を超えた場合は交換する必
要がある。かかる交換を自動的に知らせる方法の実用化
が待たれている。However, this non-volatile memory (NVl?AM) has a limit on the number of times it can be stored, and if the limit is exceeded, it must be replaced. The practical application of a method for automatically notifying such exchange is awaited.
〔従来の技術と発明が解決しようとする問題点〕第4図
は従来例を説明するブロック図、第5図はメモリの構成
状況を説明する図をそれぞれ示す。[Prior art and problems to be solved by the invention] FIG. 4 is a block diagram illustrating a conventional example, and FIG. 5 is a diagram illustrating the configuration of a memory.
第4図は記憶装置の従来例を示すブロック図で、データ
の書替え機能を有するメモリ(RAM) と、記録した
データの不揮発性機能を有するメモリ(EEPROM)
とを組合せて形成された不揮発性メモリ(N〜’RAM
) lと、
不揮発性メモリ(NVl?AM) 1をプログラマブル
に制jゴ11するマイクロプロセッサ(以下MPUと称
する)2と、
不揮発性メモリ(NVRAM) 1に対してリード/ラ
イトするデータの異常を検出して上位装置(図示してな
い)にエラー信号として送出するエラー検出回路3と、
上位装置(図示してない)とのインタフェースを制?[
lIするインタフェース制御部4とから構成されている
。Figure 4 is a block diagram showing conventional examples of storage devices, including a memory (RAM) with a data rewriting function and a memory (EEPROM) with a non-volatile function for storing recorded data.
Non-volatile memory (N~'RAM) formed by combining
) 1, a microprocessor (hereinafter referred to as MPU) 2 that programmably controls the non-volatile memory (NVl?AM) 1, and a non-volatile memory (NVRAM) 1 to detect abnormalities in data read/written to the memory (NVRAM) 1. Controls the interface between the error detection circuit 3, which detects and sends an error signal to a host device (not shown), and the host device (not shown)? [
It is composed of an interface control section 4 that performs II.
尚、不揮発性メモリ(NVRAM) 1は内部状況をモ
ニタするためのデータを格納するモニタエリアlaと、
データ処理を行うためのワークデータを格納する計算用
ワークエリア1bと、不揮発性メモリ(NVRAM)l
のMデータを格納するMデータ用エリア10等からなっ
ているものとする。The non-volatile memory (NVRAM) 1 includes a monitor area la for storing data for monitoring internal conditions;
A calculation work area 1b that stores work data for data processing, and a non-volatile memory (NVRAM) l.
The area 10 for M data stores M data.
第5図は不揮発性メモリ(NVI?AM) 1の構成概
要を示す図であり、各エリア1a=1cに対してデータ
を人出力するデータバス■及びその他の制御信号(アド
レス■、ライトイネーブル信号■、チップセレクト信号
■等)が接続さ・れている。FIG. 5 is a diagram showing an outline of the configuration of the non-volatile memory (NVI?AM) 1, in which a data bus ■ which outputs data to each area 1a = 1c and other control signals (address ■, write enable signal ■, chip select signal ■, etc.) are connected.
例えば、電源断後にも不揮発性a能のないメモリ(RA
M)上にあるエリアlb内のデータを残すため、不揮発
性機能を有するメモリ(EEIl?OM)上のエリアl
aへ全データを移行させる。これを、ストア動作と言う
。For example, memory (RA) that does not have non-volatile performance even after power is turned off.
M) In order to leave the data in area lb on
Migrate all data to a. This is called a store operation.
又、電源投入時にはメモリ(EEPROM)上のエリア
1aヘスドアしている全データをメモリ(RAM)上に
あるエリア1bへ移行させる動作をリコール動作と称し
ている。Furthermore, the operation of transferring all data stored in area 1a on the memory (EEPROM) to area 1b on the memory (RAM) when the power is turned on is called a recall operation.
通常、この不揮発性メモリ(NVRAM)1に対するデ
ータのリード/ライトはメモリ(RAM)機能部分上で
行われる。従って、不揮発性メモリ(NVl?AM)
1を構成要素とする記憶装置で、製品の装置名、製造番
号1版数等のMデータを記録する場合、例えば製品を自
動試験する装置(図示してない)からインタフェース部
4を通じてメモリ(RAM)機能部分上のエリアlbに
書込み、これをメモリ(E[PI?OM)機能部分上の
エリアlcにストアする。Normally, reading/writing data to the nonvolatile memory (NVRAM) 1 is performed on the memory (RAM) functional part. Therefore, non-volatile memory (NVl?AM)
1 as a component, when recording M data such as the device name of the product, serial number 1 version number, etc., for example, the memory (RAM ) is written in area lb on the functional part and stored in area lc on the memory (E[PI?OM) functional part.
一般に、不揮発性メモリ(N踵Al’l) lはストア
回数に制限があり、その回数を超えると不揮発性メモリ
(NVRAM) lを交換する必要がある。In general, there is a limit to the number of times a non-volatile memory (NVRAM) can be stored, and when that number of times is exceeded, the non-volatile memory (NVRAM) must be replaced.
しかし、従来はこのストア回数を正確に監視し、通知す
る機能がな(、従ってストア回数を推定し、略制限回数
に近すいた時点で交換すると言う状態であった。However, in the past, there was no function to accurately monitor and notify the number of stores (therefore, the number of stores was estimated and replaced when the number of stores approached the limit).
第1図は本発明の詳細な説明するブロック図を示す。 FIG. 1 shows a block diagram illustrating the invention in detail.
第1図は第4図で説明したの同様なハードウェア構成を
しているが、不揮発性メモリ(NVRAM)1の各エリ
アla、1b+ lcの内、特にMデータ用エリア1c
内に書込み回数エリア°ldを設けている。FIG. 1 shows a hardware configuration similar to that explained in FIG.
A write count area ld is provided within the area.
この書込み回数エリア1dはメモリ(RAM)機能部分
上のエリア1bからメモリ(ccpl?oM)機能部分
上のエリア1aヘデータをストアする度にその値をプラ
ス1し、リコール時は、ストアしたデータと共にごの4
nが読出される。This write count area 1d increments its value by 1 every time data is stored from area 1b on the memory (RAM) functional part to area 1a on the memory (ccpl?oM) functional part, and when recalled, it is added together with the stored data. Gono 4
n is read.
正常なデータを記録するために制限が設けである書込み
回数値をMデータエリア内書込み回数エリアに書込み、
その回数値はメモリ(RAM)機能部分上のエリアから
メモリ(EEPROM)機能部分上のエリアへデータス
トアの度に+1する。Write the write count value, which is limited in order to record normal data, to the write count area in the M data area,
The number of times is incremented by 1 each time data is stored from the area on the memory (RAM) functional part to the area on the memory (EEPROM) functional part.
このストア回数値は、例えばMデータのリコール動作時
にデータと同時に読出し、モニタエリア内に予め記憶し
ているストア制限値と比較し、オーバした場合には上位
装置に対して警報を発することにより、不揮発性メモリ
(NVRAM)の交換時期か自動的に、正確に判断可能
とする。This store count value is read at the same time as the data when the M data is recalled, for example, and compared with the store limit value stored in advance in the monitor area.If it exceeds the store limit value, an alarm is issued to the host device. To automatically and accurately determine whether it is time to replace nonvolatile memory (NVRAM).
以下本発明の要旨を第1図〜第3図に示す実施例により
具体的に説明する。The gist of the present invention will be specifically explained below with reference to embodiments shown in FIGS. 1 to 3.
第2図は本発明の実施例におけるメモリのアドレスマツ
プを説明する図、第3図は本発明の実施例における動作
フローを説明する図をそれぞれ示す。尚、企図を通じて
同一符号は同一対象物を示す。FIG. 2 is a diagram illustrating a memory address map in an embodiment of the present invention, and FIG. 3 is a diagram illustrating an operation flow in an embodiment of the present invention. Note that the same reference numerals refer to the same objects throughout the plan.
第2図は本実施例における不揮発性メモリ(NVRAM
) i上のアドレスマツプの構成例を示し、これは計算
用ワークエリアlb、 Mデータ用エリア1c及び書込
み回数エリアld、モニタエリア1aの順に構成されて
いるものとする。Figure 2 shows the non-volatile memory (NVRAM) in this embodiment.
) An example of the configuration of the address map on i is shown, and it is assumed that this is configured in the following order: calculation work area lb, M data area 1c, write count area ld, and monitor area 1a.
次に、第3図に示す本実施例の動作フローにてストア回
数値のチェック状況を説明する。尚、符号100〜10
7は動作ステップを表示する。又、ストア回数値を“X
o、ストア回数制限値を°Y゛とし、このストア回数制
限値−′Y“は予めエリアla内に記憶しているものと
する。Next, the state of checking the store count value will be explained using the operational flow of this embodiment shown in FIG. In addition, the code 100 to 10
7 displays operation steps. Also, set the store count value to “X”.
It is assumed that the store count limit value -'Y'' is stored in advance in the area la.
電源投入により記憶装置10は不揮発性メモリ(NVR
AM) l内エリア1aにストアしていたデータをリコ
ール動作によりエリアlaからエリアlbへ移行させる
(ステップ100.101)。When the power is turned on, the storage device 10 becomes a non-volatile memory (NVR).
AM) Data stored in area 1a in area 1 is transferred from area la to area lb by a recall operation (steps 100 and 101).
MPU2はエリア1bへ移行されたデータを読取り、エ
ラー検出回路3に指示してそのデータ中からストア回数
値−X゛を、予め記憶しているストア回数制限値= “
Y” (エリア1aからリコール動作時にエリア1b
へ移行されている)と比較して、X“ ≧ “Y“であ
るかどうかをチェックし、「否」であれば次の動作を待
つ(ステップ102)。The MPU 2 reads the data transferred to the area 1b, and instructs the error detection circuit 3 to select the store count value -X from the data as the pre-stored store count limit value = "
Y” (area 1b when recalling from area 1a)
It is checked whether X" ≧ "Y", and if "no", the next operation is waited (step 102).
次に、例えば何らかの要因で不揮発性メモリ(NVRA
M) 1で構成されている記憶装置10に改造が発生し
、Mデータに修正があった場合、エリア1bでMデータ
の変更を行うと同時に書込み回数エリア1dの値をプラ
ス1して、ストア動作にてエリア1bからエリア1aヘ
データの移行を行い電源を切断する。Next, for example, for some reason, non-volatile memory (NVRA)
If the storage device 10 configured with M) 1 is modified and the M data is modified, the M data is changed in area 1b, and at the same time the value in write count area 1d is incremented by 1, and the data is stored. In operation, data is transferred from area 1b to area 1a and the power is turned off.
(ステップ103〜106)。(Steps 103-106).
次に、電源を投入した場合は上述のステップ100〜1
02を繰り返し、ステップ102でのストア回数値の比
較で、 “Xo ≧ Y”であれば、エラー検出回路3
では所定エラー信号を上位装置(図示してない)へ送出
する。これにより、上位装置(図示してない)は不揮発
性メモリ(NVRAM) 1の異常として処理し、不揮
発性メモリ(NVRAM) 1の交換が必要な旨表示す
る。(ステップ107)。Next, when the power is turned on, the steps 100 to 1 described above are performed.
02 is repeated, and when the store count values are compared in step 102, if “Xo ≧ Y”, the error detection circuit 3
Then, a predetermined error signal is sent to a host device (not shown). As a result, the host device (not shown) treats the non-volatile memory (NVRAM) 1 as abnormal, and displays that the non-volatile memory (NVRAM) 1 needs to be replaced. (Step 107).
以上のような本発明によれば、不揮発性メモリ(NVR
AM)の交換時期を自動的に、正確に判断することが出
来ると言う効果がある。According to the present invention as described above, non-volatile memory (NVR)
This has the effect of automatically and accurately determining when to replace the AM).
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の実施例におけるアドレスマツプを説明する図、
第3図は本発明の実施例におけるuJ作フローを説明す
る図、
第4図は従来例を説明するブロック図、第5図はメモリ
の構成状況を説明する図、をそれぞれ示す。
図において、
■は不揮発性メモリ(NVRAl’l)、2は肝U、
3はエラー検出回路、4はインタフェース
制御部、
laはモニタエリア、
1bは計算用ワークエリア、
1cはMデータ用エリア、
1dは書込み回数エリア、
10は記憶装置、
をそれぞれ示す。
第5聞FIG. 1 is a block diagram explaining the present invention in detail, FIG. 2 is a diagram explaining an address map in an embodiment of the present invention, FIG. 3 is a diagram explaining the uJ production flow in an embodiment of the present invention, FIG. 4 is a block diagram illustrating a conventional example, and FIG. 5 is a diagram illustrating a memory configuration. In the figure, ■ is non-volatile memory (NVRA1), 2 is liver U,
3 is an error detection circuit, 4 is an interface control unit, la is a monitor area, 1b is a calculation work area, 1c is an area for M data, 1d is a write count area, and 10 is a storage device. 5th hearing
Claims (1)
(RAM)と、記録したデータの不揮発性機能を有する
第2のメモリ部(EEPROM)とが一緒に形成された
不揮発性メモリ(NVRAM)を具備する記憶装置であ
って、 前記不揮発性メモリ(NVRAM)の所定領域(1c)
内に前記第2のメモリ部(EEPROM)へのストア回
数値を記録するストア回数エリア(1d)を設け、前記
第1のメモリ部(RAM)に書込まれたデータを前記第
2のメモリ部(EEPROM)に移行させる時に、前記
ストア回数エリア(1d)上のストア回数値をチェック
し、そのストア回数値を前記マイクロプロセッサ(2)
で予め記憶している値と比較し、その値が予め記憶して
いる値より超えていれば装置異常としてエラー検出回路
(3)を通じて上位装置へ報告することを特徴とする記
憶装置。[Scope of Claims] A non-volatile memory unit formed by combining a first memory unit (RAM) with a data rewritable function and a second memory unit (EEPROM) with a non-volatile function of storing recorded data. A storage device comprising a non-volatile memory (NVRAM), the predetermined area (1c) of the non-volatile memory (NVRAM)
A store count area (1d) for recording the number of stores to the second memory section (EEPROM) is provided in the memory section, and the data written in the first memory section (RAM) is stored in the second memory section (RAM). (EEPROM), the store count value in the store count area (1d) is checked, and the store count value is transferred to the microprocessor (2).
A storage device characterized in that the value is compared with a pre-stored value, and if the value exceeds the pre-stored value, a device abnormality is reported to a host device through an error detection circuit (3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60287029A JPS62145600A (en) | 1985-12-20 | 1985-12-20 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60287029A JPS62145600A (en) | 1985-12-20 | 1985-12-20 | Memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62145600A true JPS62145600A (en) | 1987-06-29 |
Family
ID=17712120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60287029A Pending JPS62145600A (en) | 1985-12-20 | 1985-12-20 | Memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145600A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01267739A (en) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | Digital arithmetic processor |
JP2006023815A (en) * | 2004-07-06 | 2006-01-26 | Nec Infrontia Corp | Memory life warning device and information processing method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPS58169395A (en) * | 1982-03-31 | 1983-10-05 | Fujitsu Ltd | Rewritable read-only memory controlling system |
JPS58215795A (en) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | Non-volatile memory device |
JPS59162695A (en) * | 1983-03-07 | 1984-09-13 | Nec Corp | Storage device |
JPS626499A (en) * | 1985-07-03 | 1987-01-13 | Fuji Electric Co Ltd | Life supervisory system for eeprom |
JPS6282600A (en) * | 1985-10-08 | 1987-04-16 | Nitto Kohki Co Ltd | Memory device capable of electrically erasing and writing |
-
1985
- 1985-12-20 JP JP60287029A patent/JPS62145600A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPS58169395A (en) * | 1982-03-31 | 1983-10-05 | Fujitsu Ltd | Rewritable read-only memory controlling system |
JPS58215795A (en) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | Non-volatile memory device |
JPS59162695A (en) * | 1983-03-07 | 1984-09-13 | Nec Corp | Storage device |
JPS626499A (en) * | 1985-07-03 | 1987-01-13 | Fuji Electric Co Ltd | Life supervisory system for eeprom |
JPS6282600A (en) * | 1985-10-08 | 1987-04-16 | Nitto Kohki Co Ltd | Memory device capable of electrically erasing and writing |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01267739A (en) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | Digital arithmetic processor |
JP2006023815A (en) * | 2004-07-06 | 2006-01-26 | Nec Infrontia Corp | Memory life warning device and information processing method |
JP4527456B2 (en) * | 2004-07-06 | 2010-08-18 | Necインフロンティア株式会社 | Memory life warning device and information processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62145600A (en) | Memory device | |
US6560733B1 (en) | Soft error detection for digital signal processors | |
JP3225938B2 (en) | Semiconductor device and fault relief method thereof | |
JPH0239814B2 (en) | ||
JPS6053043A (en) | Semiconductor integrated circuit device | |
JP2808983B2 (en) | Memory diagnosis method | |
JP2002100979A (en) | Information processor and error information holding method for information processor | |
JPH06259337A (en) | Data protection system | |
JPH06139154A (en) | Memory card device | |
JPS6011400B2 (en) | IC test equipment | |
JPH0313679B2 (en) | ||
JPH0667988A (en) | Semiconductor memory with ras function | |
JPS6030871Y2 (en) | magnetic bubble storage device | |
JPS62185280A (en) | Data saving/recovery system at the time of testing magnetic disc medium | |
JPS6292039A (en) | Data processor | |
JPH03126147A (en) | Test system for external storage device | |
JPH07113878B2 (en) | File backup device test method | |
JPH04148489A (en) | Ic card | |
JPS6379153A (en) | Memory control circuit | |
JPH09282863A (en) | Recording method in flight recorder | |
JPH0736793A (en) | Bus monitoring device | |
JPS62109141A (en) | Debugging device for microprocessor system | |
JPS62166449A (en) | History storage device for logical unit | |
JPS60117354A (en) | Discriminating method for priority of read data on memory | |
JPH02120953A (en) | Storage device |