JPS62144561A - パルス幅制御方式インバ−タの異常検出方法 - Google Patents
パルス幅制御方式インバ−タの異常検出方法Info
- Publication number
- JPS62144561A JPS62144561A JP60283125A JP28312585A JPS62144561A JP S62144561 A JPS62144561 A JP S62144561A JP 60283125 A JP60283125 A JP 60283125A JP 28312585 A JP28312585 A JP 28312585A JP S62144561 A JPS62144561 A JP S62144561A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- processing unit
- central processing
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパルス幅制御方式インバータ、特に高信頼性を
要求される定電圧定周波数電源装置（静止形ＯＶ ＯＦ
）の多数台並列運転システム等における単機の異常時
に、これを速やかに検出して異常機の検出および切り離
しを実現するため用いられるパルス幅制御方式インバー
タの異常検出方法に関するものである。
要求される定電圧定周波数電源装置（静止形ＯＶ ＯＦ
）の多数台並列運転システム等における単機の異常時
に、これを速やかに検出して異常機の検出および切り離
しを実現するため用いられるパルス幅制御方式インバー
タの異常検出方法に関するものである。
一般に静止形０ＶＯＦの多数台並列運転システナログ技
術としては、積分回路を用いてインバータ電圧発生期間
中に蓄積される秋分量を比較器にて比較する方法やモノ
マルチ回路を用いてインバータ出力電圧幅が予定値内に
あるかどうかを監視方法が採用されている。また、ディ
ジタル技術としてカウンタ回路を用いることより、高周
波のサンプリングパルスによってインバータ出力電圧発
生期間中にカウントされるパルス数から正常か異常の判
断を行う方法が知られている。
術としては、積分回路を用いてインバータ電圧発生期間
中に蓄積される秋分量を比較器にて比較する方法やモノ
マルチ回路を用いてインバータ出力電圧幅が予定値内に
あるかどうかを監視方法が採用されている。また、ディ
ジタル技術としてカウンタ回路を用いることより、高周
波のサンプリングパルスによってインバータ出力電圧発
生期間中にカウントされるパルス数から正常か異常の判
断を行う方法が知られている。
しかしながら、かくの如き従来の技術においてはつぎの
如き不具合を有するものとなっていた。
如き不具合を有するものとなっていた。
すなわち、アナログ技術によるものは演算増幅器。
抵抗、コンデンサ等の各部品の温度変化や経時に対する
変化を無視することができず、著しく信頼性に欠けてい
た。また、ディジタル技術を用いたものは構成部品点数
の増加などより回路が複雑になることは否めず、高価格
なものとなっていた。
変化を無視することができず、著しく信頼性に欠けてい
た。また、ディジタル技術を用いたものは構成部品点数
の増加などより回路が複雑になることは否めず、高価格
なものとなっていた。
さらにまた、アナログ技術、ディジタル技術いずれの場
合にしても、実用に際しては回路動作の精密な調整を要
求される点を有し、さらには各インバータの数だけ検出
器を必要とするなどの不具合があった。
合にしても、実用に際しては回路動作の精密な調整を要
求される点を有し、さらには各インバータの数だけ検出
器を必要とするなどの不具合があった。
〔問題点の解決手段と作用〕
本発明は上述したような点に着目しなされたもので、安
定動作が確保されかつ複雑な回路調整を不要とした簡便
な装置を実現し得る方法を提供するものであり、つぎの
如き解決手段等を有するものである。
定動作が確保されかつ複雑な回路調整を不要とした簡便
な装置を実現し得る方法を提供するものであり、つぎの
如き解決手段等を有するものである。
すなわち、安定度については中央演算処理装置（以下Ｃ
ＰＵと称する）を用いて検出動作を実現するようにし、
管理対象もしくは検出対象となるべき設定値を不揮発性
記憶装置（以下ＲＯＭと称する）に格納しておくものと
し、ＣＰＵに入力されるインバータ出力波形とＲＯＭの
内容を比較する手法をとり入れるものとなすことにより
、回路動作の詳細調整を不要とするものである。
ＰＵと称する）を用いて検出動作を実現するようにし、
管理対象もしくは検出対象となるべき設定値を不揮発性
記憶装置（以下ＲＯＭと称する）に格納しておくものと
し、ＣＰＵに入力されるインバータ出力波形とＲＯＭの
内容を比較する手法をとり入れるものとなすことにより
、回路動作の詳細調整を不要とするものである。
以下、本発明を実施例図面を参照して詳細説明する。
第１図および第２図は本発明が適用された一実施例を示
すもので、１は各単位インバータ１１，１２．１３から
構成されるインバータシステム、２は各単位インバータ
１１ 、１２．１３を駆動する信号を発生する制御装置
、３はＣ！ＰＵ１４はインバータシステム１の出力波形
を整形する波形整形回路、５は比較演算されるデータが
格納されているＲＯＭ、６はＣＰＵ３にて検出した信号
を外部へ送出するための出力回路、７はインバータシス
テム１出力ヲ絶縁・変圧するための変圧器、８は高調波
除去作用を行うフィルタ、９は負荷である。
すもので、１は各単位インバータ１１，１２．１３から
構成されるインバータシステム、２は各単位インバータ
１１ 、１２．１３を駆動する信号を発生する制御装置
、３はＣ！ＰＵ１４はインバータシステム１の出力波形
を整形する波形整形回路、５は比較演算されるデータが
格納されているＲＯＭ、６はＣＰＵ３にて検出した信号
を外部へ送出するための出力回路、７はインバータシス
テム１出力ヲ絶縁・変圧するための変圧器、８は高調波
除去作用を行うフィルタ、９は負荷である。
かくの如き系統の具体的動作はつぎの如くである。
ここで、ＣＰＵ３は波形整形回路４よりの出力信号Ｐ４
０１．Ｐ４０２．Ｐ４０３を表１に示すように認識し、
またＲＯＭ５には予め表２に示す設定データを格納して
おくものとする。
０１．Ｐ４０２．Ｐ４０３を表１に示すように認識し、
またＲＯＭ５には予め表２に示す設定データを格納して
おくものとする。
表 １ 表 ２また、制御回路
２には図示しないが中央演算処理装置が内蔵されており
、本例では制御装置２からのタイミングパルスＰ２Ｏ０
により、ＣＰＵ３の演算回数４８回に１回の割合で指令
信号Ｐ３１０が０ＰＵ３より制御装置２に送出され、こ
の指令信号Ｐ３１０によってインバータシステム１の動
作タイミングとＣＰＵ３がＲＯＭ５より読み込むデータ
の同期をとっている。
２には図示しないが中央演算処理装置が内蔵されており
、本例では制御装置２からのタイミングパルスＰ２Ｏ０
により、ＣＰＵ３の演算回数４８回に１回の割合で指令
信号Ｐ３１０が０ＰＵ３より制御装置２に送出され、こ
の指令信号Ｐ３１０によってインバータシステム１の動
作タイミングとＣＰＵ３がＲＯＭ５より読み込むデータ
の同期をとっている。
さて、第２図に示した時点Ｔ１では波形整形回路４より
ＣＰＵ３に表１に示すＴ１のデータか入力されており、
その入力された時点でＣ！ＰＵ３はＲＯＭ５より表２に
示したＴ１のデータを読み込み、波形整形回路４より入
力されているデータと比較する。
ＣＰＵ３に表１に示すＴ１のデータか入力されており、
その入力された時点でＣ！ＰＵ３はＲＯＭ５より表２に
示したＴ１のデータを読み込み、波形整形回路４より入
力されているデータと比較する。
そして、時点ＴＩでは波形整形回路４よりの入力とＲＯ
Ｍ ５より読み込んだデータが一致しているため、ＣＰ
Ｕ３からの異常信号Ｐ３００は発生されず、出力回路６
からも外部に対しての異常検出信号Ｐ６００は送出され
ない。
Ｍ ５より読み込んだデータが一致しているため、ＣＰ
Ｕ３からの異常信号Ｐ３００は発生されず、出力回路６
からも外部に対しての異常検出信号Ｐ６００は送出され
ない。
ＣＰＵ３は、前述のタイミングパルスＰ ２００を受け
とりｌ’ｔＯＭ５とのデータ比較ならびに判定を行うと
、直ちに次の時点Ｔ２で比較すべきデータ（表２のＴ２
のデータ）をＲＯＭ５より読み込み、時点Ｔ２での制御
装置２よりのタイミングパルスの入力に待機する。また
時点Ｔ２になると、波形整形回路４からは表１のＴ２に
示すデータが入力されており、一方、０ＰＵ３が時点Ｔ
１での処理が終了したときすでに時点Ｔ２で比較すべき
ＲＯＭ５からの読み込み待機している状態にあるから、
制御装置２からのタイミングパルスＰ２Ｏ０が入力され
ると直ちに比較・判定動作に入ることになる。
とりｌ’ｔＯＭ５とのデータ比較ならびに判定を行うと
、直ちに次の時点Ｔ２で比較すべきデータ（表２のＴ２
のデータ）をＲＯＭ５より読み込み、時点Ｔ２での制御
装置２よりのタイミングパルスの入力に待機する。また
時点Ｔ２になると、波形整形回路４からは表１のＴ２に
示すデータが入力されており、一方、０ＰＵ３が時点Ｔ
１での処理が終了したときすでに時点Ｔ２で比較すべき
ＲＯＭ５からの読み込み待機している状態にあるから、
制御装置２からのタイミングパルスＰ２Ｏ０が入力され
ると直ちに比較・判定動作に入ることになる。
そして、時点Ｔ２における場合も時点Ｔ１と同じように
表１９表２のＴ２のデータが同じであるから、ＣＰＵ３
は異常信号Ｐ３００は送出しない。しかるのち次の時点
Ｔ３に備え、ＲＯＭ５よりＴ３のデータを読み込む。こ
のようにして順次インバータ波形の異常の有無を検出す
る。
表１９表２のＴ２のデータが同じであるから、ＣＰＵ３
は異常信号Ｐ３００は送出しない。しかるのち次の時点
Ｔ３に備え、ＲＯＭ５よりＴ３のデータを読み込む。こ
のようにして順次インバータ波形の異常の有無を検出す
る。
いま第２図に示す時点Ｔ１９になった場合、すなわち、
制御装置２からインバータシステム１へ駆動信号Ｐ２Ｏ
１、Ｐ２Ｏ２，Ｐ２Ｏ３は正常であるにもかかわらず、
何らかの原因により単位インバータの出力信号Ｐ１０ｔ
、Ｐ１０２．Ｐ１０３が異常となった際には、波形整形
回路４を介してＣＰＵ３に入力されるデータは表１のＴ
１９のデータとなる。
制御装置２からインバータシステム１へ駆動信号Ｐ２Ｏ
１、Ｐ２Ｏ２，Ｐ２Ｏ３は正常であるにもかかわらず、
何らかの原因により単位インバータの出力信号Ｐ１０ｔ
、Ｐ１０２．Ｐ１０３が異常となった際には、波形整形
回路４を介してＣＰＵ３に入力されるデータは表１のＴ
１９のデータとなる。
このように異常になったとき、制御装置２よりのタイミ
ングパルスＰ２Ｏ０が入力された時点で、予め時点Ｔ１
８の一連の処理中読み込んでおいた表２のＴ１９の・デ
ータとの比較から不一致となる。これをＣＰＵ３は異常
信号Ｐ ３００として出力回路６に発生し、よって、出
力回路６も異常検出信号Ｐ ６００を外部へ送出する。
ングパルスＰ２Ｏ０が入力された時点で、予め時点Ｔ１
８の一連の処理中読み込んでおいた表２のＴ１９の・デ
ータとの比較から不一致となる。これをＣＰＵ３は異常
信号Ｐ ３００として出力回路６に発生し、よって、出
力回路６も異常検出信号Ｐ ６００を外部へ送出する。
なお、本舵明では出力信号ＰＩＯＩ 、Ｐ１Ｏ２，Ｐ１
Ｏ３の部分で異常になった場合の例で述べたが、これに
とられわることなく、駆動信号Ｐ２Ｏ１，Ｐ２Ｏ２゜Ｐ
２Ｏ３や出力信号Ｐ４０１．Ｐ４０２．Ｐ４０３の部分
で異常となった場合も、同様に検出できることは明らか
である。
Ｏ３の部分で異常になった場合の例で述べたが、これに
とられわることなく、駆動信号Ｐ２Ｏ１，Ｐ２Ｏ２゜Ｐ
２Ｏ３や出力信号Ｐ４０１．Ｐ４０２．Ｐ４０３の部分
で異常となった場合も、同様に検出できることは明らか
である。
また、タイミングパルスＰ２Ｏ０に対しては図示しない
ウオッチドツク回路を設けることによって、タイミング
パルス信号が異常になったことを検出してもよい。さら
には、ＲＯＭ５内に格納されているデータを、一般的な
ＲＯＭサミングチェックを実行して検知するようにして
もよいことは勿論である。
ウオッチドツク回路を設けることによって、タイミング
パルス信号が異常になったことを検出してもよい。さら
には、ＲＯＭ５内に格納されているデータを、一般的な
ＲＯＭサミングチェックを実行して検知するようにして
もよいことは勿論である。
さらにまた、本実施例はインバータ出力が三相の場合に
ついて示したが、特に三相にこだわることなく、多相の
ものについても同様に適用可能なことは明白である。
ついて示したが、特に三相にこだわることなく、多相の
ものについても同様に適用可能なことは明白である。
以上説明したように本発明によれば、非常に簡単な回路
でかつ安定度が高く、インバータ出力の波形形態が変っ
たときもＲＯＭに格納する設定データだけで対応可能と
して、回路の微妙な調整を必要としない高信頼性を有し
た波形異常検出装置を実現し得る方法を提供できる。
でかつ安定度が高く、インバータ出力の波形形態が変っ
たときもＲＯＭに格納する設定データだけで対応可能と
して、回路の微妙な調整を必要としない高信頼性を有し
た波形異常検出装置を実現し得る方法を提供できる。
第１図および第２図は本発明が適用された一実施例の要
部構成を示すブロック図およびその各部波形を示す説明
図である。 １・・・・インバータシステム、２・・・・・・制御装
置、３ ・・中央演算処理装＠ （ＣＰＵ）、４・・・
波形整形回路、５・・・・・不揮発性記憶装置（ＲＯＭ
）、６ ・・・出力回路、９ ・・・負荷、Ｔ１．Ｔ１
９．Ｔ４８ ・・・時点。
部構成を示すブロック図およびその各部波形を示す説明
図である。 １・・・・インバータシステム、２・・・・・・制御装
置、３ ・・中央演算処理装＠ （ＣＰＵ）、４・・・
波形整形回路、５・・・・・不揮発性記憶装置（ＲＯＭ
）、６ ・・・出力回路、９ ・・・負荷、Ｔ１．Ｔ１
９．Ｔ４８ ・・・時点。
Claims (1)
- パルス幅制御方式インバータの出力波形の異常を検出す
るものにおいて、インバータ出力の波形パターンが規定
通りか否かを比較演算する中央演算処理装置と、該中央
演算処理装置にて比較されるデータを格納した不揮発性
記憶装置と、インバータの出力波形を前記中央演算処理
装置に入力するため整形する波形整形回路と、前記中央
演算処理装置にて異常検出した場合該異常検出信号を外
部に送出する出力回路とを備え、インバータを駆動する
制御装置より異常検出タイミングパルスを前記中央演算
処理装置に入力するように構成するとともに、該異常検
出タイミングパルスが入力されるごとに中央演算処理装
置にて前記波形整形回路を介して入力されるインバータ
の出力波形をピットパターンとして取り込むことにより
、前記不揮発性記憶装置に記憶されているデータとの一
致または不一致を演算し、かつ不一致の場合異常として
該中央演算処理装置より前記出力回路を介して異常検出
信号を発生するようにしたことを特徴とするパルス幅制
御方式インバータの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283125A JPS62144561A (ja) | 1985-12-18 | 1985-12-18 | パルス幅制御方式インバ−タの異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283125A JPS62144561A (ja) | 1985-12-18 | 1985-12-18 | パルス幅制御方式インバ−タの異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62144561A true JPS62144561A (ja) | 1987-06-27 |
Family
ID=17661550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283125A Pending JPS62144561A (ja) | 1985-12-18 | 1985-12-18 | パルス幅制御方式インバ−タの異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264572A (ja) * | 1988-04-11 | 1989-10-20 | Mitsubishi Electric Corp | インバータ制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190173A (ja) * | 1984-03-12 | 1985-09-27 | Toshiba Corp | パルス監視装置 |
-
1985
- 1985-12-18 JP JP60283125A patent/JPS62144561A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190173A (ja) * | 1984-03-12 | 1985-09-27 | Toshiba Corp | パルス監視装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264572A (ja) * | 1988-04-11 | 1989-10-20 | Mitsubishi Electric Corp | インバータ制御装置 |
| JP2714806B2 (ja) * | 1988-04-11 | 1998-02-16 | 三菱電機株式会社 | インバータ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859926A (en) | Power controller for heater load | |
| JPH06253585A (ja) | ブラシレスモータの異常検出装置 | |
| JP5979086B2 (ja) | 監視回路 | |
| JPS62144561A (ja) | パルス幅制御方式インバ−タの異常検出方法 | |
| EP1646525B1 (en) | Monitoring an operation of a converter | |
| US10386426B2 (en) | Detecting a failure of a phase in a grid for inverters having a frequency detection in an intermediate DC voltage link | |
| JPH085679A (ja) | 周波数検出方法と装置および電力系統安定化システム | |
| US5164649A (en) | Method and apparatus for controlling a stepping motor | |
| JP3927787B2 (ja) | 線路整流変換器においてゼロ電流レベルを検出する方法及びシステム | |
| US11464084B2 (en) | Cooking vessel detection apparatus, cooking vessel detection method, and induction heating cooker | |
| JPS6346508A (ja) | シ−ケンス制御装置 | |
| HU206569B (en) | Method and device for controlling one-phase or polyphase ac switching means | |
| CN114355236A (zh) | 整流逆变电路的检测方法、装置及不间断电源 | |
| JPH0564557B2 (ja) | ||
| US4282570A (en) | Method and apparatus for controlling an output current of a controlled rectifier | |
| GB2409355A (en) | Detecting failure in a converter | |
| Cociu et al. | Optimization of a method to evaluate the fundamental frequency in real time | |
| KR0139905Y1 (ko) | 출력전압 검출장치 | |
| GB2409905A (en) | Plausibility check of an electric three-phase system | |
| JPS6053559B2 (ja) | Ａｃ誘導モ−タのための自己較正型力率制御装置 | |
| JP2003070277A (ja) | モータ制御装置 | |
| WO2000059101A1 (en) | Method and apparatus for controlling pulse width modulation device | |
| JPS62268320A (ja) | モ−タの過負荷検出方法 | |
| JPH037096A (ja) | 空気調和機の制御装置 | |
| JPH03290716A (ja) | Ｐｗｍ制御装置 |