JPS6214226A - 半導体メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体メモリ装置に係り、特にデジ、。

タルテレビなどのデジタル信号の１水平走査期間遅延線
（ラインメモリ）に好適なメモリ構成。

方法に関する。

〔発明の背景〕

従来のラインメモリは、汎用のスタティッ考。

メモリを用いて構成されていた。このため、例。

えばＮＴＳＣテレビ方式において、色搬送局波数の。

４倍の周波数でサンプリングされたテレビ信号。

を扱うラインメモリで昏１１０本のアドレス制＠巌。

が必要であり、一般に多（のアドレス線を要す、る。し
たがってラインメモリを用いたテレビ信。

号の時間軸圧縮、伸長などの応用において、配・線が複
雑となり、装置も大形なものとなってい。

た。ラインメモリの構成に関しては、例えば、。

テレビジｌン学会誌１９８５年５月号Ｐａ７などに述。

べられている。

〔発明の目的〕

本発明の目的は、デジタル符号化されたテレ。

ビジ望ン信号の信号処理に適したメモリ装置を。

提供することＫある。　　　　　　　　　　　１・（以
下余白）　。

以下、本発明を具体的な実施例により説明す。

る。第１図は、本発明の一実施例を示す図であ。

す、同図において、１．２はリード、ライトメモ。

す（以下ＲＡＭとする）であり、６，４ハそれぞれ。

ＲＡＭ１およびＲＡＭ２へ供給するアドレス信号を発。

生するためのアドレスカウンタ、５，６はＩ’ＬＡＭ１
　、　。

２への信号の書き込み、読み出しを制御するス。

イッチ、７．８はＲＡＭ１および２への書き込み状態。

を選択するためのライトネーブル端子、９，１０は第１
図におけるメそりが選択されていることを、。

示すための端子（チップセレクト端子）。端子１１．１
２はアドレスカウンタへ、アドレスを順次。

増大させるクロック端子。端子１５．１４はアドレ。

スカウンタの番地をリセットするリセット端子ヶ１５は
データ入力端子。１６はデータ出力端子。１７１゜１８
ハ入出力部でのデータラッチ回路。１９はメモ。

リセル１，２のどちらを、読み込みに用い、どちらを読
み出しに用いるかを決定するコントロール端子である。

本発明の骨子は、半導体メモリ装置を第１図１に示す様
な購成とし、この様な構成のブロック。

を用いて、デジタル信号処理を行うことにより。

て、メモリ制御をアドレスを意識せずに行うこ。

とが出来ることＫある。また、このことは、第１図に示
すブロック購成がＩＣ化に適しているこ２とを示してい
る。メモリ装置を第１図に示す構成とすることにより、
以下の利点があげられる。

アドレスラインはＩＣ内部にあり、　　ＩＣ外部から。

は、ＲＥＡＤ、ＷＲＩＴＥのタイミング（端子７〜１４
から。

入力）および、メモリの切替えタイミング（Ｑ。

子１９から入力）のみを制御すればよく、アドレ。

スな制御する必要はない。このことは、シスデＡ設計が
容易になるばかりではな（、アドレるライン（ｚｎｂｔ
ｔのメモリでは、ル本必ＩＩ８！になる。

例えば、４倍の色搬送波周波数４ｆｍＣでサンブリ１１
、ングされたＮＴＳＣ信号の１水平走査期間分のデータ
を扱う場合には、メモリＩｊ９１０ｂ口必要であり。

アドレスは１０本必要になる）を多数ＩＣ外部で配線す
る必要がないため、製品の小型化、信頼性の向上、およ
びアドレスラインの引き回しに怪゛　５　。

う寄生容置の減少による動作速度の向上が達成できる。

また、ＩＣ化に伴う、ＩＣ端子数の減少を可能にする。

第２図に本発明を用いたテレビジョン信号の。

倍速変換回路の例を示す。例えば、ＮＴＳＣ方式では、
毎秒５０フレームの画面を、ノンインタレ−。

スすることにより、毎秒６０フレームの画面とし。

て表示することである。（第５図参照）音速変換を行う
ためには、従来、１水平走査期間、（以下１Ｈと略称す
る）の表示期間に２Ｈ分の青。

示を行うことが必要になり、データの補間、お。

よび時間軸の圧縮が必要となる。

第２図において、２０．２１は本発明によるメモ。

り装置、２２．２５は入力端子であり、倍速変換能の信
号が２４．２５のメモリの入力端子に入力さへ。

る。２６　、２７はメモリの出力端子であり、倍速置換
後の信号が２８のスイッチを介して順次２９０屯出力端
子から出力される。

入出力端子２２．２５および２９におけるテレビジ。

、ン信号の波形の例を第４図に示す。　　　　９・　４
　・ この様な倍速変換を実現するためＫは、色搬送。

波周波数の４倍の周波数（以下４ｆ　ｓＣと略称する）
。

で同時に入力された信号な［３ｆｓＣのクロックで順。

次読み出すことにより可能となる。第５図に第２図の回
路の駆動波形の例を、また第６図に第。

５図の駆動波形に対応した信号の流れを示す。。

期間ｔ１およびｔ！において、１日分の信号が人モリア
レイ５０および５２に周波数４１ｍＣで同時に記録され
る。期間ｔ、において、スイッチ２８はメ。

モリ２０側を選択し、メモリアレイ５０から周波へ８ｆ
ｓＣ’で１Ｈ分の信号が読み出される。期間ｔ４におい
て、スイッチ２８はメモリ２１９１１１を選択し、メ。

モリアレイ５２から周波数８ｆａＣでＩ　Ｈ分の信号か
読み出される。以上の操作により、第４図に丞す様なテ
レビジョン信号の時間軸変換が行わ杵。

ることになる。なお、以上の説明はデジタル信号１ｂｌ
ｔ分についての説明であり、例えば、デ讃り長９ｂｉｔ
の信号を処理する場合には、以上述さてきた操作を８ｂ
ｌｔ分並列に行えばよいことｈｓ４らかであろう。また
メモリ２０及び２１すなわち、。

第１図におけるメモリアレイ１および２．また。

入出力端子を８ｂ口にすることによっても容易に。

データｇＢｂ口の信号を処理することが出来る。。

この場合にはメモリの信号入出力用の端子数に工。

増大するもののアドレスカウンタ、および駆動パルス入
力用の端子は共用出来るため、システ。

ム全体としてのＩＣ個数、およびＩＣ端子数を低減でき
る。

（以下余白）。

第７図に本発明の別の実施例を示す。第７図。

は渠１図とほぼ同一の構成となっているが、４ｏ。

４１のアドレスラッチ回路およびアドレスラッチ。

回路にアドレスカラ／りの値な記ｔｔｉｆるタイミ。

ングパルスを入力するための入力端子４２．４５が。

追加されており、入力１ｆ−４４，４５から入力される
リセット信号により、アドレスカウンタにア。

ドレスラッチからのデータがセットされる意力（異なっ
ている。第８図に本発明を用いた４度信号と色信号が５
＝１の比率で時分割多塩されζテレビ信号の再生回路の
例を示す。また第９図に入出力信号を示す。第８図にお
いて、５ｏおよ。

び５１はそれぞれ第７図に示した構成のメモリ装置であ
り、５２〜５５はそれぞれメモＵ＃ｃｌｉｉ内へおける
メモリアレイである。メモリ装置５０お蘇び５１の共通
の入力端子５６から、周波数ｆでサンプリングされた時
分割多事テレビ信号が入力される。出力端子５７からは
、輝度信号部分をサンプリング周波数ｆの５／４のクロ
ック周波数で絖み出すことにより、第９図（ｂ）に見ら
れるより。

・　７　・ な時間軸伸長された輝度信号を得ることができ。

る。

また出力端子５８からは、色信号部分なりロッ。

り周波数↑ｆで絖み出すことにより、第９図（Ｃ）。

Ｋ見られるような、時間軸伸長された輝度信号。

と同一時間軸上に再生された色信号を得ることができる
。

第１０図に、第８図に示した時分割テレビ信号の再生装
置の駆動波形を示す。第１０図におい℃Ａｉｄメモリア
レイ５２のクロック入力（ＣＫ）　、　Ｂ＋４メモリア
レイ５４のクロック入力、Ｃはメモリ工レイ５２のアド
レスラッチ信号（ＡＩ（）　、　Ｄ　ｔ！メモリ。

アレイ５４のアドレスラッチ信号、ＥｆＸメモリアレイ
５２および５４のリセット信号（ＲＢＳＥＴ　）　。

ｔ、は時分割多重された輝度信号の曹き込み開端時刻＋
’ｌｔ求時分割多憲された色信号の書き込み開始時刻、
ｔ、は時分割多重された輝度信号お貴び色信号をそれぞ
れ時間軸伸長して読み出す開始時刻、　ＴＩ、Ｔ２．Ｔ
ｌはそれぞれ輝度信号畜き込み期間１色信号誓き込み期
間、４度および色信号・　８　・ の読み出し期間を示す。

信号Ｅ　（ＲＥＳＥＴ　）　、　Ｃ，１）（Ａｒｔ）を
丁ハイレベルで。

動作し、書き込み、読み出しのタイミングはｔち上りか
ら始まるとしである。期間Ｔ１において。

は、メモリアレイ５２．５４共に周波数ｆで時分割多重
されたテレビ信号が書き込まれている。この時、輝度信
号スタートのタイきングに合わ妓で、メモリアレイ５２
［［ｊＸ、アドレスラッチ信。

号が出ており、輝度信号記憶部分の先頭アドレ。

スなラッチしている。期間Ｔ２においても、メ−ｉ５．
。

リアレイ５２．５４ともＶＣＩＩ！ｔ１波数ｆで時分割
多電さ。

れたテレビ信号が書き込まれている。この時、。

色信号のスタートタイミングに合わせて、メモリアレイ
５４側”Ｃ−ｔＸアドレスラッチ信号が出てお。

す、色信号記憶部分の先頭アドレスをラッチ屋ている。

期間Ｔ５において、メモリアレイ５２．５４ともに読み
出し動作に移行する。この時読み出し開始に合わせてリ
セット信号が出ており、メモリアレイ５２のアドレスカ
ウンタは輝度信号の先頭アドレス罠、メモリアレイ５４
のアドレスカウンタは色１ぎりの先頭アドレスにそれぞ
れセラ。

トされる。

こののち、メモリアレイ５２はクロック周波数−ｉｔで
読み出され、メモリアレイ５４はクロック周波数−ｈｆ
で読み出されることにより、第９図Ｃｈ）（Ｃ）Ｋ示す
ような時間軸のそろった輝ＩＷ信号および色イぎ号を得
ることができる。

以−トメモリアレイ５２および５４の動作について説明
を行なったが、メモリアレイ５２および５４が誓き込み
の期間には、メモリアレイ５５およ勅５５を読み出し動
作を行なわせ、逆にメモリアレ。

イ５２および５４が読み出し動作の期間には、メ。

モリアレイ５５および５５を誓き込み動作を行なわせる
ことにより、連続して、時分割多重テレ。

ビ倍号の再生を行なうことができる。　　　　１゜（以
下余白） 本発明のまた別の実施例を第１１図にノドす。第１１図
は本発明のメモリ装置を用いてＮＴＳＣ方式の１１−１
．ｉｌｉ線を構成した例である。同図においｔ５０は入
力端子、５１ｉ’ｊ出力端子、　５２１２本発明によ。

るメモリ装置であり、：ｊＪＪ１図に７１ベシたメモリ
装置と同−構成のものである。５５は４　ｆ　ｍｃのク
ロック入力端子であり、メモリアレイロ１のクロッ。

り入力端子５４およびメモリアレイ６２のクロック。

入力端子５５に同一クロックな供給する。５６１’ｊ　
。

９１０進カウンタであるアドレスカウンタ６Ｓの代、。

ヤリ−出力であり、９１０ｂ口連続門き込み後あるいは
９１　ｏｂ　＋　ｔ　連続読み出し後にキャリーのパル
六を出力する。５７４’！　Ｔフリップフロップで、端
子５６のキャリーに対応して出力を反転させ、メ也！ｊ
　７１．　イ６１ｆ７）Ｗｌｔｌ’ｌ’ｌ；ＥＮＡ１３
ＬＥ４　子５９オ、Ｊ、ｉ０’メモｌ／。

アレイ６２のＷＲＩＴＥ　ＥＮＡＢＬＪシ端子６０およ
びメモリの入出力切替え端子５８を制御する。

上記構成とすることにより、端子５５に４ｔａｔｒのク
ロックを入力するだけで、入力より１１１４延した出力
を、出力端子５１から連続的に得るζ１°　１１゜ とが出来る。

（以下余白）　　。

゛　１２゛ 〔発明の効果〕 本発明によれば、従来のθを用メモリを用いたラインメ
モリと比較してアドレスラインの割織が不要となり、回
路規模の縮少が図れる。また簡単な周辺回路で、信号の
遅延、圧縮および伸長を行なうことが出来る。

（以下余白）。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図は本発明を用いた倍速変換回路の。 一実施例を示すブロック図、第５図はテレビ画商上での
定食の様子を表わす模式図、第４図は倍１＊変換による
テレビジフン信号の変化の様子。 を表わす波形図、第５図は倍速変換回路の駆動波（ヒの
波形図、第６図は倍速変換回路における信号の鑞れな示
す模式図、第７図は本発明の別の一実施例を示すブロッ
ク図、第８図は不発ｌ１１４を用いた時分割多重信号の
再生回路の一実施例を示すブロック図、第９図は時分割
多重信号の時分割多重の様子を表わす図、第１０図は時
分割多重信号の再生回路の駆ｄ波形の波形図、第１１図
を１本発明を用いた信号遅延回路のブロックリ。 である。 １および２・・・メモリアレイ ３および４・・・アドレスカウンタ ・１５・ 第１図 ｒｊＩＯ／２　　ｌ＝４　　　　　　　　　　　　　　
　　　　／”才２０ Ｑ 一つｉ−ｍ− 第３ｖ／ （（α） ビ°７ 悌） 才　ｑ　図 オｂ図 冗７図 、ｆＥｓ 才ｑ口 （Ｃ） 手続補正書（方式） 事件の表示 昭和６０　　年特許願第　１５２２４８　−号発明ノ名
称　　半導体メモリ装置 補正をする者 事件との関係　特許出願人 名　称　　ｆ５１０）株式会ｊｌ：　　ｒｌ　　立　製
　作　所株式会ン１日ｅｌ　％２　ｆｒ　＋＋Ｉｉ内　
電話　ｄｆｉｌ＋２１４’−１１１１Ｆ大代表）補正の
対象　明細書（全文） 補正の内容　願誓にｉｋ初に添付した明細書の浄誓、別
紙のとおり（内容Ｋｆ史なし） １１？０

Claims (1)

【特許請求の範囲】
1. 与えられたアドレス情報に対応して、任意のメモリセフ
   レの情報を読み出したり、あるいは任意のメモリセルへ
   の情報の書き込みを行なうリード・ライトメモリと上記
   アドレス情報を生成かつ順次変更するアドレスカウンタ
   とからなるシリアルリードライトメモリを独立に２組有
   し、一方のメモリが書き込み可能な期間は、他方のメモ
   リを読み出し可能な状態とする手段を具備することを特
   徴とする半導体メモリ装置。