JPS62141866A - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPS62141866A JPS62141866A JP28407485A JP28407485A JPS62141866A JP S62141866 A JPS62141866 A JP S62141866A JP 28407485 A JP28407485 A JP 28407485A JP 28407485 A JP28407485 A JP 28407485A JP S62141866 A JPS62141866 A JP S62141866A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- base
- switching
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野1
本発明は同期信号と映像信号を右するテレビジョン信号
を処理し、例えば映像信号をそのままのレベルで出力し
たり、ハーフトーンレベルで出力したり、史には出力を
ミュー1−状態とりるようイ【切換えを行うものであっ
て、上記切換えによって画面上の明るさが変化しないJ
:うにした信号切換回路に関する。
を処理し、例えば映像信号をそのままのレベルで出力し
たり、ハーフトーンレベルで出力したり、史には出力を
ミュー1−状態とりるようイ【切換えを行うものであっ
て、上記切換えによって画面上の明るさが変化しないJ
:うにした信号切換回路に関する。
[発明の技術的背景]
複数の異なる信号を切換選択する場合、これらの信号を
それぞれ対応づる増幅器に入れ、これら各増幅器を制御
してそのいずれかの出力信号を選択している。
それぞれ対応づる増幅器に入れ、これら各増幅器を制御
してそのいずれかの出力信号を選択している。
このような信号切換回路において、元は共通の1つの信
号を異なる処理回路に供給し、各処理回路からの出力を
切換選択する場合がある。
号を異なる処理回路に供給し、各処理回路からの出力を
切換選択する場合がある。
例えば、文字多重放送受信機能を4−5 したテレビジ
ョン受像機においては、テレビジョン信号と、文字多重
デコーダからの文字信号を、CRTドライブ段に供給す
るためのインターフェース用集積回路が用いられている
。この集積回路の主なる機能は、テレビジョン信号と文
字信号の切換であり、出力モードとしては、TVモード
、文字表示モードおよびスパーインポーズモードと呼ば
れる2信号の混合モードとがある。
ョン受像機においては、テレビジョン信号と、文字多重
デコーダからの文字信号を、CRTドライブ段に供給す
るためのインターフェース用集積回路が用いられている
。この集積回路の主なる機能は、テレビジョン信号と文
字信号の切換であり、出力モードとしては、TVモード
、文字表示モードおよびスパーインポーズモードと呼ば
れる2信号の混合モードとがある。
そして、上記切換にあたっては、TVモモ一時に映像信
号を、文字表示モード時に映像信号のミュー1〜された
信号を、さらにスパーインポーズ時に映像信号をハーフ
トーントーン化した信号が必要である。
号を、文字表示モード時に映像信号のミュー1〜された
信号を、さらにスパーインポーズ時に映像信号をハーフ
トーントーン化した信号が必要である。
[前頭技術の問題点]
従来、上記映像信号、ハーフトーン信号あるいは映像ミ
ュート信号の切換を行う場合、各信号の処理系統がまち
まちであるため、それらの同期信号の直流レベルが異な
り、モード切換え時に画面の明るさレベルが変わり、非
常に見ずらい画面となる問題があった。特に高速で切換
える場合に画面の明るさ変動が目立つものである。また
、上記用るさ変動を無くすための回路を設けることは、
この種の切換回路の規模を増大する欠点がある。
ュート信号の切換を行う場合、各信号の処理系統がまち
まちであるため、それらの同期信号の直流レベルが異な
り、モード切換え時に画面の明るさレベルが変わり、非
常に見ずらい画面となる問題があった。特に高速で切換
える場合に画面の明るさ変動が目立つものである。また
、上記用るさ変動を無くすための回路を設けることは、
この種の切換回路の規模を増大する欠点がある。
[発明の目的]
本発明は上述した点に鑑みて成されたもので、各信号に
含まれる直流信号期間の電圧レベルを一定に保ったまま
の切換選択出力を得ることが出来る信号切換回路を提供
することを目的とする。
含まれる直流信号期間の電圧レベルを一定に保ったまま
の切換選択出力を得ることが出来る信号切換回路を提供
することを目的とする。
[発明の概要]
本発明は、電圧源からのクランプ用電圧が入力される第
1入力端、交流信号が入力される第2入力端、および出
力端を有し、前記交流信号を前記クランプ用電圧で所定
の直流レベルにクランプして出力するクランプ手段と、
それぞれ入力端、制御!l端および共通の出力端を有し
、前記制御21+端への切換信号により入力端での入力
のいずれかを出力端に導く第1.第2.第3のゲート手
段と、前記第1.第2のゲート手段の入力端間および第
2゜第3のゲート手段の入力端間にそれぞれ接続された
第1および第2の抵抗を含み、第1のゲート手段の入力
端には前記クランプ手段からの出力信号を、第2のゲー
ト手段の入力端には前記第1.第2の抵抗で所定レベル
に圧縮された信号を、第3のゲート手段の入力端には前
記電圧源からの電圧をそれぞれ供給する手段とを具備し
、前記第1゜第2.第3のゲート手段の共通出力端より
直流レベルが一定に揃えられた切換出力信号を得るもの
である。
1入力端、交流信号が入力される第2入力端、および出
力端を有し、前記交流信号を前記クランプ用電圧で所定
の直流レベルにクランプして出力するクランプ手段と、
それぞれ入力端、制御!l端および共通の出力端を有し
、前記制御21+端への切換信号により入力端での入力
のいずれかを出力端に導く第1.第2.第3のゲート手
段と、前記第1.第2のゲート手段の入力端間および第
2゜第3のゲート手段の入力端間にそれぞれ接続された
第1および第2の抵抗を含み、第1のゲート手段の入力
端には前記クランプ手段からの出力信号を、第2のゲー
ト手段の入力端には前記第1.第2の抵抗で所定レベル
に圧縮された信号を、第3のゲート手段の入力端には前
記電圧源からの電圧をそれぞれ供給する手段とを具備し
、前記第1゜第2.第3のゲート手段の共通出力端より
直流レベルが一定に揃えられた切換出力信号を得るもの
である。
[発明の実施例]
以下、本発明を図示の実施例について説明する。
第1図は本発明にかかる信号切換回路の一実施例を示す
回路図であり、映像信号を切換合成する集積回路へ適用
した場合について説明Jる。
回路図であり、映像信号を切換合成する集積回路へ適用
した場合について説明Jる。
第1図において、1は映像信号が入力される端子であり
、この端子1はコンデンサ2を介して同期信号を含む映
像信@3が入力される。、Viはこの映像信号の信号源
である。
、この端子1はコンデンサ2を介して同期信号を含む映
像信@3が入力される。、Viはこの映像信号の信号源
である。
ブロック■は、トランジスタQl 、Q2をダーリント
ン接続して成るバッファ回路であり、前段のトランジス
タQ1のベースに前記端子1からの信号3が入力され、
このエミッタからの出力は後段トランジスタQ2のベー
スに入力され、トランジスタQ1.Q2の両エミッタ間
には、抵抗R1が接続されている。トランジスタQ2の
エミッタに出Jノされた信号は、一端がトランジスタQ
2のエミッタに接続され、他端が基準電位点に接続され
た抵抗R2の両端に発生する。なお、トランジスタQ
1. Q 2のコレクタは、それぞれ電圧源VCに接続
されている。
ン接続して成るバッファ回路であり、前段のトランジス
タQ1のベースに前記端子1からの信号3が入力され、
このエミッタからの出力は後段トランジスタQ2のベー
スに入力され、トランジスタQ1.Q2の両エミッタ間
には、抵抗R1が接続されている。トランジスタQ2の
エミッタに出Jノされた信号は、一端がトランジスタQ
2のエミッタに接続され、他端が基準電位点に接続され
た抵抗R2の両端に発生する。なお、トランジスタQ
1. Q 2のコレクタは、それぞれ電圧源VCに接続
されている。
一方、ブロック■は、差動増幅器とカレントミラーを主
体とし、トランジスタQ3.QAが差動接続を成し、ト
ランジスタQ5が電流源として機能する差動増幅器を右
Jる。また、トランジスタQ3おJ:びQ4は、そのコ
レクタ側にトランジスタQ 6. Q 7. Q 8か
らなる能働負荷回路が配設されている。この負荷回路は
、カレントミラーを成すものでトランジスタQ6.Q7
のエミッタが電圧源VCに接続され、トランジスタQ6
のコレクタがトランジスタQ3のコレクタに接続され、
トランジスタQ7はベース・コレクタがトランジスタQ
6のベースに接続され、このトランジスタQ7のコレク
タは、1−ランジスタQ8のエミッタ・コレクタ路を介
してトランジスタQ4のコレクタに接続され、さらに、
1−ランジスタQ8のベースは、1〜ランジスタQ6の
コレクタに接続されている。
体とし、トランジスタQ3.QAが差動接続を成し、ト
ランジスタQ5が電流源として機能する差動増幅器を右
Jる。また、トランジスタQ3おJ:びQ4は、そのコ
レクタ側にトランジスタQ 6. Q 7. Q 8か
らなる能働負荷回路が配設されている。この負荷回路は
、カレントミラーを成すものでトランジスタQ6.Q7
のエミッタが電圧源VCに接続され、トランジスタQ6
のコレクタがトランジスタQ3のコレクタに接続され、
トランジスタQ7はベース・コレクタがトランジスタQ
6のベースに接続され、このトランジスタQ7のコレク
タは、1−ランジスタQ8のエミッタ・コレクタ路を介
してトランジスタQ4のコレクタに接続され、さらに、
1−ランジスタQ8のベースは、1〜ランジスタQ6の
コレクタに接続されている。
また、電流諒トランジスタ05はエミッタと基準電位点
との間に抵抗R3を介装している。そして、1〜ランジ
スタQ3のベースには基準電圧源4から所定レベルの電
圧が印加され、トランジスタQ4のコレクタは前記ブロ
ックエの入力端(トランジスタQ1のベース)に接続さ
れ、かつ、トランジスタQ4のベースはブロック■の出
力端(トランジスタQ2のエミッタ)に接続され、さら
に、トランジスタQ5のベースには端子5から映像信号
3のペデスタルクランプ用パルスが供給されるようにな
っている。こうして、ブロック■はバッフ77ブロツク
■の出力端に現れる映像信号のベデスタレベルを基準電
圧源4の供する電圧にクランプすることかことができる
。
との間に抵抗R3を介装している。そして、1〜ランジ
スタQ3のベースには基準電圧源4から所定レベルの電
圧が印加され、トランジスタQ4のコレクタは前記ブロ
ックエの入力端(トランジスタQ1のベース)に接続さ
れ、かつ、トランジスタQ4のベースはブロック■の出
力端(トランジスタQ2のエミッタ)に接続され、さら
に、トランジスタQ5のベースには端子5から映像信号
3のペデスタルクランプ用パルスが供給されるようにな
っている。こうして、ブロック■はバッフ77ブロツク
■の出力端に現れる映像信号のベデスタレベルを基準電
圧源4の供する電圧にクランプすることかことができる
。
次に、差動増幅トランジスタQ9.Q10. Qll。
Q12およびQ13. Q14を主体とする切換ブロッ
ク■の構成を説明する。このブロック■の端子6゜7.
8は、選択切換用の信号が供給される端子である。前記
差動増幅トランジスタQ 9. Q 10、Qll。
ク■の構成を説明する。このブロック■の端子6゜7.
8は、選択切換用の信号が供給される端子である。前記
差動増幅トランジスタQ 9. Q 10、Qll。
Q12およびQ13. Q14の各共通エミッタは差動
形態を成すトランジスタQ15. Q16. Q17の
コレクタに接続され、これらトランジスタQi5.Q1
6゜Q17の各エミッタは共通に抵抗R4を介して基準
電位点に接続されている。そして、1〜ランジスタQ1
5. Q16. Q17のベースには前記端子6,7゜
8から前記切換信号が供給され、その切換信号によって
トランジスタQ17〜Q18のいずれかがオンして、上
段の差動増幅トランジスタQ 9. Q 10、Qll
、 Q12およびQ13. Q14を動作状態にする。
形態を成すトランジスタQ15. Q16. Q17の
コレクタに接続され、これらトランジスタQi5.Q1
6゜Q17の各エミッタは共通に抵抗R4を介して基準
電位点に接続されている。そして、1〜ランジスタQ1
5. Q16. Q17のベースには前記端子6,7゜
8から前記切換信号が供給され、その切換信号によって
トランジスタQ17〜Q18のいずれかがオンして、上
段の差動増幅トランジスタQ 9. Q 10、Qll
、 Q12およびQ13. Q14を動作状態にする。
また、差動増幅トランジスタQ9のベースは、前記ブロ
ック■の出力端からの信号が供給され、差動増幅トラン
ジスタQ13のベースにはブロック■の基準電圧源4か
らの電圧が供給されるようになっている。そして、これ
らトランジスタQ9゜Q13のベース間には、抵抗R5
,R6の直列回路が接続され、さらに、この直列回路の
交点は差動増幅トランジスタQ11のベースに接続され
ている。
ック■の出力端からの信号が供給され、差動増幅トラン
ジスタQ13のベースにはブロック■の基準電圧源4か
らの電圧が供給されるようになっている。そして、これ
らトランジスタQ9゜Q13のベース間には、抵抗R5
,R6の直列回路が接続され、さらに、この直列回路の
交点は差動増幅トランジスタQ11のベースに接続され
ている。
これにより、差動増幅トランジスタQ9のベースには、
ペデスタルレベルを基準電圧Vrにクランプした映像信
号が供給され、トランジスタQ11のベースには、抵抗
R5,R(iの分割比率ににり圧縮されたバッフ7ブロ
ツクエからの信号が入力され、1〜ランジスタQ13の
ベースにはM準電圧■rが供給されることになる。
ペデスタルレベルを基準電圧Vrにクランプした映像信
号が供給され、トランジスタQ11のベースには、抵抗
R5,R(iの分割比率ににり圧縮されたバッフ7ブロ
ツクエからの信号が入力され、1〜ランジスタQ13の
ベースにはM準電圧■rが供給されることになる。
さらに、トランジスタQ18〜020はカレントミラー
を成し、各差動増幅トランジスタQ9 、 Qll。
を成し、各差動増幅トランジスタQ9 、 Qll。
Q13のコレクタは共通に接続され、その共通コレクタ
を、1〜ランジスタQ19のコレクタ・エミツタ路を介
して電圧源に接続し、かつ、差動増幅トランジスタQI
O,Q12. Q14の共通コレクタを、前記l−ラン
ジスタQ20の]レクタに接続している。
を、1〜ランジスタQ19のコレクタ・エミツタ路を介
して電圧源に接続し、かつ、差動増幅トランジスタQI
O,Q12. Q14の共通コレクタを、前記l−ラン
ジスタQ20の]レクタに接続している。
この1〜ランジスタQ20の]−ミッタはトランジスタ
Qi8の]レクタ・エミツタ路を介して電圧源Vcに接
続され、トランジスタQ20のベースはトランジスタQ
19のコレクタに接続され、1−ランジスタQ18.
Q19のベースは1〜ランジスタQ20のエミッタに接
続されている。また、トランジスタQ10゜Q12.
Q14のコレクタは、終段トランジスタQ21のベース
に接続し、このトランジスタQ21のエミッタより切換
ににる合成出力信号VOが出力されるようになっている
。なお、トランジスタQ21のエミッタは、負前抵抗1
ヨ7を介して基準電位点に接続されるとともに、差動増
幅l〜ランジスクQ10゜Q12. Q14の各ベース
に共通に接続しである。
Qi8の]レクタ・エミツタ路を介して電圧源Vcに接
続され、トランジスタQ20のベースはトランジスタQ
19のコレクタに接続され、1−ランジスタQ18.
Q19のベースは1〜ランジスタQ20のエミッタに接
続されている。また、トランジスタQ10゜Q12.
Q14のコレクタは、終段トランジスタQ21のベース
に接続し、このトランジスタQ21のエミッタより切換
ににる合成出力信号VOが出力されるようになっている
。なお、トランジスタQ21のエミッタは、負前抵抗1
ヨ7を介して基準電位点に接続されるとともに、差動増
幅l〜ランジスクQ10゜Q12. Q14の各ベース
に共通に接続しである。
本発明は以上のように構成され、次にその動作を第2図
を参照して説明りる。なJ3、第2図は本発明ににり切
換選択される信号の関係を示づ説明図である。
を参照して説明りる。なJ3、第2図は本発明ににり切
換選択される信号の関係を示づ説明図である。
端子1に入力される映像信号3は、正極性であり、同期
信号のペデスタルレベル3aは信号のレベルよりb低レ
ベルである。この信号3は1ヘランジスタQ1のベース
に入力される。また、端子5に入力される制御信シシは
、そのパルスPの則間が前記同期信号のバンクポーチ期
間に一致しており、この期間に1−ランジスタQ5をオ
ンする。したがって、前記パルスPの期間に差動増幅ト
ランジスタQ3 、R4は動作し、クランプ容H12に
にってトランジスタQ1のベースへの映像信号3は、ペ
デスタルレベルがu Qt Ti圧Vrの値にクランプ
されたものとなる。
信号のペデスタルレベル3aは信号のレベルよりb低レ
ベルである。この信号3は1ヘランジスタQ1のベース
に入力される。また、端子5に入力される制御信シシは
、そのパルスPの則間が前記同期信号のバンクポーチ期
間に一致しており、この期間に1−ランジスタQ5をオ
ンする。したがって、前記パルスPの期間に差動増幅ト
ランジスタQ3 、R4は動作し、クランプ容H12に
にってトランジスタQ1のベースへの映像信号3は、ペ
デスタルレベルがu Qt Ti圧Vrの値にクランプ
されたものとなる。
こうして、基準電圧Vrにクランプされた映像信号3が
トランジスタQ9のベースに供給される。
トランジスタQ9のベースに供給される。
すると、トランジスタQ11のベースには、トランジス
タQ9に入力される信号の振幅を抵抗R5゜R6の抵抗
比率により圧縮した信号が現われ、その結果、1−ラン
ジスタQ9のベースに通常の映像信号を供給でき、トラ
ンジスタQ11のベースにハーフ1〜−ン用の映像信号
を供給でき、トランジスタQ13のベースに映像ミュー
ト用の黒レベルの信号を供給づることができるようにな
る。
タQ9に入力される信号の振幅を抵抗R5゜R6の抵抗
比率により圧縮した信号が現われ、その結果、1−ラン
ジスタQ9のベースに通常の映像信号を供給でき、トラ
ンジスタQ11のベースにハーフ1〜−ン用の映像信号
を供給でき、トランジスタQ13のベースに映像ミュー
ト用の黒レベルの信号を供給づることができるようにな
る。
上記のごとくトランジスタQ9 、 Qll、 Ql3
のベースに供給される信号は、それぞれ第2図の(A>
、(B)、(C)にて示され、信号(A)のベデスクル
レベル3Δ、信号([3)のペデスタルレベル3B43
よび<SZ<C>のレベル3Cは、基準電圧■rど同一
であることは言うまでもない。
のベースに供給される信号は、それぞれ第2図の(A>
、(B)、(C)にて示され、信号(A)のベデスクル
レベル3Δ、信号([3)のペデスタルレベル3B43
よび<SZ<C>のレベル3Cは、基準電圧■rど同一
であることは言うまでもない。
したがって、端子6.7.8にそれぞれ供給される切換
信号が、順次所定の信号を選択するために切換供給され
ても、トランジスタQ21のエミッタから出力される信
号の切換部分での直流レベルには変化がなく、画面上で
明るさの変動を来た1ことが無い。
信号が、順次所定の信号を選択するために切換供給され
ても、トランジスタQ21のエミッタから出力される信
号の切換部分での直流レベルには変化がなく、画面上で
明るさの変動を来た1ことが無い。
なお、上記実施例は単なる一例であり、例えばトランジ
スタの極性を変えたり、請求の範囲を脱しない範囲で変
形することは自由である。
スタの極性を変えたり、請求の範囲を脱しない範囲で変
形することは自由である。
[発明の効果]
以上説明したように本発明によれば、選択される複数信
号に共通する直流信号部分を所定レベルに保持したまま
切換を行うことができるので、出力信号の切換部分でそ
の直流レベルのずれがなく、切換にともなって画面の明
るさが変動することか無いという効果がある。
号に共通する直流信号部分を所定レベルに保持したまま
切換を行うことができるので、出力信号の切換部分でそ
の直流レベルのずれがなく、切換にともなって画面の明
るさが変動することか無いという効果がある。
第1図は本発明にかかる信号切換回路の一実施例を示1
回路図、第2図は本発明の動作を示す説明図である。 1・・・映像信号入力端子、 Ql 、R2・・・バッファ用トランジスタ、R3、R
4、R5・・・クランプ用トランジスタ、Q9〜Q14
・・・切換用トランジスタ、Q15〜Q17・・・制御
1−ランジスタ、R21・・・終段トランジスタ、R5
、R6・・・抵抗。 第2図
回路図、第2図は本発明の動作を示す説明図である。 1・・・映像信号入力端子、 Ql 、R2・・・バッファ用トランジスタ、R3、R
4、R5・・・クランプ用トランジスタ、Q9〜Q14
・・・切換用トランジスタ、Q15〜Q17・・・制御
1−ランジスタ、R21・・・終段トランジスタ、R5
、R6・・・抵抗。 第2図
Claims (1)
- 【特許請求の範囲】 電圧源からのクランプ用電圧が入力される第1入力端、
交流信号が入力される第2入力端、および出力端を有し
、前記交流信号を前記クランプ用電圧で所定の直流レベ
ルにクランプして出力するクランプ手段と、 それぞれ入力端、制御端および共通の出力端を有し、前
記制御端への切換信号により入力端での入力のいずれか
を出力端に導く第1、第2、第3のゲート手段と、 前記第1、第2のゲート手段の入力端間および第2、第
3のゲート手段の入力端間にそれぞれ接続された第1お
よび第2の抵抗を含み、第1のゲート手段の入力端には
前記クランプ手段からの出力信号を、第2のゲート手段
の入力端には前記第1、第2の抵抗で所定レベルに圧縮
された信号を、第3のゲート手段の入力端には前記電圧
源からの電圧をそれぞれ供給する手段とを具備し、 前記第1、第2、第3のゲート手段の共通出力端より直
流レベルが一定に揃えられた切換出力信号を得る信号切
換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28407485A JPS62141866A (ja) | 1985-12-16 | 1985-12-16 | 信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28407485A JPS62141866A (ja) | 1985-12-16 | 1985-12-16 | 信号切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62141866A true JPS62141866A (ja) | 1987-06-25 |
Family
ID=17673938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28407485A Pending JPS62141866A (ja) | 1985-12-16 | 1985-12-16 | 信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62141866A (ja) |
-
1985
- 1985-12-16 JP JP28407485A patent/JPS62141866A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0481424B1 (en) | Display apparatus | |
US3619495A (en) | Television picture montage circuit | |
US4005262A (en) | Brightness and contrast control for television receiver | |
EP0074081B1 (en) | Signal processing unit | |
JPS62141866A (ja) | 信号切換回路 | |
US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
US5489948A (en) | Picture display apparatus with beam scan velocity modulation | |
US3862356A (en) | Television picture monitor capable of measuring a plurality of signals | |
JPS6314531Y2 (ja) | ||
CA1207430A (en) | Video signal impose circuit | |
KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
JPH0334275B2 (ja) | ||
JP3363475B2 (ja) | 映像信号処理回路 | |
JPS6322759B2 (ja) | ||
JPS6181097A (ja) | 映像信号処理回路 | |
JPH05336470A (ja) | 映像信号制限回路 | |
JPS63236077A (ja) | デイスプレイ・モニタ | |
JPS6115477A (ja) | 自動利得制御回路 | |
JPS62271575A (ja) | Crtのスポツトカツトオフ調整方法 | |
JPS63236076A (ja) | デイスプレイ・モニタ | |
JPH0294806A (ja) | ハイレベルスライス回路 | |
JPH03238994A (ja) | カラー表示器の駆動装置 | |
JPH0314385B2 (ja) | ||
JPH02202708A (ja) | 間歇信号形成回路 | |
JPH03249809A (ja) | 入力切換用ミュート回路 |