JPS6214118B2 - - Google Patents

Info

Publication number
JPS6214118B2
JPS6214118B2 JP53157772A JP15777278A JPS6214118B2 JP S6214118 B2 JPS6214118 B2 JP S6214118B2 JP 53157772 A JP53157772 A JP 53157772A JP 15777278 A JP15777278 A JP 15777278A JP S6214118 B2 JPS6214118 B2 JP S6214118B2
Authority
JP
Japan
Prior art keywords
pattern
patterns
conductor circuit
substrate
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53157772A
Other languages
English (en)
Other versions
JPS5583284A (en
Inventor
Yasuyuki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP15777278A priority Critical patent/JPS5583284A/ja
Publication of JPS5583284A publication Critical patent/JPS5583284A/ja
Publication of JPS6214118B2 publication Critical patent/JPS6214118B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は、回路パターンの形状に合致した切断
刃を備えたスタンピングダイによつて薄状導電材
から絶縁基板の両面に所要の導体回路パターンを
打抜き被着形成する両面スタンプサーキツトに関
し、特には基板両面に配置された各導体回路パタ
ーンの該基板に対する適切均一な接着強度を確保
可能な両面スタンプサーキツトに関する。
両面スタンプサーキツトは、第1図のように、
紙フエノール樹脂、ガラスエポキシ樹脂或いはガ
ラスポリエステル樹脂等の適宜な絶縁基板1の両
面に、予め接着材を塗布した銅箔、アルミニウム
箔またはニツケルクロム箔等の薄状導電材2,3
を重ね合せた基板材料を用意し、この基板材料を
例えば表裏に配置したスタンピングダイ4,5で
押圧すると、各スタンピングダイ4,5には予め
所望の回路パターンに合致する閉じた切断刃4
A,4B;5A〜5Cが形成されているので、導
電材2,3はそれらの切断刃によつて打抜かれ、
かつ基板1に仮接着されて第2図のように基板表
面には導体回路パターン2A,2Bがまたその裏
面には他の導体回路パターン3A,3B,3Cが
被着形成される。このようなスタンピング工程後
は、打抜き仮接着された上記の導体回路パターン
を最終的に強固に接着する為に、第2図の如くラ
ミネートプレス6,7でプレスされ完成製品を得
ることが出来る。ここで、基板1の一方面に形成
される導体回路パターン2A,2Bと他方面に形
成される他の導体回路パターン3A3B,3C等
は第3図のように同一形状にはなく、仕様または
設計の都合から大少のパターンで然も部分的に基
板1を挾んで重なり合うような配置を取るのが一
般的である。従つて、第2図で示したラミネート
プレス工程で得られた各導体回路パターンの基板
1に対する接着力は強弱のバラツキを生ずる。こ
れを第3図について説明すると、パターン2Aが
幅広のものでその領域に属し基板1の裏面に小形
な2個のパターン3A,3Bが配置されたと仮定
すれば、相互が基板1を介して重なり合う部分8
および9に該当する領域の接着力は強いものとな
るが、このような重なり合いを持たないパターン
2Aの部分11,12および13に該当する領域
の接着力は上記領域に比して弱いものとなる。同
様に、他のパターン2Bと3Cとがラツプする部
分10の接着力は強く、他の部分14および15
は弱いものとなる。従つて、図示の例の場合、パ
ターン2Aおよび3Cにはその接着力に強弱の不
均等を生じ、他のパターン2B,3Aおよび3B
は接着力の強い均一なものが得られることにな
る。両面スタンプサーキツトに斯かる導体回路パ
ターンでの接着力に不均等を生ずることは特性上
有害であつて極めて好ましくない。種々の試験結
果によれば、第3図のようなパターン配置の場合
において、両パターン2Aと3A、3Bおよび2
Bと3Cにおける重ならない単独の領域部分1
1,12,13および14,15の寸法が大きい
程その部分におけるパターン接着力は低下し、例
えば重なる部分8,9および10の幅寸法が10mm
であつて重ならない部分11〜15の幅寸法が同
じく10mmであるようなパターン配置では部分11
〜15の接着力が規定値の40%にも激減している
ことが判明した。基板1の一方面にのみ導体回路
パターンをスタンピングする場合には起り得ない
上記の如き両面スタンプサーキツト特有な接着力
の不均等はこれを是非とも解消する必要に迫まら
れている。
本発明は両面スタンプサーキツトの導体回路パ
ターンにおける前述の接着力の不均等を解決し良
好な特性をもつ両面スタンプサーキツトを提供し
ようとするもので、これを図示の実施例を参照し
て更に説明すると、第4図のように絶縁基板1の
表裏にスタンピングする導体回路パターン20,
21が他の制約を受けない限りこれら両パターン
20,21を類似のパターン形状に形成してラミ
ネートプレス工程で両パターン20,21に均等
な押圧力が作用するようにパターン配置の設計を
行なう。また、同図のように基板1の一方面に小
さな導体回路パターン22をまた他方面にはそれ
より大きな導体回路パターン23が配置されるよ
うな場合には、小さなパターン22に隣接させて
捨パターン24を設け、これら両パターン22,
24が裏面のパターン23と基板1を挾んで実質
的に重なり合うようにするものである。パターン
22と捨パターン24との隣接間隔は2mm以下に
するのが好ましい。このような捨パターンの配置
は、第5図のように、一方の面に設けられる導体
回路パターン25に比較して他面の導体回路パタ
ーン26がそれを大きく上回るときには、パター
ン25の両側に近接させて二個の捨パターン2
7,28を配置し、この捨パターン27,28と
パターン25とによつて他面のパターン26に生
じる接着力の不均一を除去できる。また、同図の
如く、一方面にのみ単独で導体回路パターン29
が配置され、他面が空白であるようなパターン配
置が避けられないような場合には、その他面の空
白領域に少なくともパターン29と同等かまたは
それ以上の大きさを有する捨パターン30を設け
るようにする。斯かる捨パターンは所要の導体回
路パターンのスタンピング工程前または後に設け
ることも可能ではあるが、スタンピングダイに予
め所要の回路パターンと捨パターンとに必要な各
切断刃を形成してこれら両パターンを同時にスタ
ンピングするのが好ましい。
以上のとおり、本発明の両面スタンプサーキツ
トは絶縁基板の両面に種々の形状でスタンピング
被着形成される導体回路パターンにおいて、基板
を介して相対峙するパターン同志を可及的に類似
のパターン形状に形成しながら捨パターンの共存
によつてスタンピング工程後のラミネートプレス
工程で基板両面に配置された導体回路パターンそ
れぞれに均等な押圧力を加え得るようになるの
で、各導体回路パターンの基板に対する接着強度
を均等化して製品の特性を良好ならしめるという
特長がある。
【図面の簡単な説明】
第1図はスタンピングダイによつて絶縁基板の
両面に薄状導電材から所要の導体回路パターンを
スタンピング被着形成する場合の説明図、第2図
は第1図のスタンピング工程後に本接着を行なう
為にラミネートプレスで導体回路パターンを強固
に基板に接着させる状態を示す説明図、第3図は
第1図および第2図の工程で得られた両面スタン
プサーキツトで導体回路パターンに接着力の不均
等を生じる例を示す図、第4図および第5図は本
発明の一実施例に従つた両面スタンプサーキツト
の概念的な断面構成図である。 1……絶縁基板、20,21……類似の導体回
路パターン、22……小形状導体回路パターン、
23……大形状導体回路パターン、24……捨パ
ターン。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁基板の両面に相対する位置で所要の導体
    回路パターンを設ける場合にはこれら両パターン
    を類似形状に形成し、上記基板の一方面に他の導
    体回路パターンが設けられ該パターンに対応する
    他方面の空白部分に捨パターンを設けるように構
    成したことを特徴とする両面スタンプサーキツ
    ト。
JP15777278A 1978-12-20 1978-12-20 Bothhside stamp circuit Granted JPS5583284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15777278A JPS5583284A (en) 1978-12-20 1978-12-20 Bothhside stamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15777278A JPS5583284A (en) 1978-12-20 1978-12-20 Bothhside stamp circuit

Publications (2)

Publication Number Publication Date
JPS5583284A JPS5583284A (en) 1980-06-23
JPS6214118B2 true JPS6214118B2 (ja) 1987-03-31

Family

ID=15656955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15777278A Granted JPS5583284A (en) 1978-12-20 1978-12-20 Bothhside stamp circuit

Country Status (1)

Country Link
JP (1) JPS5583284A (ja)

Also Published As

Publication number Publication date
JPS5583284A (en) 1980-06-23

Similar Documents

Publication Publication Date Title
US3678577A (en) Method of contemporaneously shearing and bonding conductive foil to a substrate
US2955351A (en) Method of making a printed circuit
JPH03150893A (ja) 回路配列の製作方法並びにキャリヤフィルム上に設けた回路配列
US4164071A (en) Method of forming a circuit board with integral terminals
US5174847A (en) Process for the production of a circuit arrangement on a support film
US4517739A (en) Method for making circuit boards with die stamped contact pads and conductive ink circuit patterns
CN107263956A (zh) 一种电磁干扰emi复合材料及其制备方法
JPS6214118B2 (ja)
US3589224A (en) Die punching printed circuit
JPH08222838A (ja) 厚銅回路基板の製造方法
US4129939A (en) Method of making printed circuit
JPH07226574A (ja) フレキシブルフラットケーブルの製造方法及びフレキシブルフラットケーブル用材料の製造方法
JPH07221435A (ja) フレキシブルプリント基板
JPS63114197A (ja) 金属ベ−スプリント配線板の製造方法
JP2749685B2 (ja) 回路基板の製造方法
US3410743A (en) Method of making printed circuits
JPS58154291A (ja) プリント配線板の製造方法
JPS62118609A (ja) 平面アンテナの製造方法
JPH0851267A (ja) 回路基板及びその製造方法
JPH02241089A (ja) 銅板内蔵多層プリント基板の製造方法
JPH06252561A (ja) ヴィアペースト充填方法
JPH0417385A (ja) 複合回路基板の製造方法
JP2951552B2 (ja) フラット電気配線材の製造方法および該製造方法に用いる金型
JPH0373599A (ja) プリント配線板の製造方法
JPH03242993A (ja) フレキシブル回路基板の製造方法