JPS62137626A - Trace device - Google Patents
Trace deviceInfo
- Publication number
- JPS62137626A JPS62137626A JP60276735A JP27673585A JPS62137626A JP S62137626 A JPS62137626 A JP S62137626A JP 60276735 A JP60276735 A JP 60276735A JP 27673585 A JP27673585 A JP 27673585A JP S62137626 A JPS62137626 A JP S62137626A
- Authority
- JP
- Japan
- Prior art keywords
- register
- trace
- address
- microprocessor
- comparator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はマイクロプログラム制御の制御装置に係り、特
にマイクロプロセッサの動作をトレースして記録するト
レーサに好適な方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a microprogram-controlled control device, and particularly to a method suitable for a tracer that traces and records the operations of a microprocessor.
マイクロプロセッサの高密度、高機能化の為に高集積化
を図る必要があるが、プロセッサの1チツプ化に際して
は有効な保守機能を内蔵することが重要である。この目
的の為一般的に1〜レーサと呼ばれるものが用いられて
おり、例として特開昭59−206954号がある。In order to increase the density and functionality of microprocessors, it is necessary to achieve high integration, and when converting a processor into a single chip, it is important to incorporate an effective maintenance function. For this purpose, what is generally called a laser is used, and an example is Japanese Patent Application Laid-Open No. 59-206954.
本発明の目的はできるだけ少ないトレースメモリを使用
して有効な情報をトレースし保守および事故調査に役立
つ様なトレース方式を提供することにある。An object of the present invention is to provide a tracing method that uses as little trace memory as possible to trace effective information and is useful for maintenance and accident investigation.
[発明の概要〕
マイクロプロセッサを使用した制御装置において一般゛
的に用いられかつ有効なトレース情報はマイクロプログ
ラムアドレスである。しかしながらマイクロプログラム
が上位装置、デバイスの全ての信号線を直接制御するの
は困難であり、ハードウェア制御回路を介して制御する
のが一般的である。この目的の為マイクロプロセッサと
ハードウェア制御回路とはレジスタ信号。[Summary of the Invention] Trace information commonly used and effective in control devices using microprocessors is microprogram addresses. However, it is difficult for a microprogram to directly control all the signal lines of a host device or device, and control is generally performed via a hardware control circuit. For this purpose, microprocessors and hardware control circuits register signals.
割込み信号2判定信号等によりインターフェイスのやり
とりを行なってハードウェアとマイクロプログラムとの
同期をとりながら一連の動作を実行する。A series of operations are executed while synchronizing the hardware and the microprogram by exchanging interfaces using the interrupt signal 2 determination signal and the like.
したがってトレース情報としてマイクロプログラムアド
レスのみならず、レジスタ信号2割込み信号2判定信号
等もまた有効でかつ必要であることがわかる。−
しかしながらディスク制御装置の如き装置においては数
十個のレジスタ群と数個の割込み信号および数十個の判
定ビットを持っており、これら全てをトレースし記録す
る為には膨大なハードウェア量と多数のメモリとを必要
とし、実用的でない。ここで割込み信号と判定信号は直
接マイクロプログラムアドレスを修飾することが多く、
トレースの対象から除いてもさしつかえない。次にレジ
スタ信号についても複数個あるうちのだ一′一つのレジ
スタ、極端にはたゾ1ビットのみが抽出できれば不良現
象の解析等には有効なことが多い6すなわちマイクロプ
ログラムのあるアドレスの時に特定のレジスタの特定の
ビットがどうなっているかがわかるだけですむ場合が多
い。Therefore, it can be seen that not only the microprogram address but also the register signal 2, interrupt signal 2, determination signal, etc. are valid and necessary as trace information. - However, devices such as disk controllers have dozens of register groups, several interrupt signals, and dozens of judgment bits, and tracing and recording all of these requires a huge amount of hardware. It requires a large amount of memory and is not practical. Here, the interrupt signal and judgment signal often directly modify the microprogram address,
There is no problem in excluding it from the tracing target. Next, regarding register signals, it is often effective to analyze defective phenomena, etc., if only one register, in extreme case only one bit, can be extracted out of multiple register signals. Often all you need to know is what a particular bit in a particular register is.
以下1本発明の一実施例を第1図により詳説する。1は
アドレストレース回路、2はアドレストレースメモリで
あり一般的に用いられているものであるから動作説明を
省略する。1のアドレストレース回路は保守パネル3と
接続されており、保守パネルから指定されたアドレスを
通過したらランプ表示またはマイクロプロセッサ4を停
止させる機能を有しているのもまた一般的である。An embodiment of the present invention will be explained in detail below with reference to FIG. Reference numeral 1 denotes an address trace circuit, and 2 denotes an address trace memory, which are commonly used, so their operation will not be explained. The address trace circuit 1 is connected to the maintenance panel 3, and generally has a function of displaying a lamp or stopping the microprocessor 4 when the address specified by the maintenance panel is passed.
本発明の特徴は、マイクロプロセッサ内のレジスタを保
守パネルから指定し、指定したレジスタの内容と保守パ
ネルから入力した内容のコンペアを行なうレジスタコン
ペア回路5の出力をアドレス情報に付加して第2図の様
にトレースメモリに記録することにある。ここで特定ビ
ットの一致・不一致のみを比較するのであれば付加ビッ
トは1ビツトで充分であり、機能に合せて増加させるこ
とも比較的容易である。またコンペア回路5の出力をア
ドレストレース回路1に入力してアドレスコンペア出力
との一致によりマイクロプロセッサを停止させる様に構
成することも容易である。The feature of the present invention is that a register in the microprocessor is specified from the maintenance panel, and the output of a register compare circuit 5 that compares the contents of the specified register with the contents input from the maintenance panel is added to the address information. The purpose is to record it in the trace memory like this. Here, if only the match/mismatch of specific bits is to be compared, one additional bit is sufficient, and it is relatively easy to increase the number according to the function. It is also easy to configure the output of the compare circuit 5 to be input to the address trace circuit 1 and to stop the microprocessor when it matches the address compare output.
レジスタコンペア回路5に入力されるレジスタ信号6は
特に本発明の為に設ける必要はなく。The register signal 6 input to the register compare circuit 5 is not particularly required for the present invention.
マイクロプロセッサのALU入力信号等の空き時間(た
とえばALU演算時間)中のみ抽出してくればよいから
ハードウェア量はそれ程増大しない。本発明によれば、
従来から用いられているアドレストレースメモリにレジ
スタコンペア用のピッ1〜を付加するだけで、有効なト
レース情報を得ることができ、デバッグ、事故解析等に
有効である。Since it is only necessary to extract ALU input signals of the microprocessor during free time (for example, ALU calculation time), the amount of hardware does not increase significantly. According to the invention,
Effective trace information can be obtained by simply adding pins 1 to 1 for register comparison to a conventionally used address trace memory, which is effective for debugging, accident analysis, etc.
本発明によれば、単一プロセッサのみでなく、マルチプ
ロセッサまたはマルチランプロセッサ等の様に複数のマ
イクロプログラムで共通のレジスタ、共有メモリを制御
する様なマイクロプロセッサシステムにおいて有効なデ
バッグ手段を提供する。According to the present invention, effective debugging means is provided not only in a single processor but also in a microprocessor system such as a multiprocessor or multi-run processor where common registers and shared memory are controlled by multiple microprograms. .
第1図は本発明の一実施例のブロック図、第2図は本発
明の場合のトレースメモリ内の情報構成を示す説明図で
ある。
1・・・アドレストレース回路、2・・・アドレストレ
ースメモリ、3・・・保守パネル、4・・・マイクロプ
ロセッサ、5・・・レジスタコンペア回路、6・・・レ
ジスタ信号。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing the information structure in a trace memory in the case of the present invention. DESCRIPTION OF SYMBOLS 1...Address trace circuit, 2...Address trace memory, 3...Maintenance panel, 4...Microprocessor, 5...Register compare circuit, 6...Register signal.
Claims (1)
するマイクロプログラム制御方式のディスク制御装置に
おいて、マイクロプログラムアドレス情報に、レジスタ
の内容をコンペアしたフラグを付加し、トレースメモリ
に記録することを特徴とするトレース装置。1. In a disk control device using a microprogram control method that controls data transfer between a host device and a disk drive device, a flag that compares the contents of a register is added to the microprogram address information, and the flag is recorded in the trace memory. tracing device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60276735A JPS62137626A (en) | 1985-12-11 | 1985-12-11 | Trace device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60276735A JPS62137626A (en) | 1985-12-11 | 1985-12-11 | Trace device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62137626A true JPS62137626A (en) | 1987-06-20 |
Family
ID=17573610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60276735A Pending JPS62137626A (en) | 1985-12-11 | 1985-12-11 | Trace device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62137626A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056013A (en) * | 1988-11-14 | 1991-10-08 | Nec Corporation | In-circuit emulator |
JP2005507317A (en) * | 2001-03-12 | 2005-03-17 | アルキャン・インターナショナル・リミテッド | Method and apparatus for forming embossed pattern on metal sheet or strip |
-
1985
- 1985-12-11 JP JP60276735A patent/JPS62137626A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056013A (en) * | 1988-11-14 | 1991-10-08 | Nec Corporation | In-circuit emulator |
JP2005507317A (en) * | 2001-03-12 | 2005-03-17 | アルキャン・インターナショナル・リミテッド | Method and apparatus for forming embossed pattern on metal sheet or strip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0149891B1 (en) | Bus status analyzer | |
US5602989A (en) | Bus connectivity verification technique | |
JPS62137626A (en) | Trace device | |
JPS6265147A (en) | Bus tracing system | |
US3618028A (en) | Local storage facility | |
JP2007080292A (en) | Debugging system | |
JP2003280940A (en) | Debug system | |
JPH0581087A (en) | Processor monitoring system | |
JPH04157535A (en) | Register inspecting method | |
RU1803916C (en) | Device for mating with object to be monitored | |
SU1619290A1 (en) | Data exchange device | |
SU1376121A2 (en) | Device for recording and checking programmed read-only memory | |
SU1660050A1 (en) | Device for checking data stored on a magnetic medium | |
SU611257A1 (en) | Device for monitoring rapid-access memory | |
JPS63174141A (en) | Diagnosing system for test of information processor | |
JPS63298452A (en) | Tracer circuit | |
JPS60163149A (en) | Memory check system | |
JPS62120665A (en) | Rotational position detecting system | |
JPS6054695B2 (en) | Peripheral device control device | |
JPS61267151A (en) | Interface monitor | |
JPH0553929A (en) | Central processing unit with fault information preserving function | |
JPH0766346B2 (en) | Event recording method | |
JPS62117048A (en) | Control system for memory device | |
JPS6327933A (en) | Tracing memory constitution system | |
JPH0221340A (en) | Debugging system for firmware |