JPS62117048A - Control system for memory device - Google Patents

Control system for memory device

Info

Publication number
JPS62117048A
JPS62117048A JP60258217A JP25821785A JPS62117048A JP S62117048 A JPS62117048 A JP S62117048A JP 60258217 A JP60258217 A JP 60258217A JP 25821785 A JP25821785 A JP 25821785A JP S62117048 A JPS62117048 A JP S62117048A
Authority
JP
Japan
Prior art keywords
diagnosis
memory
test
microprogram
maintenance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60258217A
Other languages
Japanese (ja)
Inventor
Kiyokatsu Iijima
飯島 清克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60258217A priority Critical patent/JPS62117048A/en
Publication of JPS62117048A publication Critical patent/JPS62117048A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To attain detailed test/diagnosis by means of various complicated test patterns without using any test-only memory, by using a key memory in a maintenance/diagnosis mode. CONSTITUTION:A key memory 11 generally stored the memory protecting information of about 3 bits for each page unit (2-4K bytes) of the memory space of a main memory. A maintenance diagnosis device device 2 serving as a microprogram storing means extracts a maintenance/diagnosis microprogram out of a file memory in a maintenance/diagnosis mode of a memory device and stores it in the memory 11. A self-test/diagnosis circuit 12 produces the test writing signal to a main memory and checks the output signal. A microprogram control means 13 uses a maintenance/diagnosis program stored in the memory 11 to control a self-test/diagnosis circuit 13. The test/diagnosis microprogram has the function to perform the +1 and -1 shifts, the bit inversion, etc. to a test address register and a write data register of the circuit 12.

Description

【発明の詳細な説明】 [概 要] 記憶保護のための記憶保護記憶(以下、キーメモリとい
う)を備えた記憶装置において、保守・診断時にはキー
メモリに記憶装置の保守・診断用マイクロプログラムを
格納し、此のマイクロプログラムを使用して、各種の試
験パターンを用いた詳細な保守・診断を行うようしたも
のである。
[Detailed Description of the Invention] [Summary] In a storage device equipped with memory protection storage (hereinafter referred to as key memory) for memory protection, a microprogram for maintenance and diagnosis of the storage device is stored in the key memory during maintenance and diagnosis. This microprogram is used to perform detailed maintenance and diagnosis using various test patterns.

し産業上の利用分野] 本発明は、記憶保護のためのキーメモリを備えた記憶装
置における試験・診断方式に関する。
INDUSTRIAL APPLICATION FIELD The present invention relates to a test/diagnosis method for a storage device equipped with a key memory for storage protection.

記憶装置においては、記憶空間の一定の区画(以下、ペ
ージという)を単位として、アクセス制御情報およびそ
の存効性を示す情報を格納し、この情報を参照して各対
応する記憶空間のページへのアクセス制御することによ
って、記憶保護を行うものが多くなっている。
In a storage device, access control information and information indicating the validity of each section (hereinafter referred to as a page) of a storage space are stored as a unit, and this information is referenced to access each corresponding page of the storage space. Increasingly, storage is protected by controlling access to the computer.

そのページ単位の記憶保護情報を記憶するのがキーメモ
リである。
The key memory stores the storage protection information for each page.

本発明は、記憶装置の試験・診断時にこのキーメモリを
利用して、試験・診断の精度を向上しようとするもので
ある。
The present invention aims to improve the accuracy of testing and diagnosis by utilizing this key memory when testing and diagnosing storage devices.

[従来の技術] 従来、記憶装置の試験・診断は、主として経済的理由か
ら、ハードウェアロジックによる内蔵の試験装置によっ
て行っていた。
[Prior Art] Conventionally, testing and diagnosis of storage devices have been performed using built-in test equipment using hardware logic, mainly for economical reasons.

したがって、比較的単純な試験パターンを用いての限ら
れた試験・診断しか行うことができなかった・ [発明が解決しようとする問題点] 上記のように、従来のハードウェアロジックによる試験
装置では、単純な試験パターンを用いた試験・診断しか
行うこができず、精度の高い試験・診断はできなかった
Therefore, only a limited number of tests and diagnoses could be performed using relatively simple test patterns. [Problems to be solved by the invention] As mentioned above, conventional test equipment using hardware logic However, it was only possible to perform tests and diagnoses using simple test patterns, and highly accurate tests and diagnoses were not possible.

記憶装置におけるメモリ素子の読出し信号は、微小で且
つ高速であり、電源電圧の変動や、雑音の影響を無視で
きない。また、記憶する情報のパターンやアドレス順序
などの条件によって変化する。
A read signal of a memory element in a storage device is small and fast, and the influence of fluctuations in power supply voltage and noise cannot be ignored. It also changes depending on conditions such as the pattern of information to be stored and the order of addresses.

従って、メモリの信頼性を確保するためには、精細な試
験・診断を行う必要がある。
Therefore, in order to ensure reliability of memory, it is necessary to perform detailed tests and diagnosis.

例えば、電源電圧を規定電圧の+5%および一5%とし
て、何種類かの特定情報パターンをり一ド/ライトする
ことにより試験し、さらに、そのアドレスも、単に昇順
或いは降順ではなく、特定の約束に従って複雑に変化さ
せたりして、試験することにより、メモリに潜在してい
る故障個所を発見することができる。
For example, the power supply voltage is set to +5% and -5% of the specified voltage, and several types of specific information patterns are tested by reading/writing them, and the addresses are not simply ascending or descending order, but are tested in a specific order. By testing by making complex changes according to a promise, it is possible to discover potential faults in the memory.

本発明は、試験・診断時にキーメモリを利用して、この
ような精度の高い試験・診断を行う記憶装置制御方式を
提供しようとするものである。
The present invention aims to provide a storage device control method that utilizes a key memory during testing and diagnosis to perform such highly accurate testing and diagnosis.

[問題点を解決するための手段] 第1図は本発明の記憶装置制御方式の原理ブロック図を
示す。
[Means for Solving the Problems] FIG. 1 shows a block diagram of the principle of the storage device control system of the present invention.

第1図において、lは記憶装置であり、10は主記憶で
あり、11はキーメモリである。
In FIG. 1, 1 is a storage device, 10 is a main memory, and 11 is a key memory.

キーメモ1月1は、通常主記憶の記憶空間のページ(2
乃至4にバイト)1社位に3ビット程度の記4、α保護
情報を記憶する。従って、例えば主記憶IOの記憶空間
を1Mバイトとし、ページを2にバイトとすると、キー
メモリ11の容量は1.5にビットとなっている。
Key memo January 1 is usually a page (2) in the main memory storage space.
(4 bytes) Stores about 3 bits of α protection information per company. Therefore, for example, if the storage space of the main memory IO is 1 Mbyte and the page is 2 bytes, the capacity of the key memory 11 is 1.5 bits.

2はマイクロプログラム格納手段として働く保守診断装
置であって、近年の電子計算機システムの多くが備えて
いるザービスプロセッサがこれに相当する。
Reference numeral 2 denotes a maintenance/diagnosis device that functions as a microprogram storage means, and corresponds to the service processor included in many recent electronic computer systems.

記憶装置の保守診断時には、この保守診断装置2が、フ
ァイルメモリから保守・診断用マイクロプログラムを取
り出して、キーメモリ11へ格納させる。
At the time of maintenance/diagnosis of the storage device, the maintenance/diagnosis device 2 takes out the maintenance/diagnosis microprogram from the file memory and stores it in the key memory 11.

12は自己試験・診断回路であって、主記憶への試験用
書込信号を発生し、読出信号をチェックする。
Reference numeral 12 denotes a self-test/diagnosis circuit which generates a test write signal to the main memory and checks a read signal.

13はマイクロプログラム制御手段であって、キーメモ
リ11に格納された保守診断用マイク【Jプログラムを
使用して自己試験・診断回路13を制御する。
Reference numeral 13 denotes a microprogram control means, which controls the self-test/diagnosis circuit 13 using a maintenance/diagnosis microphone [J program stored in the key memory 11].

14は記憶制御回路であって、主記憶への書込み、読出
しを制御すると共に、指定されたときはキーメモ1月1
を使用して記憶保護のためのアクセス管理を行う。
Reference numeral 14 is a memory control circuit which controls writing and reading from the main memory, and also writes key memo data when specified.
to manage access for storage protection.

2は記憶制御装置であって、中央処理装置およびチャネ
ル装置から記憶装置1へのアクセス要求を優先制御する
Reference numeral 2 denotes a storage control device that prioritizes and controls access requests to the storage device 1 from the central processing unit and channel devices.

[作用] 上記に説明のように、保守診断時にはキーメモリに試験
・診断用マイクロプログラムを格納させる。
[Operation] As explained above, during maintenance diagnosis, the test/diagnosis microprogram is stored in the key memory.

試験・診断用マイクロプログラムには、自己試験・診断
回路の試験アドレス・レジスタおよび書込データ・レジ
スタに対して+1、−1、シフト、およびビットの反転
等を行う機能を持たせる。
The test/diagnosis microprogram is provided with functions to perform +1, -1, shift, bit inversion, etc. on the test address register and write data register of the self-test/diagnosis circuit.

この試験・診断用マイクロプログラムを使用して種々の
試験パターンを発生して豊富なJX(験・診断を行うこ
とが可能となる。
Using this test/diagnosis microprogram, it is possible to generate various test patterns and perform a wide variety of JX tests/diagnoses.

〔実施例] 以下第2図および第3図に示す実施例により、本発明を
さらに具体的に説明する。
[Example] The present invention will be described in more detail below with reference to Examples shown in FIGS. 2 and 3.

第2図は、本発明のマイクロプログラム制御回路および
自己試験・診断回路の詳細を示す実施例ブロック図であ
る。
FIG. 2 is a block diagram of an embodiment showing details of the microprogram control circuit and self-test/diagnosis circuit of the present invention.

第2図において、10は主記憶であり、11はマイクロ
プログラム格納記憶部であって、キーメモリにマイクロ
プログラムを格納した状態である。
In FIG. 2, 10 is a main memory, and 11 is a microprogram storage unit, in which a microprogram is stored in a key memory.

13はマイクロプログラム・シーケンサであって、第1
図におけるマイクロプログラム制御部に相当する。
13 is a microprogram sequencer, the first
This corresponds to the microprogram control section in the figure.

14は記憶制御部であって、第1図と同一のものである
Reference numeral 14 denotes a storage control section, which is the same as that in FIG.

121〜127は自己試験・診断回路の主要構成要素で
ある。
121-127 are the main components of the self-test/diagnosis circuit.

第2図の系によって主記憶の保守診断を行う場合には、
次のような動作手順によって行われる。
When performing main memory maintenance diagnosis using the system shown in Figure 2,
This is done through the following operating steps:

(1)まず、記憶装置を記憶制御装置と論理的に切り離
し、保守診断装置からの制御が可能な状態とする。
(1) First, the storage device is logically separated from the storage control device so that it can be controlled by the maintenance/diagnosis device.

(2)保守診断装置から、キーメモリへ、記憶装置保守
・診断用マイクロプログラムを格納させる。
(2) Store the storage device maintenance/diagnosis microprogram from the maintenance/diagnosis device into the key memory.

(3)保守診断装置から、マイクロプログラム制御回路
(マイクロプログラム・シーケンサ)に起動を指示する
ことにより、自己試験・診断回路を起動させる。
(3) The self-test/diagnosis circuit is started by instructing the microprogram control circuit (microprogram sequencer) to start from the maintenance/diagnosis device.

(4)マイクロプログラム制御回路(マイクロプログラ
ム・シーケンサ) 13は、マイクロプログラム格納記
憶部(キーメモリ)11の指定アドレスから次に実行す
るマイクロプログラムを読み出し、マイクロプログラム
・レジスタ121に格納する。
(4) The microprogram control circuit (microprogram sequencer) 13 reads the next microprogram to be executed from the designated address of the microprogram storage unit (key memory) 11 and stores it in the microprogram register 121.

(5)マイクロプログラムは、テストアドレス発生回路
工22、テスト書込データ発生回路123、続出チェッ
クデータ発生回路124、およびテストコマンド発生回
路125を制御して、それぞれ記憶制御回路I4に送出
するアドレス、書込データ、コマンド、および続出チェ
ックデータを作成する。
(5) The microprogram controls the test address generation circuit 22, the test write data generation circuit 123, the continuous check data generation circuit 124, and the test command generation circuit 125 to send addresses to the storage control circuit I4, respectively; Create write data, commands, and continuous check data.

(6)比較回路127は、続出データレジスタ126の
続出データと、続出チェックデータ発生回路124の作
成したデータを比較し、結果をマイクロプログラム・シ
ーケンサ(制御回路)13へ送出する。
(6) The comparison circuit 127 compares the successive data in the successive data register 126 and the data generated by the successive check data generation circuit 124, and sends the result to the microprogram sequencer (control circuit) 13.

(7)マイクロプログラム制御回路(マイクロプログラ
ム・シーケンサ)13は、テストアドレス発生回路12
2、比較回路127その他のチェック回路からの信号と
、現在実行中のマイクロプログラムにより、次に実行す
べきマイクロプログラムの指定アドレスを決定する。
(7) The microprogram control circuit (microprogram sequencer) 13 is connected to the test address generation circuit 12.
2. The specified address of the microprogram to be executed next is determined based on signals from the comparison circuit 127 and other check circuits and the currently executing microprogram.

(8)以下、(4) 、(5) 、(6) 、(7)の
動作を、停止命令またはチェック回路からの信号により
動作を停止するまで実行する。
(8) The following operations (4), (5), (6), and (7) are executed until the operation is stopped by a stop command or a signal from the check circuit.

第3図は本発明の保守・診断用マイクロプログラムで用
いるマイクロ命令のフォーマント例を示す図である。
FIG. 3 is a diagram showing an example of the formant of microinstructions used in the maintenance/diagnosis microprogram of the present invention.

マイクロ命令は、■マイクロプログラム・シーケンサ制
御部、■オフセット、■テス(・アドレス制御部、■書
込データ制御部、■続出チェックデータ制御部、および
■コマンド制御部の6つのフィールドから成る。
The microinstruction consists of six fields: (1) microprogram sequencer control section, (2) offset, (2) address control section, (2) write data control section, (2) continuation check data control section, and (2) command control section.

各フィールドは、それぞれの機能種別を表現可能なビッ
ト数を持つものとする。
It is assumed that each field has a number of bits that can represent each function type.

し発明の効果] 以上説明のように本発明によれば、保守・診断時にキー
メモリを利用することによって、試験専用のメモリを持
つことなく、複雑な各種の試験パターンにより細密な試
験・診断を行うことが可能となり、その実用上の効果は
きわめて大きい。
[Effects of the Invention] As explained above, according to the present invention, by using the key memory during maintenance and diagnosis, detailed tests and diagnoses can be performed using various complex test patterns without having a memory dedicated to tests. It has become possible to do so, and its practical effects are extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の実施例のブロック図、第3図はマイク
ロ命令のフォーマット例を示す図である。 図面において、 ■は記憶装置、     2は保守診断装置、3 ハ記
tv制御1装置、  10ハ主記・[、α、11はキー
メモリ (マイクロプログラム格納記句部)、12は自
己試験・診断回路、 13はマイクロプログラム制御回路(マイクロプログラ
ム・シーケンサ)、 14は記憶制御回路、 121はマイクロプログラム・レジスタ、122はテス
トアドレス発生回路、 123はテスト書込データ発生回路、 124は続出チェックデータ発生回路、125はテスト
コマンド発生回路、 126は続出データレジスタ、 127は比較回路、 をそれぞれ示す。 紀fl!Ill               /”1
本発明の原理ブロック図 第1図
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a diagram showing an example of the format of a microinstruction. In the drawings, ■ is a storage device, 2 is a maintenance diagnostic device, 3 is a TV control device, 10 is a main note/[, α, 11 is a key memory (microprogram storage section), 12 is a self-test/diagnosis 13 is a microprogram control circuit (microprogram sequencer), 14 is a storage control circuit, 121 is a microprogram register, 122 is a test address generation circuit, 123 is a test write data generation circuit, and 124 is a continuous check data generation circuit. 125 is a test command generation circuit, 126 is a successive data register, and 127 is a comparison circuit. Ki fl! Ill/”1
Figure 1: Block diagram of the principle of the present invention

Claims (1)

【特許請求の範囲】 記憶空間の一定の区画を単位としてアクセス制御情報及
び該アクセス情報の有効性を示す情報を格納する記憶保
護記憶を備えた記憶装置において、記憶装置の保守診断
時に、前記記憶保護記憶に主記憶の保守診断用マイクロ
プログラムを格納させる手段と、 主記憶への試験用書込信号を発生し、読出信号をチェッ
クする自己試験・診断回路と、前記記憶保護記憶に格納
された保守診断用マイクロプログラムを使用して前記自
己試験・診断回路を制御するマイクロプログラム制御手
段とを備え、主記憶の試験・診断を行うよう構成したこ
とを特徴とする記憶装置制御方式。
[Scope of Claims] In a storage device equipped with a protected memory that stores access control information and information indicating the validity of the access information in units of a certain partition of a storage space, when the storage device is maintained and diagnosed, means for storing a microprogram for maintenance diagnosis of the main memory in the protected memory; a self-test/diagnosis circuit for generating a test write signal to the main memory and checking a read signal; 1. A storage device control system comprising: microprogram control means for controlling the self-test/diagnosis circuit using a maintenance/diagnosis microprogram, and configured to test/diagnose main memory.
JP60258217A 1985-11-18 1985-11-18 Control system for memory device Pending JPS62117048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60258217A JPS62117048A (en) 1985-11-18 1985-11-18 Control system for memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60258217A JPS62117048A (en) 1985-11-18 1985-11-18 Control system for memory device

Publications (1)

Publication Number Publication Date
JPS62117048A true JPS62117048A (en) 1987-05-28

Family

ID=17317140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60258217A Pending JPS62117048A (en) 1985-11-18 1985-11-18 Control system for memory device

Country Status (1)

Country Link
JP (1) JPS62117048A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124738A (en) * 1983-12-09 1985-07-03 Nec Corp Initial setting and diagnostic controlling system of information processing unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124738A (en) * 1983-12-09 1985-07-03 Nec Corp Initial setting and diagnostic controlling system of information processing unit

Similar Documents

Publication Publication Date Title
JPS613400A (en) Method and apparatus for testing high-density on chip
JP3871384B2 (en) Defect analysis memory for semiconductor memory test equipment
KR940001146B1 (en) System for checking comparision check function of information processing apparatus
US7617428B2 (en) Circuits and associated methods for improved debug and test of an application integrated circuit
CN1331064C (en) Bus control system
JPS62117048A (en) Control system for memory device
US6032281A (en) Test pattern generator for memories having a block write function
JP3202696B2 (en) Signal processing device
JPS626498A (en) Memory appreciating device
JP3348947B2 (en) System diagnosis method
SU1376121A2 (en) Device for recording and checking programmed read-only memory
JPH0238879A (en) Logical circuit
RU1807525C (en) Device for main storage diagnostics
SU601762A1 (en) Device for testing quick-action semiconductor stores
JPH0266668A (en) Data tracing method for multi-processor bus
JPH0997194A (en) Data acquisition device for fail memory
JP3125950B2 (en) Application specific integrated circuits
KR19990058871A (en) How to Find Broken Address Lines in Enbit Memory Using Software
JPH0294100A (en) Memory ic testing device
JPH0474254A (en) Microprocessor diagnostic system
JPS59191656A (en) Memory ic simulator
JPH04320527A (en) Central arithmetic processing unit
JPH0668539B2 (en) Semiconductor memory test equipment
JPS62166449A (en) History storage device for logical unit
JPS62145174A (en) Digital pattern generation device