JPH0766346B2 - Event recording method - Google Patents
Event recording methodInfo
- Publication number
- JPH0766346B2 JPH0766346B2 JP60076442A JP7644285A JPH0766346B2 JP H0766346 B2 JPH0766346 B2 JP H0766346B2 JP 60076442 A JP60076442 A JP 60076442A JP 7644285 A JP7644285 A JP 7644285A JP H0766346 B2 JPH0766346 B2 JP H0766346B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- event
- register
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子計算機の入出力制御に係わる装置の事象
記録を行う方式に関する。Description: FIELD OF THE INVENTION The present invention relates to a system for recording events of a device relating to input / output control of a computer.
従来、装置の正常動作についての事象記録あるいは異常
動作についての事象記録方式については知られている。
たとえば特開昭58−112147号公報にはこの分野に関する
技術が開示されている。しかし、複数の装置が上位装置
の１つの事象記録領域を共有している場合に、異常が検
出された装置あるいは特定の装置のみをとり出して事象
記録を行う方式については知られていない。Conventionally, an event recording method for a normal operation of an apparatus or an event recording method for an abnormal operation is known.
For example, Japanese Patent Application Laid-Open No. 58-112147 discloses a technique related to this field. However, when a plurality of devices share one event recording area of the host device, there is no known method for taking out only the device in which the abnormality is detected or a specific device and recording the event.
本発明の目的は、複数の装置が上位装置の１つの事象記
録領域を共有している場合に、特定の装置を指定可能と
し、更に、特定の事象発生源を指定可能として効率良く
事象記録を行なえる事象記録方式を提供することにあ
る。An object of the present invention is to enable a specific device to be designated when a plurality of devices share a single event recording area of a higher-level device, and further to be able to specify a specific event generation source for efficient event recording. It is to provide a recordable event recording method.
本発明は、入出力装置に対するデータの授受を司る複数
の入出力部と、各入出力部内の事象発生源の信号を記憶
する記憶部とを有する入出力処理装置の事象記録方式に
おいて、複数の入出力部のうちの特定の入出力部を任意
に指定可能な入出力部指定手段と、各入出力部内の複数
の事象発生源のうちの特定の事象発生源を任意に指定可
能な事象指定手段と、事象発生源の信号を取り込む為の
タイミング条件を指定するタイミング指定手段と、タイ
ミング条件に基づいてトリガ信号を発生する信号発生手
段と、トリガ信号に応じて、入出力部指定手段によって
指定された入出力部内の、事象指定手段によって指定さ
れた事象発生源の信号を取り込み、取り込んだ信号を記
憶部に格納する信号格納手段とを有するものである。The present invention relates to an event recording method for an input / output processing device having a plurality of input / output units for transmitting / receiving data to / from the input / output device and a storage unit for storing a signal of an event generation source in each input / output unit An input / output section designating unit capable of arbitrarily designating a specific input / output section of the input / output section, and an event specification capable of arbitrarily designating a specific event generation source of a plurality of event generation sources in each input / output section Means, a timing designating means for designating a timing condition for capturing a signal of an event generation source, a signal generating means for generating a trigger signal based on the timing condition, and an input / output section designating means according to the trigger signal. In the input / output unit, a signal storage unit that captures a signal of an event generation source designated by the event designating unit and stores the captured signal in a storage unit is provided.
以下、本発明の一実施例について図面を用いて説明す
る。An embodiment of the present invention will be described below with reference to the drawings.
第１図は、チャネルコントローラ（CHC）１、その下位
のチャネル（CH）２およびその下位の入出力装置（I/
）30から成る構成を示すものであり、特にチャネル２
内の構成を示すブロック図である。制御記憶（CS）４は
このチャネル２全体の制御を行う制御記憶装置、レジス
タ14は、この制御記憶４のアドレス（CSAR）を与えるレ
ジスタ、データバッファ８はI/30とチャネル２との間
で授受するデータを一時記憶するバッファである。信号
線９はI/30に対してバスアウト信号（出力データ信
号）が出力される信号線、信号線10はI/30からバスイ
ン信号（入力データ信号）が入力される信号線である。
レジスタ６はアウトタグ信号（出力制御信号）をラッチ
するレジスタ、レジスタ７はインタグ信号（入力制御信
号）をラッチするレジスタである。信号線23はI/30に
対してアウトタグ信号が出力される信号線、信号線24は
I/30からインタグ信号が入力される信号線である。レ
ジスタ５は上記以外にチャネル２の制御を行うために使
われるレジスタである。以上の構成要素は、チャネル２
内に通常具備されている機構である。FIG. 1 shows a channel controller (CHC) 1, its lower channel (CH) 2, and its lower input / output device (I /
) 30 is shown, especially channel 2
It is a block diagram which shows the structure inside. The control memory (CS) 4 is a control memory device that controls the entire channel 2, the register 14 is a register that gives the address (CSAR) of the control memory 4, and the data buffer 8 is between the I / 30 and the channel 2. It is a buffer that temporarily stores data to be sent and received. The signal line 9 is a signal line for outputting a bus-out signal (output data signal) to the I / 30, and the signal line 10 is a signal line for receiving a bus-in signal (input data signal) from the I / 30.
The register 6 is a register that latches an out tag signal (output control signal), and the register 7 is a register that latches an in tag signal (input control signal). The signal line 23 is a signal line for outputting an out tag signal to the I / 30, and the signal line 24 is
It is a signal line to which the in-tag signal is input from the I / 30. The register 5 is a register used for controlling the channel 2 other than the above. The above components are channel 2
It is a mechanism that is usually equipped inside.
第１図において本発明のために加えた機構は、レジスタ
３、回路12およびセレクタ11である。レジスタ３は、本
発明の事象記録を行うに当り、その制御をするための情
報（制御語とよばれる）を与えるためのレジスタであ
り、SVP13より制御信号線31を通して設定される。The mechanisms added for the present invention in FIG. 1 are a register 3, a circuit 12 and a selector 11. The register 3 is a register for giving information (called a control word) for controlling the event recording of the present invention, and is set by the SVP 13 through the control signal line 31.
本例では制御語は６ビットで与えられ、その下４ビット
はこの４ビットの組合せによって記録する事象を２つ指
定する。表１はこの４ビットの組合せの各々に対応する
事象を示す。たとえば（1001）２の組合せは、レジスタ
６の内容とレジスタ５の内容を記録することを指定す
る。制御語の上２ビットは、事象記録を行うタイミング
条件を指定する。表２はこの２ビットの組合せの各々に
対するタイミング条件を示す。In this example, the control word is given by 6 bits, and the lower 4 bits specify two events to be recorded by the combination of these 4 bits. Table 1 shows the events corresponding to each of these 4-bit combinations. For example, the combination of (1001) 2 specifies that the contents of register 6 and the contents of register 5 are recorded. The first 2 bits of the control word specify the timing condition for event recording. Table 2 shows the timing requirements for each of these 2-bit combinations.
「マシンサイクル同期」はチャネル２のマシンサイクル
に同期して事象記録を行うことを示す。「タグ変化時」
は主としてチャネル２とI/30との間のI/インタフェ
ースの信号線に対して使用されるもので、レジスタの内
容が変化したときのみ事象記録を行うことを示す。たと
えば、レジスタ14（CSAR）、レジスタ５（REG）等はチ
ャネル２のマシンサイクルに同期して更新されるので、
これらの事象記録を行うには、制御語の上２ビットとし
て（00）２または（11）２を選択すればよい。一方、信
号線9,10,23,24上の信号は、チャネル２のマシンサイク
ルに対して数十〜数百倍の時間をおいて変化するので、
これら信号線に関する事象記録を行うには制御語の上２
ビットとして（10）２または（01）２を選択すれば、事
象記録を残す記憶領域の量が少なくて済み、効率がよ
い。 “Machine cycle synchronization” indicates that event recording is performed in synchronization with the channel 2 machine cycle. "When tag changes"
Is mainly used for the signal line of the I / interface between the channel 2 and the I / 30, and indicates that the event recording is performed only when the contents of the register change. For example, register 14 (CSAR), register 5 (REG), etc. are updated in synchronization with the channel 2 machine cycle.
In order to record these events, (00) 2 or (11) 2 may be selected as the upper 2 bits of the control word. On the other hand, the signals on the signal lines 9, 10, 23, and 24 change after several tens to several hundred times the machine cycle of channel 2,
To record events related to these signal lines
If (10) 2 or (01) 2 is selected as the bit, the amount of storage area for recording the event record can be small, which is efficient.
なお、（01）２の場合にはCH2がブロックマルチプレク
サチャネルであるとき、データ転送中は「タグ変化時」
に、それ以外のケースではすべてマシンサイクルに同期
してトレースされる。In the case of (01) 2 , when CH2 is a block multiplexer channel, "when tag changes" during data transfer.
In all other cases, the trace is synchronized with the machine cycle.
回路12はレジスタ３内の制御語の上２ビットをデコード
し、またチャネル２のマシンサイクルおよびレジスタ６
およびレジスタ７の内容を入力して、事象記録を行うタ
イミングを与えるトリガ信号を発生する回路である。信
号線16は回路12が発生するトリガ信号をチャネルコント
ローラ１に供給する信号線である。セレクタ11はレジス
タ３内の制御語の下４ビットによって各々の事象発生源
から２つの事象発生源の信号を選択する選択器である。
信号線17は選択された２つの事象の信号をチャネルコン
トローラ１に送る信号線である。Circuit 12 decodes the upper two bits of the control word in register 3 and also uses the channel 2 machine cycle and register 6
It is a circuit for inputting the contents of the register 7 and a trigger signal for giving a timing for recording an event. The signal line 16 is a signal line for supplying the trigger signal generated by the circuit 12 to the channel controller 1. The selector 11 is a selector that selects the signal of two event sources from each event source by the lower 4 bits of the control word in the register 3.
The signal line 17 is a signal line for sending signals of two selected events to the channel controller 1.
第２図は、チャネルコントローラ１内の構成を示すブロ
ック図である。マイクロプロセッサ20はチャネルコント
ローラ１全体を制御するプロセッサである。レジスタ21
は事象記録を行うチャネルが指定されるレジスタであ
り、３ビットの情報を保持する。エンコーダ33はこの情
報をエンコードする回路である。この３ビットをエンコ
ードした値はチャネル番号０からチャネル番号７までの
チャネルに対応する。サービスプロセッサ13はこのチャ
ネルコントローラ１に接続され、チャネル系の診断を行
う診断装置である。レジスタ21のチャネル指定はサービ
スプロセッサ13から人手を介して行うこともでき、また
マイクロプロセッサ20から行うこともできる。オア回路
22は、サービスプロセッサ13またはマイクロプロセッサ
20からのチャネル指定のいずれをも許すオア回路であ
る。レジスタ15はエンコーダ33の出力であるエンコード
値に対応して８個であり、レジスタ21の値をエンコード
することにより得られるチャネルを選択する信号線32と
信号線16から送られるトリガ信号によってイネーブルと
され、信号線17を介して送られる事象の信号をラッチす
る。記憶装置19はレジスタ15の内容が信号線18を介して
格納される記憶装置である。FIG. 2 is a block diagram showing a configuration inside the channel controller 1. The microprocessor 20 is a processor that controls the entire channel controller 1. Register 21
Is a register in which a channel for event recording is designated and holds 3-bit information. The encoder 33 is a circuit that encodes this information. The value obtained by encoding these 3 bits corresponds to the channels from channel number 0 to channel number 7. The service processor 13 is a diagnostic device that is connected to the channel controller 1 and diagnoses the channel system. The channel designation of the register 21 can be performed manually by the service processor 13 or by the microprocessor 20. OR circuit
22 is a service processor 13 or a microprocessor
This is an OR circuit that allows any of the channel designations from 20. There are eight registers 15 corresponding to the encoded values output from the encoder 33, and the registers 15 are enabled by the trigger signal sent from the signal line 32 and the signal line 16 for selecting the channel obtained by encoding the value of the register 21. And latches the event signal sent via signal line 17. The storage device 19 is a storage device in which the contents of the register 15 are stored via the signal line 18.
以下、本実施例の動作について説明する。サービスプロ
セッサ13またはマイクロプロセッサ20から事象記録を行
うチャネルが指定されると、レジスタ21はそのエンコー
ド値が対応するチャネルを選択するように設定される。
また、サービスプロセッサ13から信号線31を介してレジ
スタ３内に制御語が設定される。レジスタ３内の制御語
の下位４ビットによって事象記録を行う事象が選択され
セレクタ11によって該当する２つの事象の信号が選択さ
れ、信号線17を介して出力される。The operation of this embodiment will be described below. When the channel for event recording is designated by the service processor 13 or the microprocessor 20, the register 21 is set to select the channel corresponding to the encoded value.
Further, a control word is set in the register 3 from the service processor 13 via the signal line 31. The lower 4 bits of the control word in the register 3 selects the event for which event recording is to be performed, the selector 11 selects the signals of the corresponding two events, and the signals are output via the signal line 17.
一方、レジスタ３内の制御語の上位２ビットによってト
リガ発生条件が選択され、回路12によって該当するタイ
ミングでトリガ信号が発生され、その信号は信号線16を
介して出力される。レジスタ21の値をエンコードするこ
とにより得られ信号線32を介して送られるチャネル選択
信号と信号線16を介して送られるトリガ信号によって該
チャネルに対応するレジスタ15がイネーブルとされ、信
号線17を介して送られた事象の信号がそのレジスタ15に
ラッチされた後、信号線18を介して記憶装置19の事象記
録領域に格納される。この事象記録領域はラップアラウ
ンド方式で遂次記録され、障害調査に必要充分な記録領
域を有している。On the other hand, the trigger generation condition is selected by the upper 2 bits of the control word in the register 3, the trigger signal is generated by the circuit 12 at a corresponding timing, and the signal is output through the signal line 16. The register 15 corresponding to the channel is enabled by the channel selection signal sent through the signal line 32 and the trigger signal sent through the signal line 16 obtained by encoding the value of the register 21, and the signal line 17 is turned on. The event signal sent via the register 15 is latched in the register 15 and then stored in the event recording area of the storage device 19 via the signal line 18. This event recording area is successively recorded by the wraparound method, and has a recording area sufficient for failure investigation.
以上述べた通りであり、本実施例によればチャネルに障
害が発生したとき、事象記録するチャネルを選択するレ
ジスタおよび障害チャネルの事象記録データを調べるこ
とにより、障害の発生したチャネルの番号および障害発
生前後の該チャネルの動作を知ることができ、障害の解
析に役立てることができる。また記録データは、アウト
タグ信号とバスアウト信号のように互いに関連の深いデ
ータが対になっているので、障害の解析が容易になって
いる。As described above, according to the present embodiment, when a failure occurs in a channel, the number of the failure channel and the failure are checked by checking the register for selecting the channel for event recording and the event record data of the failure channel. It is possible to know the operation of the channel before and after the occurrence, which can be useful for failure analysis. In addition, since the recorded data is a pair of closely related data such as an out tag signal and a bus out signal, it is easy to analyze a failure.
本発明によれば、特定の装置及び特定の事象発生源が指
定可能であり、この特定の装置における特定の事象発生
源についてのみ事象記録を行なえるので、効率良く、且
つ、障害装置の動作解析が容易な事象記録を行なうこと
ができる。According to the present invention, a specific device and a specific event source can be designated, and event recording can be performed only for the specific event source in this specific device, so that the operation analysis of the faulty device can be performed efficiently and efficiently. Can easily record events.
第１図は本発明の一実施例であるチャネルの構成を示す
ブロック図、第２図は一実施例であるチャネルの上位装
置のブロック図である。 １……チャネルコントローラ ２……チャネル、３……レジスタ 11……セレクタ、12……回路 19……記憶装置、21……レジスタFIG. 1 is a block diagram showing a configuration of a channel which is an embodiment of the present invention, and FIG. 2 is a block diagram of a host device of the channel which is an embodiment. 1 ... Channel controller 2 ... Channel, 3 ... Register 11 ... Selector, 12 ... Circuit 19 ... Storage device, 21 ... Register
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−155462（ＪＰ，Ａ) 特開 昭58−115560（ＪＰ，Ａ) 特開 昭57−189229（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-58-155462 (JP, A) JP-A-58-115560 (JP, A) JP-A-57-189229 (JP, A)
Claims (1)
数の入出力部と、各入出力部内の事象発生源の信号を記
憶する記憶部とを有する入出力処理装置の事象記録方式
において、 前記複数の入出力部のうち特定の入出力部を任意に指定
可能な入出力部指定手段と、前記各入出力部内の複数の
事象発生源のうち特定の事象発生源を任意に指定可能な
事象指定手段と、事象発生源の信号を取り込む為のタイ
ミング条件を指定するタイミング指定手段と、前記タイ
ミング条件に基づいてトリガ信号を発生する信号発生手
段と、前記トリガ信号に応じて、前記入出力部指定手段
により指定された入出力部内における前記事象指定手段
により指定された事象発生源の信号を取り込み、前記信
号を前記記憶部に格納する信号格納手段とを有すること
を特徴とする事象記録方式。1. An event recording method for an input / output processing device, comprising: a plurality of input / output units for transmitting / receiving data to / from the input / output device; and a storage unit for storing a signal of an event generation source in each input / output unit. Input / output unit designating means capable of arbitrarily designating a specific input / output unit among a plurality of input / output units, and an event capable of arbitrarily designating a specific event generation source among a plurality of event generation sources in each of the input / output units Designating means, timing designating means for designating a timing condition for capturing a signal of an event generation source, signal generating means for generating a trigger signal based on the timing condition, and the input / output unit according to the trigger signal A signal storing means for taking in the signal of the event source designated by the event designating means in the input / output section designated by the designating means and storing the signal in the storage section. Event recording method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60076442A JPH0766346B2 (en) | 1985-04-12 | 1985-04-12 | Event recording method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60076442A JPH0766346B2 (en) | 1985-04-12 | 1985-04-12 | Event recording method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61235956A JPS61235956A (en) | 1986-10-21 |
| JPH0766346B2 true JPH0766346B2 (en) | 1995-07-19 |
Family
ID=13605265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60076442A Expired - Lifetime JPH0766346B2 (en) | 1985-04-12 | 1985-04-12 | Event recording method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766346B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113649A (en) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | Controller |
| US5297277A (en) * | 1990-08-31 | 1994-03-22 | International Business Machines Corporation | Apparatus for monitoring data transfers of an oemi channel interface |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155462A (en) * | 1982-03-10 | 1983-09-16 | Nec Corp | State monitoring device |
| JPS5935259A (en) * | 1982-08-24 | 1984-02-25 | Nippon Telegr & Teleph Corp <Ntt> | Microprocessor analyzer |
-
1985
- 1985-04-12 JP JP60076442A patent/JPH0766346B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61235956A (en) | 1986-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648382B2 (en) | ||
| US4835675A (en) | Memory unit for data tracing | |
| KR950033824A (en) | Method and apparatus for automatically scrubbing ECC errors in memory by hardware | |
| JPH0561822A (en) | Data event recording device and monitor device of oemi channel activity | |
| US4959772A (en) | System for monitoring and capturing bus data in a computer | |
| US4897840A (en) | Method and apparatus for controlling the error correction within a data transmission controller given data read from moving peripheral storages, particularly disk storages, of a data processing system | |
| US3911402A (en) | Diagnostic circuit for data processing system | |
| US4698754A (en) | Error detection of scan-out in a diagnostic circuit of a computer | |
| EP0147055B1 (en) | A data disc system for a computed tomography x-ray scanner | |
| US5404504A (en) | Trace tool for serial, optical interface | |
| JPH0766346B2 (en) | Event recording method | |
| JPS6321932B2 (en) | ||
| JPH1145213A (en) | Method and circuit for monitoring fifo memory | |
| JPS6148186B2 (en) | ||
| JP2001060177A (en) | Data streamer | |
| JPH079636B2 (en) | Bus diagnostic device | |
| SU1312591A1 (en) | Interface for linking electronic computer with peripheral unit | |
| JPH0573437A (en) | Memory parity circuit | |
| JP2890426B2 (en) | Information processing device | |
| JPH0546498A (en) | Analysing device for transmission data | |
| JPH03142536A (en) | Diagnostic system for storage | |
| JPH04275654A (en) | Storage part diagnostic system for information processor | |
| JPS63229559A (en) | Logging device for shared memory | |
| JPH0388047A (en) | Device for collecting log information | |
| JPH0588929A (en) | Picture processor |