JPS62136927A - エコ−キヤンセラ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエコーキャンセラ装置、更に詳しく言えば、４
線式受信線と４線式送信線と２線式双方向線路を有する
２線４線変換回路において、４線式送信線路から２線式
メ方向線路に送出すべき信号が、ハイブリッド回路のイ
ンピーダンス不整合により、４線式受信線路にエコーと
して漏れ込む成分を除去するための装置、特に４線式受
信線路に加えられる信号が、正負対称の波形であるとき
。

４線式受信線路の信号を入力とし、上記エコーのレプリ
カを作るフィルタの構成に係る。

〔従来の技術〕

上記エコーキャンセラ装置として、上記フィルタの構成
は、４線式送信線路の入力パルスの基本周期に等しい遅
延時間の遅延素子を複数個直列に接続し、その各遅延素
子の出力にエコー信号から抽出される係数を乗じ、その
各素子の加算信号をフィルタ出力でかつエコーのレプリ
カとして出力し、これをＤ／Ａ変換し、エコー信号の差
分を求め、その差分をＡ／Ｄ上記係数の制御信号とする
構成のものが知られている（％開昭５８−２３９２８号
公報）。

〔発明が解決しようとする問題点〕

上述の如きエコーキャンセラ装［ｔＫおけるエコーのレ
プリカを作るフィルタは、係数を作るための回路は各遅
延素子の出力をアドレスとして、メモリから係数を読み
出す構成となる。そのため、エコーのインパルス応答が
長時間にわたる場合、遅延素子の数が多くなφ、従って
メモリのアドレスビット数が多くな妙、メモリの容量も
アドレスピット数の増加に従って、著しく増大するため
、装置が大きくなり、コストも高くなる。

〔問題点を解決するための手段〕

本発明は、２線・４線変換回路を介して伝送される伝送
データ信号がバイフェーズ符号の如く正負の極性が対称
なデータ信号である場合、フィルタ回路のタップ数を少
なく、かつ、メモリ容量を少なくするため、伝送符号の
波形対称性により、正負の対称な波形の信号について同
一の書き換え可能なメモリのアドレスとなるように構成
した。

〔作用〕

伝送データ符号は、＠１”、＠Ｏ”のバイナリ信号を組
合せた時系列信号として構成される。２つの符号が互に
１の補数の関係にあるとき、その伝送符号をバイフェー
ズ符号に変換して２線・４線変換回路に加える場合、１
の補数関係にある２つの符号のバイフェーズ符号の波形
は極性で対称となり、そのため、バイナリ符号の１の補
数関係にある２つのバイナリ符号どうしのエコー量は同
一となる。伝送符号の極性符号であるＭＳＢビット以外
のビットで、タップ係数を記憶したメモリのアドレスを
指定し、読出された係数値を上記ＭＳＢビットにより、
係数値をそのまま出力するか、補数を選択するかを行な
わせることによって、アドレス数を１個、したがってメ
モリの容量を半減させることが出来るっ 〔実施例〕 第１図は本発明によるエコーキャンセラ装置の一実施例
の構成を示すブロック図である。

同図において、１は４線式送信線の入力端子で１の補数
表示形式の送信データの符号信号が加えられる。この符
号信号は送信部で伝送に適したバイフェーズ符号に変換
されハイブリッド回路１４を介して双方向２線式線路工
５に送出される。

一方２線式線路１５から受信された信号はハイブリッド
回路１４．低域濾波フィルタ１３．サンプルホールド回
路９を介して受信部４に加えられ４線式受信線の受信信
号として端子２よりバイナリ符号として取り出される。

上記２線・４線変換回路において、ハイブリッド回路１
４は理想的に実現することができずインピーダンスの不
整合が生ずる。そのため送信部３からの信号の一部はハ
イブリッド回路１４を介して４線式受信線路側に漏れ込
み、エコーの原因となる。

そのため、上記漏れ込みの信号と同一の信号（レプリカ
）をエコーの状態に応じて特性が変る適応フィルタ２０
で作り、その出力であるＤ／Ａ変換器７の出力を上記漏
れ込みの信号から差引くことによって、エコーを消去す
ることができる。

本発明は上記実施例のフィルタ２０の構成に特徴を有す
るものである。

このフィルタ２０は、端子１からの符号信号を入力信号
とし、上記符号信号の基本周期（Ｔ）に等しい遅延素子
を複数個の直列接続した回路５−１．５−２．５−３・
・・・・・５−５に加える。

上記複数個の直列接続した各遅延素子の入出力は複数器
１Ｇへ加えられる。この補数器、符号信号の最上位ビッ
ト（ＭＳＢ）が′１″か′０″′を識別し　ｔｔ　Ｏｓ
のときはＭＳＢビット以外のビットをそのまま出力し、
′″１＃のときは人力符号の補数に変換して出力する。

例えば入力符号が１１１００１のときは００１１０の出
力を発生する。

書き換え可能なメモリ（ＲＡＭ）は上記補数器１６の出
力をアドレスとし、そのアドレスに対応するフィルタ出
力信号を出力する。上記フィルタ出力信号はディジタル
信号であるので、この一部をＤ／Ａ変換器７によって、
アナログ信号に変換する。％に、上記符号信号のＭＳＢ
ビットの＠１Ｍ。

”Ｏ”の状態を識別し、＠１＃のときはＤ／Ａ変換器の
出力アナログ信号の極性を反対にする。

Ｄ／Ａ変換器７の出力、すなわちエコーのレプリカは加
算器８で上記エコーから差し引かれる。

加算器８の出力、すなわちエコーとエコーレプリカとの
誤差信号はサンプルホールド回路９．Ａ／Ｄ変換器１０
を経て、更にスケーリング回路１１でスケーリングされ
、ディジタル信号に変換されて加算器１２で、メモリ６
の出力と加算されて。

メモリに入力される。これによって上記アドレスに対応
するメモリの設定済の内容が書き換えられ最適化が行な
われる。

本実施例は説明の都合上、入力端子１から加えられる符
号をバイナリ符号とし、送信部３は上記バイナリ符号を
パイフェーズ符号に変換するもので、遅延素子５は６個
のタップを持つ場合について説明する。

ス 第１図はバイナリ符号とパイフェーズ符号の関係の一例
を示すもので、ＡｗＡとＢｌは１の補数関係を示す。図
から明らかな如く１の補数関係にある２つのパイプニー
ズ符号はその極性が対称になっている。このため、１の
補数関係にある２つのパイフェーズ符号のエコーの絶対
値は同一と考えて良い。

従って、第１図の実施例において、バイナリ符号のＭＳ
Ｂビット以外のビットが１の補数関係にある場合は同一
のアドレスにあるメモリ内の情報を読み出し、その極性
を反転すれば良く、アドレになる。

第３図は、本発明の他の実施例の特にフィルタ部の構成
を示す。第１図に示した実施例では、エコー波形がパイ
フェーズ符号の正負の極性において完全に対称である場
合に有効であるが、伝送線路やパイプリッドトランス等
の非線形要因で、極性に対するエコーレプリカの値が若
干具なる場合がある。本実施例はこのような伝送信号の
極性によってエコーが変動する場合に有効なものである
。

第３図において、第１図の場合と同一構成、同一機能の
所は同一の番号を付している。本実施例はメモリ６１の
構成に特徴を有し、アドレスは入力符号のＭＳＢも使用
されるが、メモリの情報である１４ビツトＢｏ・・・・
・・１３ｔｓのうち上位の７ビツ）Ｂ？〜ａＳＳは補数
器の出力のＡ４・・・Ａｏの５ピツトをアドレスとして
読み出される。下位の７ビツ）Ｂ（１・・・・・・Ｂ６
はアドレスＡｓにより切換り、アドレスＡｏ・・・人４
によってアクセスされる。

本実施例においてアドレスｋｍは入力符号のＭＯＢビッ
トそのままが出力されるものである。

又メモリ６１では、初期収束時に、上位７ビツトＢ１３
・・・Ｂ７及び下位７ビツ）Ｂｓ・・・Ｂｏの左右のブ
ロックを同時に、アドレスＡｏ−Ａ４でアクセスされた
メモリに書きなおしを行う。ある程度収束した後、アド
レスＡｓにより左右が選択され、完全に収束される。他
の部分の動作は、第１図の実施例と同じである。

〔発明の効果〕

本発明によれば、書き込み可能なメモリの量をかある。

また、対称波形により、同一メモリアドレスを２度アク
セスすることにより書き込み速度が倍になる。したがっ
て、収束速度は、従来の２倍にまで高速化可能となる。

高速化により、Ａ／Ｄコンバータを使用を必要としない
簡易な回路構成で十分実用に耐えつる装置となり、ハー
ドウェアの削減に効果を得られる。また若干の非対称性
に関しては、多少の回路の工夫で対策出来、精度上の問
題はない。

【図面の簡単な説明】

第１図は本発明によるエコーキャンセラ装置の一実施例
の構成図、第２図はバイナリ符号とパイフェーズ符号の
対応図、第３図は本発明によるエコーキャンセラに使用
されるフィルタの他の実施例の構成を示す。 １・・・入力端子、２・・・出力端子、３・・・送信部
、４・・・受信部、５−１．５−２．〜５−５・・・遅
延素子。 ６・・・書き換え可能なメモリ、７・・・Ｄ／Ａ変換器
。 ８・・・減算器、９・・・サンプルホールド、１０・・
・Ａ／Ｄ変換器、１１・・・スケーリング回路、１２・
・・加算器、１３・・・低域通過フィルタ、１４・・・
ハイブリッド回路、１５・・・２線伝送路、１６・・・
補数器、６１・・・書き換え可能なメモリ、７１・・・
Ｄ／Ａ変換器。

Claims (1)

1. 【特許請求の範囲】 １、４線式送信線と４線式受信線と２線式線路を結合す
   るハイブリッド回路と、上記４線式送信線からの上記４
   線式受信線への漏れ込み信号を除去するために上記４線
   式送信線と上記４線式受信線との間に設けられたフィル
   タ回路とからなるエコーキャンセラ装置において、 上記フィルタ回路は上記４線式送信線からの送出データ
   信号を受信し、上記送出データの基本周期の遅延時間を
   有する遅延素子を複数個直列接続した遅延回路と、上記
   遅延素子の出力を上記伝送データの符号の波形対称性に
   より対称波形について同一の書き換え可能なメモリのア
   ドレスにする手段と、上記メモリの出力を上記フィルタ
   の出力とする出力回路とを有してなることを特徴とする
   エコーキャンセラ装置。 ２、第１項記載のエコーキャンセラ装置において、上記
   出力回路は、極性変換器を有し、上記手段は上記伝送デ
   ータの符号のＭＳＢビットを識別し、上記ＭＳＢビット
   が１（又は０）のときはＭＳＢビット以外のビットを１
   の補数に変換する補数器を有し、上記１の補数に変換し
   たとき上記極性反転器が出力信号の極性を反転するよう
   に構成されたエコーキャンセラ装置。