JPS62135034A - 誤り監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送方式に用いられる符号誤り監視
方式に関する。特に、パリティチェック方式に関する。

〔概要〕

本発明は、偶奇検査により伝送誤りを検出する誤り監視
方式において、 所定の論理値を有するビットをリセットすることなく累
積計数し、その偶奇をフレームごとに検査し、誤り発生
時にこの計数値の偶奇を修正することにより、 フレームごとに計数値をリセットする手段を省くことが
できるようにしたものである。

〔従来の技術〕

フレーム同期により送信系と受信系の同期をとるディジ
タル伝送方式で、伝送路上の符号誤りを監視する。方式
として用いられる従来例パリティチェック方式は、制御
パルスなどで計数区間を区切り、その区切ごとにパリテ
ィカウンタの内容を初期状態にリセットしてチェックす
る方式になっていた。すなわち、１フレ一ム分のデータ
に含まれる値ｒｌＪの個数を計数し、奇数・偶数の判別
を行い、その結果をバリテイビ・ノドに挿入して伝送し
、符号誤りの検出を行っていた。

〔発明が解決しようとする問題点〕

このような従来例パリティチェック方式では、パリティ
計数区間を１フレームの長さに区切っているので、一つ
のフレームのパリティ計数を終えて次のフレームの計数
を始める際には、パリティ計数器を初期状態にリセット
する高速度の制御パルスが必要になる。このために、回
路規模の増大および消費電力の増加などを伴う欠点があ
る。この制御パルスを取り除き、連続計数型のパリティ
チェック方式とすればよいわけであるが、このためは、
初期状態の設定をどうするかという点、さらには、伝送
路上で誤りが発生した場合に、受信側のパルス計数器で
は再び誤りが発生するまで誤った計数結果が連続するの
で、正常な動作が行えなくなる点が問題となっていた。

本発明はこのような問題点を解決するもので、パリティ
計数器を初期状態にリセットする必要のない誤り監視方
式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、パリティビットを有するフレームに含まれる
ビットのうち所定の論理値を呈するビットの個数をフレ
ームごとに計数する第一計数手段と、この計数手段によ
る計数値が偶奇いずれか一方であるときに上記パリティ
ビットを所定の論理値に設定するパリティビット挿入手
段とを含む送信手段と、到来したフレームごとに上記所
定の論理値を呈するビットの個数を計数する第二計数手
段と、この計数手段による計数値の偶奇を検出する誤り
検出手段とを含む受信手段とを備えた誤り監視方式にお
いて、上記第一および第二計数手段は、計数値を継続し
て累積計数する構成であり、上記受信手段は、上記誤り
検出手段の出力に基づいて上記第二計数手段の計数値の
偶奇を反転させる修正手段を備えたことを特徴とする。

〔作用〕

パリティ計数区間を１フレームに限定せず、それ以前の
データも連続して計数しデータ中のたとえば「１」の個
数が奇数か偶数かの判別を行う。

また、受信側での初期設定および誤りの連続の問題を解
決するため、誤りを検出した際には、誤り出力を計数器
にフィードバックし、計数内容を修正させる。

〔実施例〕

以下、本発明実施例方式を図面に基づいて説明する。

第１図は送信側の構成を示し、従来例と異なるところは
、パリティ計数器１２はリセット機構を有しないことに
あり、また第２図および第３図は受信側の構成を示し、
パリティ計数器２２および３２もリセット機構を有せず
、第２図の構成では修正パルス挿入回路２５を設け、第
３図の構成では抑止中止信号発生回路３５を設けて、こ
れにより計数の誤りの自己復帰を可能にしていることに
ある。

次に、この実施例の動作を説明する。第４図はこの実施
例の動作状態を表わす。パリティ計数器１２はデータ中
の「１」の個数（奇数・偶数）を計数し続け、リセット
されない。したがって、パリティビットにはパリティ計
数器１２の出力の１フレーム毎の中間結果が挿入され伝
送される。受信側でもパリティ計数器２２および３２は
同様に動作し、伝送路中の「１」の個数が奇数か偶数か
を判定し、１フレームごとにその中間結果をパリティピ
ットの内容と比較することにより伝送中の誤りを検出す
る。

第２図の実施例では、誤りが検出されると修正パルス挿
入回路２５が動作し、パリティ計数器２２に「１」が１
個余分に送りこまれる。これにより計数結果の偶数・奇
数が逆転し、次のフレームからは正常なパリティチック
が可能になる。一方、第３図の実施例では、誤り検出時
に抑止中止信号がビット抑止回路２１に送出され、抑止
中止信号発生回路３５を１ビツトだけ中止してデータを
「０」から「１」に変更する。この結果、パリティ計数
器３２には「１」が１個だけ多く入ってくることになり
、計数結果は偶数と奇数が逆転し正常状態に復帰する。

なお、第１図の実施例では、初期状態の設定が行わなれ
ていない。したがって、パリティビットの偶数・奇数に
対する極性は不定であるが、受信、　側に自己復帰機能
があるので、送受信共に初期状態の設定は不要である。

ただし、送信側だけに初期状態の設定を行い極性を明ら
かにして、互換性などを得ることもできる。

〔発明の効果〕

本発明は以上説明したように、パリティ計数を連続して
行い受信側の計数器が誤り検出時の自己修正機能を有す
るので、計数器をリセットする制御パルスの発生回路が
不要になり、装置の小型化、消費電力の低減を可能にす
る効果がある。

【図面の簡単な説明】

第１図は本発明実施例方式の送信手段の構成を示すブロ
ック構成図。 第２図および第３図は本発明実施例方式の受信手段の構
成を示すブロック構成図。 第４図は本発明実施例方式の動作状態の説明図。 １）．２１．３１・・・ビット抑止回路、１２．２２．
３２・・・パリティ計数器、１３・・・パリティビット
挿入回路、２３．３３・・・パリティビット続出回路、
２４．３４・・・エラー検出回路、２５・・・修正パル
ス挿入回路、３５・・・抑止中止信号発生回路。 特許出願人　日本電気株式会社　− 代理人　　弁理士　井　出　直　孝１．　”送信側 第１図 受信側 第２図 受信側 第３図

Claims (1)

【特許請求の範囲】
1. （１）パリティビットを有するフレームに含まれるビッ
   トのうち所定の論理値を呈するビットの個数をフレーム
   ごとに計数する第一計数手段と、この計数手段による計
   数値が偶奇いずれか一方であるときに上記パリティビッ
   トを所定の論理値に設定するパリティビット挿入手段と を含む送信手段と、 到来したフレームごとに上記所定の論理値を呈するビッ
   トの個数を計数する第二計数手段と、この計数手段によ
   る計数値の偶奇を検出する誤り検出手段と を含む受信手段と を備えた誤り監視方式において、 上記第一および第二計数手段は、 計数値を継続して累積計数する構成であり、上記受信手
   段は、 上記誤り検出手段の出力に基づいて上記第二計数手段の
   計数値の偶奇を反転させる修正手段を備えたことを特徴
   とする誤り監視方式。