JPS62134997A - 多層セラミツク基板の製造方法 - Google Patents
多層セラミツク基板の製造方法Info
- Publication number
- JPS62134997A JPS62134997A JP27529485A JP27529485A JPS62134997A JP S62134997 A JPS62134997 A JP S62134997A JP 27529485 A JP27529485 A JP 27529485A JP 27529485 A JP27529485 A JP 27529485A JP S62134997 A JPS62134997 A JP S62134997A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- multilayer ceramic
- ceramic substrate
- manufacturing
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、セラミック生シートを多層に積み重ねて圧
着、焼成するタイプの多層セラミック基板の製造方法に
関する 〔従来の技術〕 第４図は、従来の多層セラミック基板の製造方法を説明
するための部分断面図である。多層セラミック基板を製
造するに際しては、従来は、所定のスルーホール（貫通
孔）２をパンチング済みの複数枚のセラミック生シート
１に電極３を例えばスルーホール印刷によってそれぞれ
付与した後、それを複数枚重ね合せて圧着、焼成する。
着、焼成するタイプの多層セラミック基板の製造方法に
関する 〔従来の技術〕 第４図は、従来の多層セラミック基板の製造方法を説明
するための部分断面図である。多層セラミック基板を製
造するに際しては、従来は、所定のスルーホール（貫通
孔）２をパンチング済みの複数枚のセラミック生シート
１に電極３を例えばスルーホール印刷によってそれぞれ
付与した後、それを複数枚重ね合せて圧着、焼成する。
上記のような従来の製法においては、セラミック生シー
ト１を重ね合わせる時にズレが生じて、例えば第５図に
示すように、スルーホール２の内壁が一様な面になりに
くいという問題がある。また、圧着によって例えば第６
図に示すようにスルーホール２の壁面が変形して、乾燥
状態での電極３はそれに伴い一部が剥離して他の電極と
の電気的接続不良を起こしたり、変形によってスルーホ
ール２への部品挿入に支障を来す等の問題もある。
ト１を重ね合わせる時にズレが生じて、例えば第５図に
示すように、スルーホール２の内壁が一様な面になりに
くいという問題がある。また、圧着によって例えば第６
図に示すようにスルーホール２の壁面が変形して、乾燥
状態での電極３はそれに伴い一部が剥離して他の電極と
の電気的接続不良を起こしたり、変形によってスルーホ
ール２への部品挿入に支障を来す等の問題もある。
そこでこの発明は、上記のような点を改善した多層セラ
ミック基板の製造方法を提供することを目的とする。
ミック基板の製造方法を提供することを目的とする。
この発明の多層セラミック基板の製造方法は、所定の電
極パターンが形成されたセラミック生シ−トを含む複数
枚のセラミック生シートを積み重ねて圧着した後、その
両主面間を貫通するスルーホールを形成し、そして当該
スルーホール部分に電極を付与した後全体を焼成して一
体化することを特徴とする。
極パターンが形成されたセラミック生シ−トを含む複数
枚のセラミック生シートを積み重ねて圧着した後、その
両主面間を貫通するスルーホールを形成し、そして当該
スルーホール部分に電極を付与した後全体を焼成して一
体化することを特徴とする。
第１図（Ａ）〜（Ｄ）は、この発明の一実施例に係る多
層セラミック基板の製造方法を説明するための部分断面
図である。これと第２図および第３図を参照しながら実
施例を説明する。
層セラミック基板の製造方法を説明するための部分断面
図である。これと第２図および第３図を参照しながら実
施例を説明する。
■まず、例えば所望のシート形状よりも−回り大きめの
セラミック生シート１０をパンチングする。その時必要
に応じて同時に、枠部１１に位置合せ用穴１２を数個、
および層間導通のためのピアホール（Ｖｉａ Ｈｏ１
ｅ ）に必要な穴１３を適当な数打ち抜く （第２図参
照）。
セラミック生シート１０をパンチングする。その時必要
に応じて同時に、枠部１１に位置合せ用穴１２を数個、
および層間導通のためのピアホール（Ｖｉａ Ｈｏ１
ｅ ）に必要な穴１３を適当な数打ち抜く （第２図参
照）。
■次に、上記のようなセラミック生シート１０の所定の
ものに所定の手段、例えばスクリーン印刷法等により所
定のパターンの電極１４を付与すると同時に、ピアホー
ル用穴１３の部分にも電極を付与する（第１図（Ａ）、
第２図参照）。
ものに所定の手段、例えばスクリーン印刷法等により所
定のパターンの電極１４を付与すると同時に、ピアホー
ル用穴１３の部分にも電極を付与する（第１図（Ａ）、
第２図参照）。
■次に、上記のようなセラミック生シート１０を所望の
複数枚用意し、それらを例えばその枠部１１に設けられ
た位置合せ用穴１２を利用して積み重ねて圧着する（第
１図（Ｂ）参照）。
複数枚用意し、それらを例えばその枠部１１に設けられ
た位置合せ用穴１２を利用して積み重ねて圧着する（第
１図（Ｂ）参照）。
０次に、上記のようにして圧着されたものから所望の形
状の基板１５を打ち抜くと同時に、その両主面間を貫通
するスルーホール１６を、更に必要に応じて部品搭載用
、金具取付用等の穴１７も打ち抜く （第１図（Ｃ）、
第３図参照）。
状の基板１５を打ち抜くと同時に、その両主面間を貫通
するスルーホール１６を、更に必要に応じて部品搭載用
、金具取付用等の穴１７も打ち抜く （第１図（Ｃ）、
第３図参照）。
この場合、当該スルーホール１６には種々のものが採り
得る。例えばスルーホール１６は、第１図（Ｃ）に示す
ような基板１５の両主面の電極１４間や、場合によって
は更にそれと基板１５内の電極１４との間の接続という
ような電気的接続を目的とするもの、あるいは部品搭載
を目的とするもの、あるいは両者の併用を目的とするも
の等でも良く、またその断面形状も必ずしも円形に限ら
ない。
得る。例えばスルーホール１６は、第１図（Ｃ）に示す
ような基板１５の両主面の電極１４間や、場合によって
は更にそれと基板１５内の電極１４との間の接続という
ような電気的接続を目的とするもの、あるいは部品搭載
を目的とするもの、あるいは両者の併用を目的とするも
の等でも良く、またその断面形状も必ずしも円形に限ら
ない。
０次に、上記のようにして得られた基板１５のスルーホ
ール１６の部分に所定の手段、例えばスルーホール印刷
等で所定の電極１８を付与する（第１図（Ｄ）参照）。
ール１６の部分に所定の手段、例えばスルーホール印刷
等で所定の電極１８を付与する（第１図（Ｄ）参照）。
■最後に、全体を焼成して一体化する。これによって所
望の多層セラミック基板が得られる。
望の多層セラミック基板が得られる。
上記のような製造方法においては、セラミック生シート
１０の圧着後にスルーホール１６を形成してそこに電極
１８を付与するようにしているため、当該スルーホール
１６の部分の従来のような変形は防止される。従って、
当該スルーホール１６の有効穴径が容易に保証されると
共に、当該スルーホール１６の部分の電極１８における
他の電極との電気的接続不良の発生も防止される。
１０の圧着後にスルーホール１６を形成してそこに電極
１８を付与するようにしているため、当該スルーホール
１６の部分の従来のような変形は防止される。従って、
当該スルーホール１６の有効穴径が容易に保証されると
共に、当該スルーホール１６の部分の電極１８における
他の電極との電気的接続不良の発生も防止される。
また、圧着前のセラミック生シート１０の穴数を低減す
ることができ、それによって圧着時の作業性が向上する
と共に、均一で十分な圧力をセラミツク生シート１０全
体にかけることができるようになる。
ることができ、それによって圧着時の作業性が向上する
と共に、均一で十分な圧力をセラミツク生シート１０全
体にかけることができるようになる。
更に、上記実施例のように位置合せ用穴１２を後に切り
取られる枠部１１に設けることにより、回路に不要な穴
を所望の基板１５の部分に設ける必要がなくなるので、
回路の集積度を向上させることもできる。
取られる枠部１１に設けることにより、回路に不要な穴
を所望の基板１５の部分に設ける必要がなくなるので、
回路の集積度を向上させることもできる。
以上のようにこの発明によれば、スルーホール部分の変
形が防止される。従って、当該スルーホールの有効穴径
が容易に保証されると共に、当該スルーホールの部分の
電極における電気的接続不良の発生も防止される。
形が防止される。従って、当該スルーホールの有効穴径
が容易に保証されると共に、当該スルーホールの部分の
電極における電気的接続不良の発生も防止される。
第１図（Ａ）〜（Ｄ）は、この発明の一実施例に係る多
層セラミック基板の製造方法を説明するための部分断面
図である。第２図は、製造過程におけるセラミック生シ
ートの一例を示す平面図である。第３図は、製造過程に
おける基板の一例を示す平面図である。第４図は、従来
の多層セラミック基板の製造方法を説明するための部分
断面図である。第５図および第６図は、それぞれ、従来
の製造方法によって得られた多層セラミ・ツク基板の例
を示す部分断面図である。
層セラミック基板の製造方法を説明するための部分断面
図である。第２図は、製造過程におけるセラミック生シ
ートの一例を示す平面図である。第３図は、製造過程に
おける基板の一例を示す平面図である。第４図は、従来
の多層セラミック基板の製造方法を説明するための部分
断面図である。第５図および第６図は、それぞれ、従来
の製造方法によって得られた多層セラミ・ツク基板の例
を示す部分断面図である。
Claims (1)
- （１）所定の電極パターンが形成されたセラミック生シ
ートを含む複数枚のセラミック生シートを積み重ねて圧
着した後、その両主面間を貫通するスルーホールを形成
し、そして当該スルーホール部分に電極を付与した後全
体を焼成して一体化することを特徴とする多層セラミッ
ク基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27529485A JPS62134997A (ja) | 1985-12-07 | 1985-12-07 | 多層セラミツク基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27529485A JPS62134997A (ja) | 1985-12-07 | 1985-12-07 | 多層セラミツク基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134997A true JPS62134997A (ja) | 1987-06-18 |
Family
ID=17553424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27529485A Pending JPS62134997A (ja) | 1985-12-07 | 1985-12-07 | 多層セラミツク基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134997A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498894A (ja) * | 1990-08-16 | 1992-03-31 | Nec Corp | セラミック多層配線基板の製造方法 |
-
1985
- 1985-12-07 JP JP27529485A patent/JPS62134997A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498894A (ja) * | 1990-08-16 | 1992-03-31 | Nec Corp | セラミック多層配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5435875A (en) | Method of manufacturing cavitied ceramic multilayer block | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPS62134997A (ja) | 多層セラミツク基板の製造方法 | |
| JPH09260187A (ja) | セラミック電子部品の製造方法 | |
| JPH0855727A (ja) | 積層型電子部品 | |
| KR100248196B1 (ko) | 적층 세라믹 부품의 제조방법 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3266986B2 (ja) | セラミック多層基板の製造方法 | |
| JP3423445B2 (ja) | 積層部品及びその製造方法 | |
| JP4352795B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP4275429B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPS62125692A (ja) | グリ−ンシ−トのｖｉａ充填法 | |
| JPH0722752A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0365676B2 (ja) | ||
| JP4872991B2 (ja) | 積層セラミック電子部品の製造方法および集合電子部品 | |
| JP2004103727A (ja) | 積層セラミック電子部品の製造方法および集合電子部品 | |
| JPH04243196A (ja) | セラミック多層配線基板の製造方法 | |
| JPH06310862A (ja) | キャビティ付セラミック多層回路基板 | |
| JPH0357297A (ja) | セラミック多層基板製造におけるグリーンシートの位置決め方法 | |
| JPH0828578B2 (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH01112797A (ja) | 多層印刷配線板の製造方法 | |
| JP2002280259A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH11260663A (ja) | 積層コンデンサ及び誘電体積層部品の製造方法 | |
| JPH10154875A (ja) | セラミック多層基板の製造方法 |