JPS6213280Y2 - - Google Patents
Info
- Publication number
- JPS6213280Y2 JPS6213280Y2 JP14112682U JP14112682U JPS6213280Y2 JP S6213280 Y2 JPS6213280 Y2 JP S6213280Y2 JP 14112682 U JP14112682 U JP 14112682U JP 14112682 U JP14112682 U JP 14112682U JP S6213280 Y2 JPS6213280 Y2 JP S6213280Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- hold
- sample
- drive amplifier
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000005070 sampling Methods 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
本考案はサンプルホールド回路に係り、さらに
詳しくはサンプル開始時における入力信号への追
従時間を早めることにより出力信号の歪率悪化を
防止する高速動作型サンプルホールド回路に関す
る。
詳しくはサンプル開始時における入力信号への追
従時間を早めることにより出力信号の歪率悪化を
防止する高速動作型サンプルホールド回路に関す
る。
アナログ信号をデジタル信号に変換する過程で
アナログ信号を時間的に離散化する標本化工程が
あり、この標本化を具体的に行う方法としてサン
プルホールド回路を用いる方法がある。ところで
デジタルオーデイオの分野では取扱うアナログ信
号の上限周波数がほぼ20KHzであることからサン
プリング周波数は例えば44KHzような高周波を用
い高速のサンプリングを行う。そのため、第１図
に示すような従来のサンプルホールド回路ではホ
ールドコンデンサＣの充電時定数により、出力信
号中に過渡歪みを生ずる。すなわち、第１図にお
いて、入力端子INに入力されたアナログ信号は
ドライブアンプ１、抵抗Ｒ、アナログスイツチ２
を介してホールドコンデンサＣに印加され、ホー
ルドコンデンサＣの端子電圧がバツフアアンプ３
を介して出力端子OUTに出力信号として現われ
る。アナログスイツチ２はサンプリング信号（例
えば周波数44KHz）でON−OFFし、ON状態（サ
ンプリング区間）で入力アナログ信号波形に基づ
いてホールドコンデンサを充放電し、OFF状態
（ホールド区間）ではサンプリング区間終了時の
ホールドコンデンサＣの端子電圧を保持する（こ
の時の出力電圧が標本値である）。この間の出力
信号波形は第２図ａ，ｂの実線で示すようにサン
プリング区間，，′，′で入力信号（点
線）波形に伴なつて変化し、ホールド区間，
′でサンプリング区間終了時の電圧レベルを保
持する波形を理想とする。ところが、ドライブア
ンプ１の動作速度には限界があるためサンプリン
グ区間でのコンデンサＣの充放電が入力信号波形
に追従して瞬時に行なわれず第２図ａ，ｂの点線
で示すような出力信号となり、実線との差で明ら
かなように標本値に誤差を生ずることとなり、歪
の原因となつていた。
アナログ信号を時間的に離散化する標本化工程が
あり、この標本化を具体的に行う方法としてサン
プルホールド回路を用いる方法がある。ところで
デジタルオーデイオの分野では取扱うアナログ信
号の上限周波数がほぼ20KHzであることからサン
プリング周波数は例えば44KHzような高周波を用
い高速のサンプリングを行う。そのため、第１図
に示すような従来のサンプルホールド回路ではホ
ールドコンデンサＣの充電時定数により、出力信
号中に過渡歪みを生ずる。すなわち、第１図にお
いて、入力端子INに入力されたアナログ信号は
ドライブアンプ１、抵抗Ｒ、アナログスイツチ２
を介してホールドコンデンサＣに印加され、ホー
ルドコンデンサＣの端子電圧がバツフアアンプ３
を介して出力端子OUTに出力信号として現われ
る。アナログスイツチ２はサンプリング信号（例
えば周波数44KHz）でON−OFFし、ON状態（サ
ンプリング区間）で入力アナログ信号波形に基づ
いてホールドコンデンサを充放電し、OFF状態
（ホールド区間）ではサンプリング区間終了時の
ホールドコンデンサＣの端子電圧を保持する（こ
の時の出力電圧が標本値である）。この間の出力
信号波形は第２図ａ，ｂの実線で示すようにサン
プリング区間，，′，′で入力信号（点
線）波形に伴なつて変化し、ホールド区間，
′でサンプリング区間終了時の電圧レベルを保
持する波形を理想とする。ところが、ドライブア
ンプ１の動作速度には限界があるためサンプリン
グ区間でのコンデンサＣの充放電が入力信号波形
に追従して瞬時に行なわれず第２図ａ，ｂの点線
で示すような出力信号となり、実線との差で明ら
かなように標本値に誤差を生ずることとなり、歪
の原因となつていた。
本考案は上述した欠点を解消するもので、その
特徴とするところは、入力されたアナログ信号を
増幅するドライブアンプとアナログスイツチとの
間に一端を接地した補助コンデンサを設け、ドラ
イブアンプと補助コンデンサとでホールドコンデ
ンサＣの充放電を制御することにより、ホールド
コンデンサＣの充放電をスピードアツプするよう
にしたサンプルホールド回路を提供するものであ
る。
特徴とするところは、入力されたアナログ信号を
増幅するドライブアンプとアナログスイツチとの
間に一端を接地した補助コンデンサを設け、ドラ
イブアンプと補助コンデンサとでホールドコンデ
ンサＣの充放電を制御することにより、ホールド
コンデンサＣの充放電をスピードアツプするよう
にしたサンプルホールド回路を提供するものであ
る。
以下本考案を図示の実施例に基づいて説明す
る。第３図は本考案のサンプルホールド回路を示
す回路図で、第１図と同じ構成には同じ符号を付
す。１はドライブアンプ、２はアナログスイツ
チ、３はバツフアアンプ、Ｒは抵抗、INはアナ
ログ信号を入力する入力端子、OUTは出力端子
である。Csは抵抗Ｒとアナログスイツチとの間
に一端が接続され、他端が接地された補助コンデ
ンサで、アナログスイツチ２のON時、すなわち
サンプリング区間において入力信号のレベルが増
加方向にある場合、アナログスイツチを介して放
電状態となり、この放電電流はホールドコンデン
サＣに充電され、又入力信号レベルが減少方向に
ある場合、ホールドコンデンサＣからの放電電流
の一部を吸収する。しかもコンデンサCsによる
この充放電はドライブアンプ１の動作とは無関係
になるため、コンデンサCsはホールドコンデン
サＣに対して低インピーダンスの電源となり、充
放電のスピードアツプになる。
る。第３図は本考案のサンプルホールド回路を示
す回路図で、第１図と同じ構成には同じ符号を付
す。１はドライブアンプ、２はアナログスイツ
チ、３はバツフアアンプ、Ｒは抵抗、INはアナ
ログ信号を入力する入力端子、OUTは出力端子
である。Csは抵抗Ｒとアナログスイツチとの間
に一端が接続され、他端が接地された補助コンデ
ンサで、アナログスイツチ２のON時、すなわち
サンプリング区間において入力信号のレベルが増
加方向にある場合、アナログスイツチを介して放
電状態となり、この放電電流はホールドコンデン
サＣに充電され、又入力信号レベルが減少方向に
ある場合、ホールドコンデンサＣからの放電電流
の一部を吸収する。しかもコンデンサCsによる
この充放電はドライブアンプ１の動作とは無関係
になるため、コンデンサCsはホールドコンデン
サＣに対して低インピーダンスの電源となり、充
放電のスピードアツプになる。
したがつて、上述の如くコンデンサCsを設け
ることにより、アナログ入力信号のサンプリング
区間において、入力信号レベル増加時には、ドラ
イブアンプ１の出力電流に加えてコンデンサCs
の放電電流でホールドコンデンサＣを充電するた
め、十分な電流量で立ち上りの早い充電を行うこ
とができ、入力信号レベル減少時には、ドライブ
アンプ１の出力電圧よりホールドコンデンサＣの
端子電圧が大きく、コンデンサＣは放電状態とな
り、その放電電流はアナログスイツチ２→ドライ
ブアンプ１を介して放電されるとともにコンデン
サCsによつても吸収され、立ち上りの早い放電
が可能となる。すなわち、アナログ入力信号のレ
ベル変化に対する追従性が従来にくらべて大幅に
向上し、第２図ａ，ｂの実線で示す出力信号波形
に近似するため、正確な標本値を得ることができ
る。
ることにより、アナログ入力信号のサンプリング
区間において、入力信号レベル増加時には、ドラ
イブアンプ１の出力電流に加えてコンデンサCs
の放電電流でホールドコンデンサＣを充電するた
め、十分な電流量で立ち上りの早い充電を行うこ
とができ、入力信号レベル減少時には、ドライブ
アンプ１の出力電圧よりホールドコンデンサＣの
端子電圧が大きく、コンデンサＣは放電状態とな
り、その放電電流はアナログスイツチ２→ドライ
ブアンプ１を介して放電されるとともにコンデン
サCsによつても吸収され、立ち上りの早い放電
が可能となる。すなわち、アナログ入力信号のレ
ベル変化に対する追従性が従来にくらべて大幅に
向上し、第２図ａ，ｂの実線で示す出力信号波形
に近似するため、正確な標本値を得ることができ
る。
以上述べたように本考案によれば、アナログ信
号をドライブアンプで増幅し、その出力電圧に基
づいてサンプリング信号で開閉制御されるアナロ
グスイツチを介してホールドコンデンサを充放電
するサンプルホールド回路において、一端が前記
ドライブアンプと前記アナログスイツチとの間に
接続され他端が接地された補助コンデンサを設け
たので、サンプリング区間において補助コンデン
サがホールドコンデンサの充放電に対して低イン
ピーダンスの電源となり、入力電圧に対する出力
電圧の追従性が大幅に向上し、正確な標本値を得
ることができるという効果を有する。
号をドライブアンプで増幅し、その出力電圧に基
づいてサンプリング信号で開閉制御されるアナロ
グスイツチを介してホールドコンデンサを充放電
するサンプルホールド回路において、一端が前記
ドライブアンプと前記アナログスイツチとの間に
接続され他端が接地された補助コンデンサを設け
たので、サンプリング区間において補助コンデン
サがホールドコンデンサの充放電に対して低イン
ピーダンスの電源となり、入力電圧に対する出力
電圧の追従性が大幅に向上し、正確な標本値を得
ることができるという効果を有する。
第１図は従来のサンプルホールド回路を示すブ
ロツク図、第２図ａ，ｂはサンプルホールド回路
の動作を説明するための波形図、第３図は本考案
のサンプルホールド回路のブロツク図を示す。 符号の説明、１……ドライブアンプ、２……ア
ナログスイツチ、３……バツフアアンプ、Ｃ……
ホールドコンデンサ、Cs……補助コンデンサ。
ロツク図、第２図ａ，ｂはサンプルホールド回路
の動作を説明するための波形図、第３図は本考案
のサンプルホールド回路のブロツク図を示す。 符号の説明、１……ドライブアンプ、２……ア
ナログスイツチ、３……バツフアアンプ、Ｃ……
ホールドコンデンサ、Cs……補助コンデンサ。
Claims (1)
- 入力信号を増幅するドライブアンプの出力電圧
でサンプリング信号により開閉制御されるアナロ
グスイツチを介してホールドコンデンサを充放電
制御するサンプルホールド回路において一端が前
記ドライブアンプと前記アナログスイツチとの間
に接続され、他端が接地された補助コンデンサを
設け、前記ホールドコンデンサの充放電時に前記
補助コンデンサが低インピーダンスの電源として
作用するようにしたことを特徴とするサンプルホ
ールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14112682U JPS5945800U (ja) | 1982-09-20 | 1982-09-20 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14112682U JPS5945800U (ja) | 1982-09-20 | 1982-09-20 | サンプルホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945800U JPS5945800U (ja) | 1984-03-27 |
| JPS6213280Y2 true JPS6213280Y2 (ja) | 1987-04-06 |
Family
ID=30315733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14112682U Granted JPS5945800U (ja) | 1982-09-20 | 1982-09-20 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945800U (ja) |
-
1982
- 1982-09-20 JP JP14112682U patent/JPS5945800U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5945800U (ja) | 1984-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6058629B2 (ja) | 映像信号のアナログ−デジタル変換回路 | |
| JPS6213280Y2 (ja) | ||
| JP2594909B2 (ja) | コンパレータ | |
| JPS5550733A (en) | Saw tooth wave generation circuit | |
| JP3073853U (ja) | 音声ミュート装置 | |
| JPS6030445B2 (ja) | 自動利得制御回路 | |
| JPS5451807A (en) | Intermusic detector of tape recorders, or the like | |
| KR940003920Y1 (ko) | 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| KR900008447Y1 (ko) | 재생 콘트롤 신호의 위상 지연 보상회로 | |
| JPS5631212A (en) | Variable attenuator | |
| JPH0136364Y2 (ja) | ||
| JP3111481B2 (ja) | デジタル／アナログ変換回路 | |
| JPS58105656A (ja) | デイジタル信号識別回路 | |
| JPS6036914Y2 (ja) | テレビジヨン受像機の音声ミユ−テイング回路 | |
| JPS6338718Y2 (ja) | ||
| JPS58104013U (ja) | Ａｇｃ装置 | |
| JP3302032B2 (ja) | 周波数・電圧変換回路 | |
| JPH03156706A (ja) | 再生増幅装置 | |
| JPH0537379A (ja) | デジタル／アナログ変換回路 | |
| JPH08139574A (ja) | 鋸歯状波信号発生回路 | |
| JPH10117115A (ja) | ダイナミック型低域増幅回路 | |
| JP2543039B2 (ja) | サンプルホ−ルド回路 | |
| JP3503524B2 (ja) | 二値化回路 | |
| GB9200491D0 (en) | Switched capacitor to continuous time buffer for dac |