JPS62130457A - 多重系デ−タ処理装置の割込み入力回路 - Google Patents
多重系デ−タ処理装置の割込み入力回路Info
- Publication number
- JPS62130457A JPS62130457A JP60269316A JP26931685A JPS62130457A JP S62130457 A JPS62130457 A JP S62130457A JP 60269316 A JP60269316 A JP 60269316A JP 26931685 A JP26931685 A JP 26931685A JP S62130457 A JPS62130457 A JP S62130457A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- input
- data
- cpus
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60269316A JPS62130457A (ja) | 1985-12-02 | 1985-12-02 | 多重系デ−タ処理装置の割込み入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60269316A JPS62130457A (ja) | 1985-12-02 | 1985-12-02 | 多重系デ−タ処理装置の割込み入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62130457A true JPS62130457A (ja) | 1987-06-12 |
JPH0156416B2 JPH0156416B2 (enrdf_load_stackoverflow) | 1989-11-30 |
Family
ID=17470644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60269316A Granted JPS62130457A (ja) | 1985-12-02 | 1985-12-02 | 多重系デ−タ処理装置の割込み入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62130457A (enrdf_load_stackoverflow) |
-
1985
- 1985-12-02 JP JP60269316A patent/JPS62130457A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0156416B2 (enrdf_load_stackoverflow) | 1989-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4569017A (en) | Duplex central processing unit synchronization circuit | |
JPH02502315A (ja) | ディジタルロジック同期モニター方法および装置 | |
JPH06502264A (ja) | 動的に切替え自在な多周波数クロック発生器 | |
EP0202085B1 (en) | Self-checking, dual railed, leading edge synchronizer | |
US4703452A (en) | Interrupt synchronizing circuit | |
JPH02183855A (ja) | 非同期信号の同期方法 | |
JPS62130457A (ja) | 多重系デ−タ処理装置の割込み入力回路 | |
JPS63175913A (ja) | クロツク供給方式 | |
US4809171A (en) | Concurrent processing of data operands | |
JPS5843775B2 (ja) | プロセツサバツクアツプシステム | |
JPS62160564A (ja) | パイプライン制御方式 | |
US5745742A (en) | Apparatus for coordinating clock distribution in a fully redundant computer system | |
JP2003044309A (ja) | バス照合回路 | |
JPS59183455A (ja) | マルチコンピユ−タシステム | |
JP2866454B2 (ja) | クロック切替回路 | |
JP2505878B2 (ja) | マルチバスシステム | |
JPS6269348A (ja) | デ−タ転送装置 | |
JPH10222261A (ja) | 情報処理システム、そのユニット接続方法および階層バスシステム | |
JPH05250196A (ja) | コンピュータのフォールト・トレラント方式 | |
JPH02196316A (ja) | 共通バス接続装置 | |
JPH05127936A (ja) | フオールトトレラントデータ処理装置 | |
EP0317827A2 (en) | Computer system with logical monitoring for secure processing of system support signals | |
JPS62168258A (ja) | Cpu切換回路 | |
JPS6095675A (ja) | デ−タ伝送方式 | |
JPH063587B2 (ja) | 2重化マイクロプロセッサの同期運転方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |