JPS62123732A - Probe card - Google Patents

Probe card

Info

Publication number
JPS62123732A
JPS62123732A JP26245785A JP26245785A JPS62123732A JP S62123732 A JPS62123732 A JP S62123732A JP 26245785 A JP26245785 A JP 26245785A JP 26245785 A JP26245785 A JP 26245785A JP S62123732 A JPS62123732 A JP S62123732A
Authority
JP
Japan
Prior art keywords
probe
inspection
wafer
circuit
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26245785A
Other languages
Japanese (ja)
Inventor
Nobuhiro Nishiwaki
西脇 伸宏
Shuichi Nakagami
中上 修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP26245785A priority Critical patent/JPS62123732A/en
Publication of JPS62123732A publication Critical patent/JPS62123732A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To supply a host computer with signals, outputted by a circuit under inspection, already after preparatory processing accomplished while traveling through an inspection circuit by a method wherein said inspection circuit is built in a probe card itself. CONSTITUTION:A water 2 is subjected to inspection that is accomplished with a probe card 1 attached to a wafer prober. In an inspection process, the point of a probe 5 protruding from a prober main body 3 is caused to abut against a pad 22 of a pellet 21 installed on a wafer 2 that is the object of inspection, which establishes electrical contact between the pad 22 and probe 5. The signals outputted by the pellet 21 of the pad 22 are applied through the probe 5 to an inspection circuit 12 formed on a probe wafer 11. In the inspection circuit 12, a prescribed preparatory inspection us performed, which is accomplished on the basis of said outputted signals. The signals are outputted by the inspection circuit 12 as inspection data. The inspection data arrive at a host computer after traveling through a bump electrode 7b, wiring layer 8 belonging to the probe main body 3, and an external output cable 10.

Description

【発明の詳細な説明】 [技術分野] 本発明は、プローブカード、特に半導体ウェハ上に形成
される各ペレットの回路を検査するプローブカードに適
用して有効な技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technique that is effective when applied to a probe card, and particularly to a probe card that tests the circuit of each pellet formed on a semiconductor wafer.

[背景技術〕 半導体ウェハ(以下単にウェハと言う)の表面に形成さ
れた各ベレッl−8N域の回路形成状態を検査するため
に、プローブカードと呼ばれる複数の接触子を有する補
助具をウェハの所定位置に当接して、該プローブカード
に接続されるケーブルを経て、予めテストプログラムが
入力された大型のホストコンピュータに信号を送り、こ
れによりペレットの良否を検査することが知られている
[Background Art] In order to inspect the circuit formation state of each verve l-8N region formed on the surface of a semiconductor wafer (hereinafter simply referred to as wafer), an auxiliary tool having a plurality of contacts called a probe card is placed on the wafer. It is known that the probe card contacts a predetermined position and sends a signal via a cable connected to the probe card to a large host computer into which a test program has been input in advance, thereby inspecting the quality of the pellet.

ところで、上記構造のプローブカードを用いてウェハの
検査を行った場合、プローブカードとホストコンピュー
タとの距離が離れている場合には、接続用のケーブルに
も所定の長さが必要となる。
By the way, when a wafer is inspected using a probe card having the above structure, if the distance between the probe card and the host computer is large, a predetermined length of the connection cable is also required.

しかし、ケーブルが長くなると、ペレットから取り出さ
れた信号は、ケーブルを伝送される間に波形が歪み、ま
た信号伝達速度も遅くなるため、検査が不正確となった
り、検査効率が低下するという問題のあることが本発明
者によって明らかにされた。
However, as the cable becomes longer, the waveform of the signal extracted from the pellet becomes distorted while being transmitted through the cable, and the signal transmission speed also slows down, leading to problems such as inaccurate testing and reduced testing efficiency. The present inventor has clarified that there is.

なお、プローブカードを用いたウェハ検査の技術として
詳しく述べである例としては、株式会社工業調査会、昭
和58年11月15日発行「電子材料1983年11月
号別冊、超LSI製造・試験装置ガイドブック」、P1
95〜P198があ[発明の目的] 本発明の目的は、正確でしかも高効率なウェハ検査を行
うことのできるプローブカードを提供することにある。
A detailed example of wafer inspection technology using a probe card is given in "Electronic Materials November 1983 Special Issue, VLSI Manufacturing and Testing Equipment" published by Kogyo Research Association Co., Ltd., November 15, 1983. Guidebook”, P1
95 to P198 [Object of the Invention] An object of the present invention is to provide a probe card that can perform accurate and highly efficient wafer inspection.

本発明の他の目的は、ウェハの検査システムを小型化す
ることにある。
Another object of the present invention is to downsize a wafer inspection system.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
[Summary of the Invention] A brief overview of typical inventions disclosed in this application is as follows.

すなわち、プローブカード自体に検査回路が形成された
構造とすることにより、被検査回路からの出力信号が検
査回路を経て前処理された情報の状態でホストコンピュ
ータに伝送することができるため、ケーブルを介しても
波形に歪みを生じることなく、正確な情報を伝送するこ
とができる。
In other words, by having a structure in which the test circuit is formed on the probe card itself, the output signal from the circuit under test can be transmitted to the host computer in the state of preprocessed information via the test circuit. Accurate information can be transmitted without causing waveform distortion even if

また、これにより、ケーブルによる信号の遅延を防止す
ることができる。
Moreover, this makes it possible to prevent signal delays caused by cables.

さらに、プローブカード自体に検査回路を形成すること
により、検査システムを小形化することができる。
Furthermore, by forming the test circuit on the probe card itself, the test system can be made smaller.

[実施例1コ 第LIDは、本発明の一実施例であるプローブカードを
示す断面図、第2図はその平面図である。
[Embodiment 1 LID is a sectional view showing a probe card according to an embodiment of the present invention, and FIG. 2 is a plan view thereof.

本実施例1のプローブカード1は被検査物としてのウェ
ハ2上に形成された各ペレットの信号出力状態の良否を
検査するためのものであり、このウェハ2は所定の拡散
層、配線およびパッドが形成された状態のものである。
The probe card 1 of the first embodiment is used to inspect the quality of the signal output state of each pellet formed on a wafer 2 as an object to be inspected. It is in a state where it has been formed.

プローブ本体3は、たとえばシリコンカーバイド(S 
i C)等からなり、中央にプローブ穴4の開設された
ドーナソツ状の平面形状を有している。
The probe body 3 is made of, for example, silicon carbide (S
iC), etc., and has a donut-shaped planar shape with a probe hole 4 in the center.

このプローブ穴4の周囲からは所定方向に複数の接触子
、すなわちプローブ針5が突設されている。
A plurality of contacts, that is, probe needles 5 are provided protruding from the periphery of the probe hole 4 in a predetermined direction.

このプローブ針5はプローブ本体3を表裏方向に貫通す
るスルーホール配線6によって表面側に設けられたバン
ブ電極7aと電気的に接続されている。また、プローブ
本体3の周縁部近傍には所定の配線層8が形成されてお
り、この配線層8の一端側はバンブ電極7bに接続され
ており、他端側には電極9が形成され、該電極には外部
出力用ケーブル10が接続されている。
The probe needle 5 is electrically connected to a bump electrode 7a provided on the front side by a through-hole wiring 6 that penetrates the probe body 3 in the front and back directions. Further, a predetermined wiring layer 8 is formed near the peripheral edge of the probe body 3, one end side of this wiring layer 8 is connected to the bump electrode 7b, and an electrode 9 is formed on the other end side. An external output cable 10 is connected to the electrode.

一方、前記プローブ本体3の表面側にはバンプ電極7a
、7bを介してプローブウェハ11が回路形成面をプロ
ーブ本体3の表面側に対向した状態で取付けられている
。このプローブウェハ11の回路形成面にはプローブ針
5から取り出された出力信号に対応する検査回路12が
形成されており、この検査回路12はその入出力側をバ
ンブ電極7a、7bと電気的に接続されている。なお、
この検査回路12は、通常の半導体装置のウェハの製造
と同様に、酸化・拡散等の工程を経て形成されるもので
ある。なお、このプローブウェハ11の中央にはプロー
ブ本体3のプローブ穴4に対応して検査用穴13が開設
されているが、この検査用穴13は、プローブウェハ1
1の製造工程において、検査回路12の形成前に開設し
てもよいし、あるいは形成後であってもよい。
On the other hand, a bump electrode 7a is provided on the surface side of the probe body 3.
, 7b, the probe wafer 11 is attached with its circuit-forming surface facing the front surface of the probe body 3. A test circuit 12 corresponding to the output signal taken out from the probe needle 5 is formed on the circuit forming surface of the probe wafer 11, and the test circuit 12 has its input/output side electrically connected to the bump electrodes 7a, 7b. It is connected. In addition,
This test circuit 12 is formed through steps such as oxidation and diffusion, similar to the manufacturing of normal semiconductor device wafers. Note that an inspection hole 13 is formed in the center of the probe wafer 11 in correspondence with the probe hole 4 of the probe body 3;
In the first manufacturing process, the test circuit 12 may be opened before or after the test circuit 12 is formed.

上記のようにして得られたプローブカード1は、たとえ
ば図示しないウエハプローバに装着された状態でウェハ
2の検査が行われる。すなわち、検査作業ではまずプロ
ーブ本体3から突設されているプローブ針5の先端を、
それぞれ被検査物であるウェハ2上の各ベレット21の
パッド22に当接させて、このパッド22とプローブ針
5との電気的接続を図る。ベレット21のパッド22か
らの出力信号はプローブ針5を介してプローブウェハl
l上に形成された検査回路12に送られる。
The probe card 1 obtained as described above is attached to, for example, a wafer prober (not shown), and the wafer 2 is inspected. That is, in the inspection work, first, the tip of the probe needle 5 protruding from the probe body 3 is
The pads 22 of each pellet 21 on the wafer 2, which is the object to be inspected, are brought into contact with each other to establish an electrical connection between the pads 22 and the probe needles 5. The output signal from the pad 22 of the pellet 21 is transmitted to the probe wafer l via the probe needle 5.
The signal is sent to a test circuit 12 formed on the top of the circuit.

ここで、この出力信号に基づいて所定の前検査が行われ
、出力信号は所定の検査情報として検査回路12から出
力される。この検査情報はバンブ電極7b、プローブ本
体3の配線層8、および外部出力用ケーブル10を経て
図示しないホストコンピュータに送られる。
Here, a predetermined pretest is performed based on this output signal, and the output signal is output from the test circuit 12 as predetermined test information. This inspection information is sent to a host computer (not shown) via the bump electrode 7b, the wiring layer 8 of the probe body 3, and the external output cable 10.

このように、本実施例によれば、プローブカードl自体
、すなわちプローブ本体3に実装されたプローブウェハ
11に検査回路12が形成されており、ベレット21か
らの出力信号に基づいて、所定の前検査を行い、検査情
報に変換して出力するため、外部出力用ケーブルlOを
経ても影響を受けることなく、ホストコンピューターに
よって正確でしかも高効率なウェハ検査を行うことがで
きる。
As described above, according to this embodiment, the inspection circuit 12 is formed on the probe card l itself, that is, the probe wafer 11 mounted on the probe body 3, and the inspection circuit 12 is formed on the probe card l itself, that is, on the probe wafer 11 mounted on the probe body 3, and the test circuit Since the wafer is inspected, converted into inspection information, and output, the host computer can perform accurate and highly efficient wafer inspection without being affected by the external output cable IO.

[効果] (1)、被検査物の各信号出力に対応した検査回路が形
成されたプローブカード構造とすることにより、被検査
回路からの出力信号が検査回路を経て前処理された情報
の状態でホストコンピュータに伝送することができるた
め、ケーブルを介しても波形に歪みを生じることなく、
正確な情報を伝送することができる。
[Effects] (1) By using a probe card structure in which a test circuit corresponding to each signal output of the test object is formed, the output signal from the test circuit passes through the test circuit and the information state is preprocessed. can be transmitted to the host computer via a cable, without causing any distortion in the waveform.
Accurate information can be transmitted.

(2)、前記(1)により、ウェハ検査を正確に行うこ
とができる。
(2) According to (1) above, wafer inspection can be performed accurately.

(3)、前記(1)により、前処理した状態で検査情報
をホストコンピュータに伝送することができるため、ケ
ーブルによる信号の遅延を防止することができる。
(3) According to (1) above, test information can be transmitted to the host computer in a pre-processed state, so signal delays due to cables can be prevented.

(4)、プローブカード自体に検査回路を形成すること
により、ホストコンピュータの規模を小形化することが
でき、この結果検査システム全体の小形化を図ることが
できる。
(4) By forming the test circuit on the probe card itself, the scale of the host computer can be reduced, and as a result, the entire test system can be made smaller.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

例えば、検査回路についてはウェハ上に形成した場合に
ついて説明したが、これに限るものではなく、プローブ
本体上にパッケージングされた半導体装置として実装さ
れたものであってもよい。
For example, although the test circuit has been described as being formed on a wafer, the present invention is not limited to this, and the test circuit may be mounted as a semiconductor device packaged on the probe body.

[利用分野] 以上の説明では主として本発明者によってなされた発明
をその利用分野である、半導体ウェハの検査を行うプロ
ーブカードに適用した場合について説明したが、これに
限定されるものではなく、たとえば他の電子装置の検査
に用いられるプローブカードに適用しても有効な技術で
ある。
[Field of Application] In the above explanation, the invention made by the present inventor was mainly applied to the field of application, which is a probe card for inspecting semiconductor wafers. However, the present invention is not limited to this, and for example, This technique is also effective when applied to probe cards used for testing other electronic devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例であるプローブカードを示
す断面図、 第2図は実施例のプローブカードを示す平面図である。 1・・・プローブカード、2・・・ウェハ、3・・・プ
ローブ本体、4・・・プローブ穴、5・・・プローブ針
、6・・・スルーホール配線、7a、7b・・・バンブ
電極、8・・・配線層、9・・・電極、10・・・外部
出力用ケーブル、11・・・プローブウェハ、12・・
・検査回路、21・・・ベレット、22・・・パッド。 第  1  図 第  2  図
FIG. 1 is a sectional view showing a probe card according to an embodiment of the present invention, and FIG. 2 is a plan view showing a probe card according to the embodiment. DESCRIPTION OF SYMBOLS 1... Probe card, 2... Wafer, 3... Probe body, 4... Probe hole, 5... Probe needle, 6... Through-hole wiring, 7a, 7b... Bump electrode , 8... Wiring layer, 9... Electrode, 10... External output cable, 11... Probe wafer, 12...
-Test circuit, 21...Bellet, 22...Pad. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 1、被検査物の各信号出力に対応した検査回路が形成さ
れてなることを特徴とするプローブカード。 2、検査回路が半導体基板上に形成されてなることを特
徴とする特許請求の範囲第1項記載のプローブカード。 3、半導体ウェハ検査用のプローブカードであることを
特徴とする特許請求の範囲第1項または第2項記載のプ
ローブカード。
[Scope of Claims] 1. A probe card characterized in that a test circuit corresponding to each signal output of an object to be tested is formed. 2. The probe card according to claim 1, wherein the test circuit is formed on a semiconductor substrate. 3. The probe card according to claim 1 or 2, which is a probe card for inspecting semiconductor wafers.
JP26245785A 1985-11-25 1985-11-25 Probe card Pending JPS62123732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26245785A JPS62123732A (en) 1985-11-25 1985-11-25 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26245785A JPS62123732A (en) 1985-11-25 1985-11-25 Probe card

Publications (1)

Publication Number Publication Date
JPS62123732A true JPS62123732A (en) 1987-06-05

Family

ID=17376048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26245785A Pending JPS62123732A (en) 1985-11-25 1985-11-25 Probe card

Country Status (1)

Country Link
JP (1) JPS62123732A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604447A (en) * 1994-12-28 1997-02-18 Nec Corporation Prescaler IC testing method and test probe card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604447A (en) * 1994-12-28 1997-02-18 Nec Corporation Prescaler IC testing method and test probe card

Similar Documents

Publication Publication Date Title
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JPH02141681A (en) Test probe
US5239260A (en) Semiconductor probe and alignment system
JP2000164620A (en) Semiconductor integrated circuit device and assembling method for semiconductor integrated circuit device
JP2001215256A (en) Chip testing device using printed circuit board
US6472900B1 (en) Efficient device debug system
JPS62123732A (en) Probe card
JP2657315B2 (en) Probe card
JP2956632B2 (en) Analysis method for semiconductor integrated circuit device
JPH08304459A (en) Jig for measuring semiconductor wafer
JPS61187354A (en) Semiconductor integrated circuit device
JPH01198051A (en) Semiconductor integrated circuit
JPH065686A (en) Semiconductor integrated circuit device
JP3047361B2 (en) Probe needle position detection method
JPH06230030A (en) Probe card utilizing silicon wafer
JP2816695B2 (en) Fixed probe board
JPS6231148A (en) Semiconductor device
JPH07111282A (en) Semiconductor chip and integrated circuit device using said semiconductor chip
JPH1117057A (en) Bga type semiconductor device with inspection pads
JPH09307024A (en) Chip carrier
JPS6235644A (en) Semiconductor device
JPH02180046A (en) Semiconductor wafer
JPH07130802A (en) Manufacture of semiconductor wafer, and semiconductor tester
JPS6130219Y2 (en)
JPH04288847A (en) Semiconductor test device