JPS62122403A - 絶対値回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶対値回路に係り、入力電圧の絶対値電圧を発
生する絶対値回路に関する。

・従来の技術 従来より、各種信号処理の分野において、例えば自動利
得制御回路等に必要な信号振幅の検出器として絶対値回
路が利用されてきた。

第６図は従来の絶対値回路の一例の回路系統図を示す。

同図中、１は入力端子、２はＮＰＮトランジスタＱａ　
、　Ｑｂ　、゛電流ｅｘａ　、ｉ準ｍ圧ｖを発生する基
準電圧源及び抵抗Ｒａ−Ｒｄよりなる周知の差動増幅器
を示す。また、３はＮＰＮトランジスタＱＣ、Ｑｄと、
それらのエミッタに共通接続された電流源１ｂとよりな
る信号選択回路を示し、上記エミッタの接続点は出力端
子４と接続されている。

ここで、基準電圧Ｖに対して第７図（Ａ）に示す如く変
化する入力電圧Ｖａが入力端子１を介してトランジスタ
Ｑａのベースに供給されると、周知の原理により、電圧
Ｖ′に対して第７図（Ｂ）。

（Ｃ）に示す如く変化する電圧Ｖｂ　、Ｖｃがトランジ
スタＱａ　、Ｑｂのコレクタより出力される。

但し、上記ｖ′は、Ｖａ　−ＶのときのトランジスタＱ
ａ　、Ｑｂのコレクタ電圧を示す。

上記電圧Ｖｂ　、ＶｃはトランジスタＱｃ　、　Ｑｄの
夫々のベースに供給される。信号選択回路３は周知の如
く、入来する電圧ｖｂ　、ｖｃのうち大なる方を出力端
子４へ出力する。

ここで、入力電圧Ｖａと基準電圧Ｖとの差をΔＶａ　（
−Ｖａ−Ｖ）とおくと、上記電圧ｖｂ及びＶｃは夫々（
１）式及び０式のように表わされる。

ｖｂ−ｖ’　−ΔＶａ　　　　　　　　　　（１）ｖｃ
　＝ｖ’　＋ΔＶａ　　　　　　　　　　■従って、出
力端子４へ出力される電圧Ｖｄは、トランジスタＱｃ　
、Ｑｄの順方向ベース・エミッタｒ！ｉｌｌ圧をＶＩＥ
とおくと、０式のように表わされる。

’Ｖｄ−１ΔＶａ　ｌ　＋Ｖ’　−Ｖｅ　Ｅ　　　　■
このようにして、出力電圧Ｖｄは第７図（Ｄ）に示す如
く、基準となる電圧（Ｖ’−Ｖｓε）に対して、上記電
圧差の絶対値１ΔＶａ　Ｉが加算されたような波形とな
る。従って、第６図図示回路は入力電圧ｙａの絶対値が
出力電圧Ｖｄとして出力される所謂絶対値回路として動
作する。

発明が解決しようとする問題点 しかるに、上記信号選択回路３は、その出力電圧■４が
トランジスタＱｃ　、Ｑｄの出力インピーダンスにより
分割される結果、その入力間の電圧差が小なる場合（例
えば、Ｉ　Ｖｂ　−Ｖｃ　Ｉ　＜　１００ｍｖとなる場
合）、周知の如く出力の直線性が悪化してしまう。従っ
て、上記従来の絶対値回路においては、小信号入力時に
その絶対値出力が非直線特性を有するという問題点があ
った。

また、上記従来の絶対値回路において、その出力電圧Ｖ
ｄの基準電圧がＶ’　−ＶＢＥで固定で゛あり、自由に
設定はできないので慢統口路の接続条件が制限されると
いう不具合があった。

さらに、上記基準電圧は電圧Ｖｅεに伴う温度特性を有
し、後続１路はこの温良特性の補償を必要とする等の問
題点があった。

そこで、本発明は、電圧−電流変換器、基準電流源、減
算器、切換回路、カレントミラー回路。

加算器及び電流−電圧変換器を設けることにより、上記
問題点を解決した絶対値回路を提供することを目的とす
る。

問題点を解決するための手段 本発明になる絶対ｌｉｌ′Ｉ四路は、入力電圧を第１の
電流に変換する電圧−電流変換器と、入力電圧中の直流
電圧に対応した基準電流を鉦生出力する基準ｌ！電流源
、電圧−１流変換器及び基準電流源より夫々供給される
第１の電流及び基準電流を夫々減算して正負に極性の変
化する減算出力電流を発生出力する減算器と、減算器よ
りの減算出力電流の一方の極性を選択して第２の電流と
して出力すると共に、減算出力電流の他方の極性を選択
して第３の電流として出力する切換回路と、第２の電流
を第３の電流の極゛性と同じ極性に変換して出力するカ
レントミ）−回路と、第３の電流及びカレントミラー回
路の出力電流を夫々加算して加算出力電流を発生する加
算器と、加算出力ｍ＊を出力電圧に変換する電流−電圧
変換器とより構成される。

作用 上記基準電流は、入力電圧に含まれる直流電圧成分に相
当する電流値に設定されている。従って、減算出力電流
は、入力電圧の交流電圧成分を電圧−ｍ流変換して得た
Ｉｉａ流に相当する。

この減算出力ｆｆｉ流は、切換回路にて互いに極性及び
′ｒｉ流発生期間の異なる第２及び第３の電流に変換さ
れ、その優両電流はカレントミラー回路に。

て極性を合わされて加算器にて夫々加算される。

この加算器の加篩出力電流は電流−電圧変換器にて出力
電圧に変換される。

このようにして、入力電圧の絶対値になる出力電圧が得
られる。

次に、第１図〜第５図と共に本発明回路の実施例につい
て説明する。

実施例 第１図は本発明になる絶対値回路の第１実施例のブロッ
ク系統図を示す。ここで、入力端子５に入来する入力電
圧■１は電圧−電流変換器（Ｖ−Ｉ変換器というものと
する）６に供給され、電流１１に変換された俊、減粋器
７へ出力される。一方、上記電流りに含まれる直流電流
成分に相当するｆｆ１ｌ値を有する基準電流ｉｏは基準
電流源８より減陣器７に供給され、ここで、電流１＋と
夫々減粋される。

この結果、減粋器７は電流値ＯＡを基準とし、上記電流
１＋の交流電流成分に相当する電流Ｉ２を発生して切換
回路９へ出力する。切換回路９は、電流Ｉ２の一方の極
性に対応した電流Ｉ３を発生して加算器１０へ出力する
と共に、電流■２の他方の極性に対応した電流Ｉ４を発
生してカレントミラー回路１１へ出力する。　。

カレントミラー回路１１は入来する電流Ｉ４の極性を上
記電流Ｉ３と同じ極性に変換して得た電流１４’を加算
ＷＡ１０に供給する。加算器１０は入来するｌｌｌ５及
び１４’　を夫々加算して得た加飾出力電流■５を電流
−電圧変換器（１−Ｖ変換器というものとする）１２へ
出力する。Ｉ−Ｖ変換器１２は入来する電流Ｉ５を出力
電圧Ｖ２に変換して出力端子１３へ出力する。このよう
にして入力電圧Ｖ＋の絶対値に比例した出力電圧■２が
得られる。

第２図は第１図図示ブロック系統の詳細な回路系統図を
示す。同図中、第１図と同一構成部分には同一の符号を
付しである。ここで、Ｖ−１変換器６は演算増幅器１４
、ＮＰＮトランジスタＱ１及び抵抗１１　ｒ　＋を有す
る抵抗Ｒ１よりなる公知の電圧−電流変換器である。上
記演算増幅器１４の非反転入力端子には入力端子５が接
続され、その出力端にはトランジスタＱ１のベースが接
続される。トランジスタＱ１のエミッタは抵抗Ｒ１を介
して接地され、また、このトランジスタＱ＋のエミッタ
と抵抗Ｒ１の接続点はＥ記演算増幅器１４の反転入力端
子に接続される。

このように、Ｖ−１変換１６として演算増幅器１４を使
うと、差動増幅器を使った場合に比べてオフセットの問
題がなく、また設計が簡単で、さらに設計値とバラツキ
が少なく、良好な精度が得られる等数々の利点がある。

一方、減篩器７は基準電流１に８の一端と上記トランジ
スタＱ１のコレクタとの単なる結節点で構成される。ま
た、前記切換回路９は、エミッタが夫々共通接続された
ＮＰＮトランジスタＱ２及びＰＮＰトランジスタＱ３よ
りなり、そのエミッタ共通接続点Ａは前記減算１７にな
る結節点に接続される。また、このトランジスタＱ２及
びＱ３は直列に接続されたダイオードＤ１〜Ｄ３及び電
流１［１５によりベースバイアスされており、トランジ
スタＱ２のベースはダイオードＤ２のカソード及びダイ
オードＤ１のアノードの接続点に接続され、トランジス
タＱ３のベースはダイオードＤ３のカソード及び電流源
１５の接続点に夫々接続される。

前記カレントミラー回路１１は、ＰＮＰトランジスタＱ
４及びトランジスタＱ４のエミッタ・ベース囚にその７
ノード及びカソードが夫々接続されたダイオードＤ４よ
り構成される。このトランジスタＱ４のベース及びダイ
オードＤ４のカソードの接続点は上記トランジスタＱ２
のコレクタに接続される。

前記加算５１１０は、トランジスタＱ３及びＱ４の夫々
のコレクタの単なる結節点で構成される。

一方、前記１−Ｖ変換器１１２は抵抗値ｒ２を有する抵
抗Ｒ２及び直流電圧Ｖｏを発生出力する直流電圧源１６
より構成される。ここで、上記加算器１０になる結節点
は出力端子１３に接続されると共に、抵＊　Ｒ２及び直
８ｍ電圧１１１６を直列に介して接地される。

また、電源電圧子Ｖｃｃを供給する電源端子は、前記基
準電流源８の他端、ダイオードＤ４のアノード及びトラ
ンジスタＱ４のエミッタに夫々接続されると共に、前記
ダイオードＤ１〜Ｄ３及び電流源１５を直列に介して接
地される。

次に、上記構成になる第２図図示回路系統の動作につい
て第３図に示す信号波形回と共に説明する。

いま、第３図（Ａ）に示す如く基準質ＦＩＬＴｉ圧ｖ８
に対して変化する入力電圧Ｖ＋が入力端子５を介して前
記演算増幅器１４の非反転入力端子に供給される。ここ
で、前記抵抗Ｒ１の抵抗値ｒ１を１゜−Ｖａ／ｒ＋　と
なるように設定すると、周知の演算増幅器１４を用いた
Ｖ−１変換器６の原理により、前記トランジスタＱ＋の
コレクタより第３図（８）に示す如く基準’Ｒａ　Ｉ　
ｏを基準として変化する電流１１が出力される。

減算器７は上記電流ＩＩから基準電流源８よりの基準電
流１ｏを差し引いて、第３図（Ｃ）に示１如き、電流値
ＯＡを基準とする電流Ｉ２を発生して、前記トランジス
タＱ２及びＱ３のエミッタ共通接続点Ａへ出力する。

ここで、第３図にて時刻ｔ２〜ｔ３等に示す如く、電流
Ｉ２が負極性のとき（すなわち、Ｉ２＜０のとき）、上
記エミッタ共通接続点Ａの電位は上昇し、これによりト
ランジスタＱ３はオンとなり、トランジスタＱ２は零バ
イアスされてオフとなる。一方、時刻ｔ１〜ｔ２及びｔ
３〜ｔ４等に示す如く、電流Ｉ２が正極性のとき（すな
わち、１２≧０のとき）、エミッタ共通接続点への電位
は低下し、これにより、トランジスタＱ２はオンとなり
、トランジスタＱ３は零バイアスされてオフとなる。従
って、トランジスタＱ３のコレクタより第３図（Ｅ）に
示す如きｉ！ｉｌｘが発生出力され、一方、トランジス
タＱ２のコレクタより同図（Ｄ）に示す如き′Ｆ１ｎ　
１４が発生出力される。

上記ＴＩ流１４は、前記カレントミラー回路１１のダイ
オードＤ４を順方向に介して流れるため、周知のカレン
トミラー回路の動作原理により、電流■４と同じ波形を
有する電流１４’がトランジスタＱ４のコレクタより発
生出力される。

加算器１０は入来する電流■３及びＩ４′を加算して、
第３図（Ｆ）に示す如き加算出力Ｍ流■５を発生出力す
る。Ｉ−Ｖ変換３１２は入来する′Ｒ流１％を第３図（
Ｇ）に示す如き出力電比Ｖ２−ＶＯ＋ｒ２　・ｌ　ｓに
変換して出力端子１３へ出力する。

ここで、前２入力端子■１と基準直流電圧Ｖｅとの差を
ΔＶ　（＝Ｖ＋　−Ｖｅ　）と表わすと、前記電流りは
、Ｖ−１変換１１６の変換利得が１／ｒ１であるから、
（４）式のように表わされる。

１＋　＝　Ｉｏ　＋　（１／ｒ＋　）’ΔＶ　　　　（
４）また、次の減算器７の出力電流Ｉ２は、０式のよう
に表わされる。

１２−１＋−１ｏ　＝　（’１／ｒ＋　）　・ΔＶ■ 従って、第３図（Ｃ）及び（Ｆ）に示す如く、加算器１
０の加算出力電流１ｓは電流■２の絶対値であるため、
加算出力電流ＩＳ′は６）式のように表わされる。

Ｉｓ　　＝ｌ　　１２　　Ｉ＝（１／ｒ＋　　）　　・
　ＩΔｖ１このため、ｔ−Ｖ変換ｓ１２の出力電圧■２
はω式のように表わされる。

Ｖ２　＝Ｖｏ　＋　（ｒｚ　／ｒ＋　）・１Δ■１の 以・上により、第２図図示回路系統は、変換利得をｒｚ
／ｒ＋　とし、基準電圧をＶｏとする入力電圧ｖ＋の絶
対値出力電圧ｖ２を出力する絶対値回路として動作する
。

第４図は本発明回路の第２実施例の回路系統図を示す。

同図中、第１図及び第２図と同一構成部分には同一の符
号を付し、その説明を省略する。

この第２実施例は、切換回路９中のトランジスタＱ３の
コレクタ側にカレントミラー回路１１′を接続し、かつ
、ｔ−Ｖ変換器１２′内にダイオードＯｓ及びＰＮＰト
ランジスタＱｓよりなるカレントミラー回路を設けたこ
とに特徴を有する。

ここで、上記カレントミラー回路１１〜′はダイオード
Ｄａ’及びＮＰＮ）−ランジスタＱ４’　よりなり、ダ
イオードＤ４’のカソード及びトランジスタＱ４’のエ
ミッタは夫々接地されている。このダイオードＤ４’　
の７ノード及びトランジスタＱ４’のベースの接続点は
上記トランジスタＱ３のコレクタに接続される。

加算器１０’　は、トランジスタＱ２のコレクタ及びト
ランジスタＱ４１のコレクタの結節点より構成される。

一方、１−Ｖ変換器１２′内のトランジスタＱ５のエミ
ッターベース閤にはダイオードＯｓのアノード及びカソ
ードが夫々接続される。

このダイオードＯｓのカソード及びトランジスタＱ５の
ベースの接続点は上記加算器１０′になる結節点に接続
され、また、ダイオードＤｓの７ノード及びトランジス
タＱｓのエミッタの接続点は前記電源端子に接続される
。さらに、トランジスタＱ５のコレクタは出力端子１７
に接続されると共に、前記抵抗Ｒ２及び直流電圧源１６
を直列に介して接地される。

次に、第２実施例の動作について説明するに、トランジ
スタＱ３のコレクタより出力される前記電流Ｉ３は、ダ
イオードＤ４’　を順方向に介して流れるため、周知の
カレントミラー回路の動作原理により、トランジスタＱ
４’のコレクタより第３図（Ｅ）に示す如き電流Ｉｓ’
が出力される。

加１［１０’Ｌｔ、トランジスタＱ２及ＵＱ＜’のコレ
クタより夫々供給される電流Ｉ４及び１３’を加算して
、第３図（Ｆ）に示す如き加算出力電流ｉ５を発生する
。このｆｆｉ流１ｓはダイオードＤｓを順方向に介して
流れるため、上記と同様に、トランジスタＱｓのコレク
タより出力電流Ｉｓ’が出力される。

ここで、ダイオードＯｓ及びトランジスタＱｓよりなる
カレントミラー回路の電流増幅利得をｎと表わすと、上
記出力電流Ｉｓ’　は、Ｉｓ’＝ｎｌｓ’　と表わされ
る。従って、前記０式の関係により、出力電流Ｉｓ’　
は、０式のように表わされる。

Ｉｓ　’　−ｎ・（１／ｒ＋　）　・ｌΔＶ１　■これ
により、出力端子１７へ出力される絶対値出力電圧ｖ２
′は０式のように表わされる。

Ｖ２　’　　−Ｖｏ　　＋ｎ　・（ｒｚ　／ｒ＋　　）
　　・１Δｖ１　　　　　　　　　　　　　　■このよ
うにして、第４図図示回路系統は基準電圧Ｖ。及び変換
利得ｎ・（ｒｚ／ｒ＋）を有する絶対値回路としｔ動作
し、また、ダイオードＤｓ及びトランジス°りＱ５より
なるカレントミラー回路により加算出力型＊　ｌ　ｓの
電流増幅を行なっているので、上記の如く変換利得を高
くでき、出力電圧Ｖ２’の最大値も略電源電圧Ｖｃｃま
で大きくできるという利点を有する。

なお、前記第１図及び第４図図示回路系統において、第
５図に示す如く、トランジスタＱ２及びＱ３の夫々のベ
ースをダイオードＤ３のカソード及び電流ＷＡ１５の接
続点に接続するよう構成し、トランジスタＱ２及びＱ３
のベース間バイアスを零に設定してもよい。また、この
場合の、回路動作は前記第１及び第２実施例と同じであ
る。

次に、本発明回路における小信号入力時の出力直線性に
ついて説明する。いま、入力電圧Ｖ＋が■１さ■８のと
ぎ、電圧Δ■は小レベルとなり、よって、減算１７より
出力される′：！１流■２流率２ベルとなる。しかし、
切換回路９は前述の如く、入来する’ＲＦ１１２の極性
のみに依存して、そのトランジスタＱ２及びＱ３のオン
、オフが制御されているので、入力電流■２の大小には
拘わらず直線性を維持して電流が１３及びＩ４を出力す
ることができる。従って、小信号入力時にも絶対値出力
電圧■２の直線性は損われることがない。

゛また、本発明回路は出力の基準電圧Ｖｏを他の回路動
作とは全く独立して任意の電圧に設定できるので、温度
特性も良好で、かつ、安定した出力電圧ｖ２を得ること
ができる。さらに、本発明回路の入出力間の変換利得は
、前記抵抗比ｒ２／ｒ１等で決定されるので、上記基準
電圧Ｖｏとは独立に設定できて、後続回路の接続条件に
制限がない。

なお、本発明回路の回路構成は前記第１及び第２実施゛
例に限定されるものではなく、他の回路構成でもよいこ
とは勿論である。

発明の効果 上述の如く、本発明によれば、電圧−電流変換器、基準
電流源、減ｔｉ器、切換回路、カレントミラーロ路、加
算器及び電流−電圧変換器を夫々設番ノたので、出力が
トランジスタの出力インピーダンスに型費されることも
なく、小信号入力時にも良好な出力直線性を有し、任意
の基準電圧及び任意の変換利得を独立に設定可能な絶対
値回路を実現でき、例えば自動利１）　ｕＩ　１１１回
路等の信号レベルの検出回路等に応用して、その検出精
度及び温度変化に対する安定度も向上させることができ
、ざらに、電圧−１ｆ流変換器は演算増幅器により構成
されているため、設計が容易で、かつ、ｍ　：ｔ　ＩＩ
とバラツキが少なく、良好な電圧−電流変換１１度が得
られる等の特長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明になる絶対値回路の第１
実施例を示すブロック系統図及び回路系統図、第３図は
本発明回路の動作説明用信号波形図、第４図は本発明回
路の第２実施例を示す回路系統図、第５図は第２図及び
第４図図示回路系統中の切換回路等の他の実施例を示す
回路系統図、第６図及び第７図は夫々従来の絶対値回路
の一例を示す回路系統図及び動作説明用信号波形図であ
る。 ５・・・入力端子、６・・・電圧−電流変換器、７・・
・減算器、８・・・基準電流源、９．９′・・・切換回
路、１０．１０’−・・加算器、１１．１１’　・・・
カレントミラー回路、１２・・・１ｉ流−電圧変換器、
１３゜１７・・・出力端子、１４・・・演鐸増幅器、１
５・・・電流源、１６・・・直流電圧源、０１〜Ｄｓ　
、　Ｄ４　’・・・ダイオード、Ｑ１〜Ｑｓ　、　Ｑ４
　’・・・トランジスタ、Ｒ＋　、Ｒ２・・・抵抗。 特許出願人　日本ビクター株式会社 第３図 環１−−−豐 第５図 第６図

Claims (2)

【特許請求の範囲】
1. （１）入力電圧を第１の電流に変換する電圧−電流変換
   器と、該入力電圧中の直流電圧に対応した基準電流を発
   生出力する基準電流源と、該電圧−電流変換器及び該基
   準電流源より夫々供給される該第１の電流及び該基準電
   流を夫々減算して正負に極性の変化する減算出力電流を
   発生出力する減算器と、該減算器よりの該減算出力電流
   の一方の極性を選択して第２の電流として出力すると共
   に、該減算出力電流の他方の極性を選択して第３の電流
   として出力する切換回路と、該第２の電流を該第３の電
   流の極性と同じ極性に変換して出力するカレントミラー
   回路と該第３の電流及び該カレントミラー回路の出力電
   流を夫々加算して加算出力電流を発生する加算器と、該
   加算出力電流を出力電圧に変換する電流−電圧変換器と
   より構成したことを特徴とする絶対値回路。
2. （２）該切換回路は、エミッタが夫々供給接続され、か
   つ、互いに接合極性の異なる第１及び第２のトランジス
   タよりなり、該第１及び第２のトランジスタのエミッタ
   共通接続点を該減算出力電流の入力端とし、該第１及び
   第２のトランジスタのコレクタを夫々該第２及び第３の
   電流の出力端とするよう構成したことを特徴とする特許
   請求の範囲第１項記載の絶対値回路。