JPS62118635A - ウインドウ型比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ウィンドウ醍比較回路であって、２個のトランジスタが
差動的に接続されたゲート回路を直列構成とすることに
より、消費電力を低減させ、回路規模の縮小化を可能と
する。

〔産業上の利用分野〕

本発明は、予め設定された２つの基準レベルの間に入力
信号レベルがあるか否かを比較検出するウィンドウ型（
窓型）比較回路に関する。

本発明によるウィンドウ型比較回路は、通信、情報処理
等の多分野の装置に利用することができ、例えばＦ／Ｍ
受信システムにおいて所望の周波数に同調させる場合に
、この同調周波数の上側、下側においてそれぞれ所定の
Ｓ／Ｎ比を満足する周波数の上限値、下限値に対応する
電圧を２つの基準レベルとしてこの２つの基準レベルと
受信信号入力レベルとの比較を行い、受信信号入力レベ
ルが２つの基準レベルの間にある時にＬＥＤ　（発光ダ
イオード）等を作動させることにより、所望の周波数へ
の同調操作を至便化するのに好適である。

〔従来の技術〕

従来形のウィンドウ型比較回路としては、例えば第５図
に示されるように、入力信号ＶＩＮおよび高位レベルの
基準電圧Ｖ□がそれぞれ非反転入力端子、反転入力端子
に印加された演算増幅器５１と、入力信号ＶＩＮおよび
低位レベルの基準電圧ＶＬがそれぞれ反転入力端子、非
反転入力端子に印加された演算増幅器５２を並列に接続
し、各演算増幅器の出力信号をエミッタ接地されたＮＰ
Ｎ型トランジスタ５３のベースに抵抗を介して供給し、
そのコレクタ出力抵抗より出力信号Ｖ。ＵＴを取出すよ
うに構成したものがある。この場合、入力信号ｖ４のレ
ベルが基準電圧■□と■、のレベルの間にある時のみ、
出力信号Ｖ。ｕＴのレベルはハイレベルとなる。

また、別の従来形態として例えば第６図に示されるよう
に、第５図における演算増幅器を２個のトランジスタが
差動的に接続されたゲート回路６１．６２に置き換えて
構成したものがある。

〔発明が解決しようとする問題点〕

上述した従来形のウィンドウ型比較回路においては、第
５図に示される形態の場合には演算増幅器を２個使用し
ているため、回路全体の規模が比較的大きくなり易く、
特にＩＣ化する上では困難であるという問題点があり、
一方第６図に示される形態の場合にはゲート回路が並列
に構成されているため、消費電力が増大するという問題
点がある。

本発明の目的は、上述した従来形における問題点に鑑み
、回路規模の縮小化を可能にすると共に消費電力を低減
させることができるウィンドウ型比較回路を提供するこ
とにある。

〔問題点を解決するための手段〕

第１図に本発明のウィンドウ型比較回路の原理ブロック
図が示される。

■は第１のゲート回路であって、入力信号用トランジス
タＴ１（例えばＮＰＮ形）と基準信号用トランジスタＴ
２（例えばＮＰＮ形）が差動的に接続されて成っている
。この場合、各トランジスタのエミッタは接地されてい
るものとし、トランジスタＴ２のコレクタは電源Ｅに接
続されているものとする。

２は第２のゲート回路であって、入力信号用トランジス
タＴ　３　（例えばＮ−Ｐ　Ｎ形）と基準信号用トラン
ジスタＴ４（例えばＮＰＮ形）、が差動的に接続されて
成っている。ゲート回路２の各トランジスタのエミッタ
はゲート回路１のトランジスタＴ１のコレクタに接続さ
れ、言い換えるとゲート回路１の出力信号がゲート回路
２に入力されるように両ゲート回路は直列接続されてい
る。またこの場合、トランジスタＴ３のコレクタは電源
Ｅに接続されているものとし、トランジスタＴ４のコレ
クタは負荷抵抗ＲＬを介して電源Ｅに接続されているも
のとする。

３は基準レベル設定回路であって、ゲート回路１．２の
それぞれのトランジスタＴ、、Ｔ、のベースへの入力レ
ベルを互いに異なる（ｆｉＶ、、Ｖ□に設定する。（Ｖ
Ｌ＜ＶＨ）。

４は入力レベルシフト回路であって、ゲート回路１，２
のそれぞれのトランジスタＴ＋、Ｔｉのベースへの入力
信号ｖ　Ｉ　Ｎのレベルの間に一定のレベル差を持たせ
る。

出力■。Ｕ７は第２のゲート回路２のトランジスタＴ４
のコレクタより取り出される。

〔作　用〕

入力信号ｖ１Ｈのレベルが低位基準レベルＶＬより低い
場合には、ゲート回路１のトランジスタＴ２が導通（オ
ン）してトランジスタＴ１はしゃ断（オフ）されるため
、ゲート回路１のトランジスタＴ、のコレクタ電位はハ
イレベルのままであり、従ってゲート回路２のトランジ
スタＴ３およびＴ４はいずれもオフ状態のままであり、
出力ｖｏａｔはハイレベル（十Ｅ）となる。

入力信号ｖＩＮのレベルが２つの基準レベルｖＬとｖＨ
の間にある場合には、ゲート回路１のトランジスタＴＩ
がオンしてそのコレクタ電位はローレベルに低下し、こ
れによってゲート回路２のトランジスタＴ４がオンする
ため、出力Ｖ。Ｕ７はローレベル（０）となる。

入力信号ＶＩＮのレベルが高位基準レベルｖＨより高い
場合には、ゲート回路１のトランジスタＴ１がオンして
そのコレクタ電位はローレベルに低下し、これによって
ゲート回路２のトランジスタＴ３がオンしてトランジス
タＴ４はオフ状態のままであるため、出力■。ＵＴはハ
イレベル（十Ｅ）となる。

したがって本発明によれば、一方のゲート回路の出力に
基づいて他方のゲート回路が機能するように２つのゲー
ト回路が直列接続されているため、消費電力の低減化が
可能となり、また、トランジスタによりゲート回路が構
成されているため回路規模の縮小化が可能となり、特に
ＩＣ化する上では好適なものとなる。

〔実施例〕

第２図には本発明の一実施例としてのウィンドウ型比較
回路か示される。

ゲート回路１はトランジスタＴ１およびＴ２が差動接続
されて構成され、それぞれのエミッタ側は定電流源ＩＳ
Ｉを介して接地されている。この定電流源ＩＳ、は、ト
ランジスタＴｒ　、Ｔｚの温度によるベース・エミッタ
間電圧の変動を補償してトランジスタの導通時における
コレクタ・エミッタ間を流れる電流の値を一定にするた
めのものである。従って、トランジスタの温度特性を考
慮する必要性が極めて少ない場合には、この定電流源は
省略可能である。また、トランジスタＴ２のコレクタ側
は電源（十Ｅ）に接続される。ゲート回路２はトランジ
スタＴ、およびＴ４が差動接続されて構成され、それぞ
れのエミッタ側は共通にゲート回路１のトランジスタＴ
Ｉのコレクタに接続されている。トランジスタＴ、のコ
レクタ側は電源（十Ｅ）に接続され、トランジスタＴ４
のコレクタ側は負荷抵抗ＲＬを介して電源（十Ｅ）に接
続されている。

基準レベル設定回路３は、電源（＋Ｅ）に一端が接続さ
れた抵抗Ｒ１と、一端がアースされた抵抗Ｒ３と、抵抗
Ｒ１およびＲ１の間に介設された抵抗Ｒ２とからなって
いる。抵抗Ｒ，とＲ２の接続点（この点の電位をＶ、と
する）はゲート回路゛２のトランジスタＴ４のベースに
接続され、抵抗Ｒ２とＲ３の接続点（この点の電位を■
、とする）はゲート回路１のトランジスタＴ２のベース
に接続されている。

一方、入力信号ＶＩＮはエミッタホロワのトランジスタ
Ｔ、のベースに印加され、このトランジスタＴ、のコレ
クタ側は電源（＋Ｅ）に接続され、エミッタ側はゲート
回路２のトランジスタＴ３のベースに接続されると共に
、順方向接続されたダイオードＤ１を介してゲート回路
１のトランジスタ′ｒＩのベースに接続されている。ま
た、ダイオードＤ＋のカソード側は定電流源ｒｓ、を介
して接地されている。ダイオードＤ＋　はトランジスタ
Ｔ３がしゃ断されないように入力信号ｖＩＮのレベルを
シフトさせるためのものであり、定電流源ＩＳｚは定電
流源■Ｓ、と同様にトランジスタのベース・エミッタ間
電圧の温度特性を考慮して設けられる。

なお、出力■。ＵＴはゲート回路２のトランジスタＴ４
のコレクタより取り出される。

第３図には第２図の回路における入力信号ＶＩＮと出力
信号■。Ｕアの波形の一例が示され、以下、第３図を併
用しながら回路動作について説明する。

まず、入力信号ＶＩＮのレベルが基準レベル■。

より低い場合（ただしＶＩＮ＞Ｏ）には、ゲート回路１
においてトランジスタＴ２が導通してそのエミッタ電位
ｖＥが電源電圧Ｅまで上昇する。これによってトランジ
スタＴ、はしゃ断されるため、ゲート回路２への電流供
給は行われず、従って、出力■。ＬＩＴはハイレベル（
電圧Ｅ）となる。

次に、入力信号■１Ｎのレベルが２つの基準レベル■、
とＶＨの間にある場合には、ゲート回路１においてトラ
ンジスタＴ１が導通してゲート回路２への電流供給が行
われる。さらに、トランジスタＴ１のコレクタ電位が低
下するためゲート回路２のトランジスタは作動可能状態
となり、この場合トランジスタＴ４が導通し、その負荷
抵抗Ｒｔにはゲート回路１からの電流が流れて電圧降下
が生じるなめ、出力■。Ｕアはローレベル（電圧ＶＥ）
となる。

さらに、入力信号ｖ１８のレベルが基準レベルｖＨより
高い場合には、ゲート回路１においてトランジスタＴ、
が導通し、ゲート回路２においてトランジスタＴ、が導
通ずるため、トランジスタＴ３のエミッタ電位が電源電
圧Ｅまで上昇してトランジスタＴ４はしゃ断される。従
って、出力ＶＯＵＴのレベルはハイレベル（電圧Ｅ）の
ままである。

第４図には本発明の他の実施例が示される。この実施例
の特徴は、ゲート回路１．２に基準電圧ＶＬ、Ｖ、ｌを
供給する基準レベル設定回路３ａにあり、この回路３ａ
は２つの回路技からなっている。

一方の回路技は、一端が電源（＋Ｅ）に接続された抵抗
Ｒ４と、一端がアースされた定電流源ＩＳ３と、抵抗Ｒ
４および定電流源１５３０間に順方向に介設されたダイ
オードＤ２からなり、定電流源■Ｓ、とダイオードＤ２
の接続点はゲート回路２のトランジスタＴ４のベースに
接続されている。

他方の回路技は、一端が電源（十Ｅ）に接続された抵抗
Ｒ３と、一端がアースされた定電流源ＩＳＡと、抵抗Ｒ
３および定電流源Ｉｓ、の間に順方向に直列に介設され
たダイオードＤ、およびＤ４からなり、ダイオードＤ４
と定電流源ＩＳ、の接続点はゲート回路ｌのトランジス
タＴｔのベースに接続されている。

第４図に示される実施例では、ダイオードＤ２によりト
ランジスタＴ、の温度によるベース・エミッタ間電圧の
変動が補償され、ダイオードＤ３およびＤ４によりトラ
ンジスタＴＳのベース・エミッタ間電圧とダイオードＤ
、の電圧降下の温度による変動が補償される。すなわち
、温度による入力信号ＶＩＮのレベル変動に応じた特性
を基準レベル設定回路３ａに持たせることにより、温度
特性の良好なウィンドウ型比較回路を提供することがで
きる。

なお、第２および第４図に示される実施例では、両ゲー
ト回路に印加される入力レベルに一定のレベル差を持た
せる回路としてダイオードＤ、が用いられているが、そ
れに限らず、一定のレベル差を持たせることができる手
段であれば何でもよく、例えば抵抗で代用することも可
能である。

〔発明の効果〕

以上説明したように本発明によれば、比較的簡単な回路
構成で、消費電力を低減させることができ、ＩＣ化する
上では極めて有用なものとなる。

【図面の簡単な説明】

第１図は本発明のウィンドウ型比較回路の原理ブロック
図、 第２図は本発明の一実施例を説明する回路図、第３図は
波形説明図、 第４図は本発明の他の実施例を説明する回路図、第５図
は従来形の一例を説明する回路図、第６図は従来形の他
の例を説明する回路図、である。 １．２・・・ゲート回路、 ３．３ａ・・・基準レベル設定回路、 ４・・・入力レベルシフト回路、 Ｔ　＋　”　Ｔ　ｓ・・・トランジスタ、Ｄｌ　〜Ｄ４
・・・ダイオード、 ＲＬ、　ＲＩ−Ｒｓ・・・抵抗、 ＶＩＮ・・・入力信号、　■。ｕＴ・・・出力信号、ｖ
Ｈ９ｖＬ・・・基準レベル、 Ｉｓ、〜ＩＳ、・・・定電流源。 本発明の原理ブロック図 第１図 本発明の一実施例を説明する回路図 第２図 波形説明図 本発明の他の実施例を説明する回路図 第４図 従来形の一例を説明する回路図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 差動的に接続された基準信号用トランジスタと入力信号
   用トランジスタを有する第１のゲート回路と、 差動的に接続された基準信号用トランジスタと入力信号
   用トランジスタを有し、該第１のゲート回路の出力が入
   力されるように直列に接続された第２のゲート回路と、 該第１および第２のゲート回路のそれぞれの基準信号用
   トランジスタへの入力レベルを互いに異なる値に設定す
   る基準レベル設定回路と、 該第１および第２のゲート回路のそれぞれの入力信号用
   トランジスタへの入力レベルの間に一定のレベル差を持
   たせる入力レベルシフト回路を備え、 該第１および第２のゲート回路の一方の入力信号用トラ
   ンジスタに入力信号を印加し、 該第２のゲート回路の基準信号用トランジスタから出力
   を得るようにしたウィンドウ型比較回路。