JPS6211750B2 - - Google Patents
Info
- Publication number
- JPS6211750B2 JPS6211750B2 JP54168995A JP16899579A JPS6211750B2 JP S6211750 B2 JPS6211750 B2 JP S6211750B2 JP 54168995 A JP54168995 A JP 54168995A JP 16899579 A JP16899579 A JP 16899579A JP S6211750 B2 JPS6211750 B2 JP S6211750B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- partition
- register
- base register
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005192 partition Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 11
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
本発明は、ベースレジスタのアドレス（レジス
タ番号）と、そのベースレジスタの内容によつて
表されるベースアドレスからの相対アドレス（変
位）とを指定することによつて主記憶装置上のデ
ータへアクセスするようなデータ処理装置におい
て、有限個のベースレジスタを効果的に割付ける
ことによつてより高速に実行できるオブジエクト
プログラムを生成するベースレジスタの割付け方
法に関する。 上記のようなデータ処理装置において、ベース
アドレスからの相対アドレス（変位）には上限が
あるので、一つのベースレジスタでは一時には主
記憶装置上の限られた範囲内のデータにだけしか
アクセスすることができない。そこで、広範囲に
わたるデータにアクセスするためには、一連のデ
ータを一つのベースレジスタで一時にアクセスす
ることのできる範囲を単位とする区画に分割し、
各区画の先頭アドレスをいくつかのベースレジス
タに格納して、そのベースレジスタのアドレスと
その区画内の相対アドレスとから必要なデータに
アクセスしなければならない。しかし、一般のプ
ログラムでは、扱うデータの範囲が有限個のベー
スレジスタによつてアクセスすることのできる範
囲よりも広い。そのため、有限個のベースレジス
タを何らかの方法で選択した区画に固定的に割付
ける。ベースレジスタが固定的に割付けられてい
ない区画の中に存在するデータにアクセスするた
めには、まずその区画の先頭アドレスを作業レジ
スタに格納し、次にその作業レジスタをベースレ
ジスタとして使用しなければならない。したがつ
て、有限個のベースレジスタを固定的に割付ける
区画の選択の方法の適否により、そのオブジエク
トプログラムの実行時の性能が左右される。 従来は、中に含まれるデータへの静的なアクセ
ス回数の多い区画から順にベースレジスタを固定
的に割付けていくという方法をとつていたが、こ
の方法には、アクセス回数の多寡が区画の先頭ア
ドレスのレジスタへの格納の必要回数に必ずしも
一致しないことから、最適なオブジエクトプログ
ラムを生成しえないという欠点がある。 本発明の目的は、データへのアクセスにおい
て、同一の区画へのアクセスが連続して起こる場
合には、その区画の先頭アドレスのレジスタへの
格納はただ１回で済むことから１回と計数し、そ
の計数の多い区画から順にベースレジスタを固定
〓〓〓〓〓
的に割付けていくという方法をとることにより、
区画の先頭アドレスのレジスタへの格納の全体と
しての回数を減らし、比較的高速なオブジエクト
プログラムを生成するベースレジスタの割当て方
法を提供するにある。 本発明は、データへのアクセスにおいて、同一
の区画へのアクセスが連続して起こる場合には、
たとえその区画にベースレジスタが固定的に割付
けられていなくても、その区画の先頭アドレスの
作業レジスタへの格納はただ１回で済むことを利
用し、同一の区画へのアクセスが連続して起こる
範囲を参照区分という概念で一括し、参照区分数
の多い区画から順にベースレジスタを割付けてい
くことにより、区画の先頭アドレスの作業レジス
タへの格納の全体としての回数を減らし、より高
速なオブジエクトプログラムを生成するようにし
たものである。 いま例えば12個の割付け可能なベースレジスタ
と２つの作業用ベースレジスタがあり、４キロバ
イトづつを１頁すなわち１区画として１つのベー
スレジスタを割付ける場合を考える。翻訳するプ
ログラムが80キロバイトの記憶領域をしめるとす
る時、４キロバイトを１区画とした20区画できる
が、この20区画の内12個のベースレジスタにより
12区画には固定的にベースレジスタを割付け、残
りの６区画はその区画が実行される度に動的に２
つの内の何れかの作業用ベースレジスタを割付け
る。従来は各区画内のデータに処理装置がアクセ
スする全アクセス回数を各区画毎に加算し、最も
アクセス回数の多い区画から順に12個のベースレ
ジスタを割付けていた。本願は固定的にベースレ
ジスタを割付ける区画を選択する新な方法を与え
るものであり、ある区画が何度アクセスされても
その途中に別の区画がアクセスされずに連続して
アクセスされるならば、同じベースレジスタが続
けて利用されベースレジスタを切り換える必要が
ないので、同一区画への連続したアクセスは参照
区分数が１回と数える。このようにして各区画毎
の参照区分数を数え、その参照区分数の多い区画
順に12個のベースレジスタを割付けようとするも
のである。 データへのアクセスにおいて、区画Ａ、Ｂ、Ｃ
へのアクセスが次のような順序で生じるものとす
る。 CAAAACBBBCBB この場合、各区画ごとのアクセス回数と参照区
分数は次のようになる。
タ番号）と、そのベースレジスタの内容によつて
表されるベースアドレスからの相対アドレス（変
位）とを指定することによつて主記憶装置上のデ
ータへアクセスするようなデータ処理装置におい
て、有限個のベースレジスタを効果的に割付ける
ことによつてより高速に実行できるオブジエクト
プログラムを生成するベースレジスタの割付け方
法に関する。 上記のようなデータ処理装置において、ベース
アドレスからの相対アドレス（変位）には上限が
あるので、一つのベースレジスタでは一時には主
記憶装置上の限られた範囲内のデータにだけしか
アクセスすることができない。そこで、広範囲に
わたるデータにアクセスするためには、一連のデ
ータを一つのベースレジスタで一時にアクセスす
ることのできる範囲を単位とする区画に分割し、
各区画の先頭アドレスをいくつかのベースレジス
タに格納して、そのベースレジスタのアドレスと
その区画内の相対アドレスとから必要なデータに
アクセスしなければならない。しかし、一般のプ
ログラムでは、扱うデータの範囲が有限個のベー
スレジスタによつてアクセスすることのできる範
囲よりも広い。そのため、有限個のベースレジス
タを何らかの方法で選択した区画に固定的に割付
ける。ベースレジスタが固定的に割付けられてい
ない区画の中に存在するデータにアクセスするた
めには、まずその区画の先頭アドレスを作業レジ
スタに格納し、次にその作業レジスタをベースレ
ジスタとして使用しなければならない。したがつ
て、有限個のベースレジスタを固定的に割付ける
区画の選択の方法の適否により、そのオブジエク
トプログラムの実行時の性能が左右される。 従来は、中に含まれるデータへの静的なアクセ
ス回数の多い区画から順にベースレジスタを固定
的に割付けていくという方法をとつていたが、こ
の方法には、アクセス回数の多寡が区画の先頭ア
ドレスのレジスタへの格納の必要回数に必ずしも
一致しないことから、最適なオブジエクトプログ
ラムを生成しえないという欠点がある。 本発明の目的は、データへのアクセスにおい
て、同一の区画へのアクセスが連続して起こる場
合には、その区画の先頭アドレスのレジスタへの
格納はただ１回で済むことから１回と計数し、そ
の計数の多い区画から順にベースレジスタを固定
〓〓〓〓〓
的に割付けていくという方法をとることにより、
区画の先頭アドレスのレジスタへの格納の全体と
しての回数を減らし、比較的高速なオブジエクト
プログラムを生成するベースレジスタの割当て方
法を提供するにある。 本発明は、データへのアクセスにおいて、同一
の区画へのアクセスが連続して起こる場合には、
たとえその区画にベースレジスタが固定的に割付
けられていなくても、その区画の先頭アドレスの
作業レジスタへの格納はただ１回で済むことを利
用し、同一の区画へのアクセスが連続して起こる
範囲を参照区分という概念で一括し、参照区分数
の多い区画から順にベースレジスタを割付けてい
くことにより、区画の先頭アドレスの作業レジス
タへの格納の全体としての回数を減らし、より高
速なオブジエクトプログラムを生成するようにし
たものである。 いま例えば12個の割付け可能なベースレジスタ
と２つの作業用ベースレジスタがあり、４キロバ
イトづつを１頁すなわち１区画として１つのベー
スレジスタを割付ける場合を考える。翻訳するプ
ログラムが80キロバイトの記憶領域をしめるとす
る時、４キロバイトを１区画とした20区画できる
が、この20区画の内12個のベースレジスタにより
12区画には固定的にベースレジスタを割付け、残
りの６区画はその区画が実行される度に動的に２
つの内の何れかの作業用ベースレジスタを割付け
る。従来は各区画内のデータに処理装置がアクセ
スする全アクセス回数を各区画毎に加算し、最も
アクセス回数の多い区画から順に12個のベースレ
ジスタを割付けていた。本願は固定的にベースレ
ジスタを割付ける区画を選択する新な方法を与え
るものであり、ある区画が何度アクセスされても
その途中に別の区画がアクセスされずに連続して
アクセスされるならば、同じベースレジスタが続
けて利用されベースレジスタを切り換える必要が
ないので、同一区画への連続したアクセスは参照
区分数が１回と数える。このようにして各区画毎
の参照区分数を数え、その参照区分数の多い区画
順に12個のベースレジスタを割付けようとするも
のである。 データへのアクセスにおいて、区画Ａ、Ｂ、Ｃ
へのアクセスが次のような順序で生じるものとす
る。 CAAAACBBBCBB この場合、各区画ごとのアクセス回数と参照区
分数は次のようになる。
【表】
固定的に割付けることのできるベースレジスタ
の個数が１個であると仮定すると、そのベースレ
ジスタは従来の方法では区画Ｂに、本発明の方法
では区画Ｃに固定的に割付けられる。 区画Ｂを固定的に割付けた場合、他の区画の先
頭アドレスを作業レジスタに格納しなければなら
ない回数は３回である。区画Ｃを固定的に割付け
た場合には、その回数は２回である。 上記の本発明の一実施例によれば、本発明によ
るベースレジスタの割付け方法が、区画の先頭ア
ドレスの作業レジスタへの格納回数を減少させる
効果がある。 以下この発明を図により説明する。 図は本発明の構成の一実施例である。図におい
て、MCGは言語翻訳におけるコード生成手段で
あり、BAMは本発明に基くベースレジスタ割付
け手段、DCRは区画の計数手段、BARはベース
レジスタ動付け部である。 図において、コード生成手段MCGがベースレ
ジスタの割付け要求をベースレジスタ割付け手段
BAMに出すと、まず区画計数手段DCRが区画毎
に連続したアクセスは１回とするアクセス回数を
計数すると共に、これ等の計数結果に基き、ベー
スレジスタ割付け部BARがアクセス回数の多い
順にベースレジスタを割付ける。 本発明によれば、データの区画の先頭アドレス
を作業レジスタへ格納する回数を減少することが
できるので、より高速に実行することのできるオ
ブジエクトプログラムを生成する効果がある。
の個数が１個であると仮定すると、そのベースレ
ジスタは従来の方法では区画Ｂに、本発明の方法
では区画Ｃに固定的に割付けられる。 区画Ｂを固定的に割付けた場合、他の区画の先
頭アドレスを作業レジスタに格納しなければなら
ない回数は３回である。区画Ｃを固定的に割付け
た場合には、その回数は２回である。 上記の本発明の一実施例によれば、本発明によ
るベースレジスタの割付け方法が、区画の先頭ア
ドレスの作業レジスタへの格納回数を減少させる
効果がある。 以下この発明を図により説明する。 図は本発明の構成の一実施例である。図におい
て、MCGは言語翻訳におけるコード生成手段で
あり、BAMは本発明に基くベースレジスタ割付
け手段、DCRは区画の計数手段、BARはベース
レジスタ動付け部である。 図において、コード生成手段MCGがベースレ
ジスタの割付け要求をベースレジスタ割付け手段
BAMに出すと、まず区画計数手段DCRが区画毎
に連続したアクセスは１回とするアクセス回数を
計数すると共に、これ等の計数結果に基き、ベー
スレジスタ割付け部BARがアクセス回数の多い
順にベースレジスタを割付ける。 本発明によれば、データの区画の先頭アドレス
を作業レジスタへ格納する回数を減少することが
できるので、より高速に実行することのできるオ
ブジエクトプログラムを生成する効果がある。
図は本発明の構成の一実施例である。図におい
て、MCGは言語翻訳におけるコード生成手段で
あり、BAMは本発明に基くベースレジスタ割付
け手段、DCRは区画の計数手段、BARはベース
レジスタ割付け部である。 〓〓〓〓〓
て、MCGは言語翻訳におけるコード生成手段で
あり、BAMは本発明に基くベースレジスタ割付
け手段、DCRは区画の計数手段、BARはベース
レジスタ割付け部である。 〓〓〓〓〓
Claims (1)
- １ ベースレジスタとそのベースレジスタの内容
によつて表されるベースアドレスからの相対アド
レスとで主記憶装置上のデータへアクセスするよ
うなデータ処理装置で、有限個のベースレジスタ
を割付けてオブジエクトプログラムを生成する翻
訳方式において、一つのベースレジスタで一時に
アクセスできる範囲、すなわち一つの区画に対し
同一区画内の連続したアクセスを参照区分とする
参照区分数の多い区画から順に有限個のベースレ
ジスタの一部を割付けることを特徴とするベース
レジスタの割付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16899579A JPS5690360A (en) | 1979-12-25 | 1979-12-25 | Assignment method of base register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16899579A JPS5690360A (en) | 1979-12-25 | 1979-12-25 | Assignment method of base register |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5690360A JPS5690360A (en) | 1981-07-22 |
| JPS6211750B2 true JPS6211750B2 (ja) | 1987-03-14 |
Family
ID=15878393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16899579A Granted JPS5690360A (en) | 1979-12-25 | 1979-12-25 | Assignment method of base register |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5690360A (ja) |
-
1979
- 1979-12-25 JP JP16899579A patent/JPS5690360A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5690360A (en) | 1981-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511964A (en) | Dynamic physical memory mapping and management of independent programming environments | |
| US5802341A (en) | Method for the dynamic allocation of page sizes in virtual memory | |
| US4777589A (en) | Direct input/output in a virtual memory system | |
| US6070173A (en) | Method and apparatus for assisting garbage collection process within a java virtual machine | |
| US5860144A (en) | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| US4991082A (en) | Virtual storage system and method permitting setting of the boundary between a common area and a private area at a page boundary | |
| US6823438B2 (en) | Method for memory allocation and management using push/pop apparatus | |
| JPS6211750B2 (ja) | ||
| EP0175398A2 (en) | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses | |
| KR100315500B1 (ko) | 메모리할당방법 | |
| JPH04344549A (ja) | 計算機システムにおけるページ割り当て方式 | |
| KR100207335B1 (ko) | 마이크로컴퓨터와 어드레스 발생 방법 | |
| JP3456727B2 (ja) | データ処理装置 | |
| JPS6299844A (ja) | アドレス変換装置 | |
| JPH01140342A (ja) | 仮想計算機システム | |
| JP2003248620A (ja) | 動的メモリ管理方法及び動的メモリ管理情報処理装置 | |
| JPS62174848A (ja) | リソ−ス割付・アクセス方式 | |
| JPH09167114A (ja) | マルチスレッドタスクのスタック割り当て方法 | |
| JP2596185B2 (ja) | アカウント採取方式 | |
| JPH02171831A (ja) | コンパイラのデータ接近方式 | |
| JPH01273153A (ja) | 仮想記憶制御方式 | |
| JPH0517583B2 (ja) | ||
| JPH03129543A (ja) | 主記憶装置管理方式 | |
| JPS54134529A (en) | Information processing system |