JPS62113240A - プロログ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、述語論理にもとすくプログラミング言語プロ
ログの処理装置に関する。

（従来の技術） 従来、この種のプロログ処理装置としては特公昭５９−
’４１０６４４１０６４号プロミグ開示されているよう
に、バックトラック案行時に問合せ節の述語名と同じ述
語名をもつ節のアドレス乞見出し、処理ン続けると云り
構ｇが公知である。

第４図は、従来技術によるプロログ処理装置の動作例に
示すタイミング図である。従来技術によるプロログ処理
装置においては、第４図に示すようにアドレスレジスタ
にアドレスＡｏが与えられてから、次のアドレスＡＩが
与えられ、ｂｔでに３マシンサイクルン要している。

（発明が解決しようとする問題点） 上述し几プロログ処理装置は、バックトラックすること
が判明してから、問合せ節の述語名と同じ述語名ンもつ
節のアドレスヶみつけ出す時間が必要であり、このため
に性能が低下すると云う欠点がある。

本発明の目的は、バックトラックの実行前に、前もって
問合せ節の述語と同じ述語ｔもつ節を指示シ、アドレス
ケスタックすることによって上記欠点χ除去し、性能の
低下することがないように構成し几プロログ処理装置を
提供することにある。

（問題点Ｙ解決する九めの手段） 本発明によるプロログ処理装置はスタック記憶手段と、
ポインタレジスタ手段と、選択制御手段と７具備して構
成し念ものである。

スタック記憶手段は、バックトラック実行前に問合せ節
の述語と同じ述語乞もつ節を指示するアドレスをスタッ
クするためのものである。

ポインタレジスタ手段は、上記指示されｔアドレスによ
って述語名とその引数より成る節で表わす事象の間の関
係を記述する几めのものである。

選択制御手段は、ポインタレジスタ手段の内容により解
くべき問題を書下すためのものであるＯ （実　施　例） 次に、本発明について図面を参照して詳細に説明する。

本実施例では、プロログの述語χ述語名（引数１、引数
２、・・・・・・）の形式で表現する。引数は定数ま几
は変数であり、変数引数の先頭にに＊印χ付けて区別す
る。プログラムの一文ン節と呼び、−膜形式は述語１←
述語２、述語３、・・・・・・、述語ｎのとおりである
。←印は論理記号であり、その左側に存在し得る述語は
高々１個である。これンヘッド部と呼び、←印の右側ｔ
ボディ部と呼ぶが、−ボディ側の述語ン区切る１、１印
は、述語間の論理積を表わす。述語２、述語３、・・・
・・・、述語ｎの論理積が成立するとき、上記の一般形
式は述語１が成立することｔ表現しており、この形式を
規則節と呼ぶ。−膜形式の特殊形として、ヘッド部のみ
から成る節を宣言節と呼び、ボディ部のみから成る節ン
問合せ節と呼ぶ。

プロログのプログラム実行は、以下の３ステツプにより
行われる。

第１のステップでは、問合せ節のボディ部に現れる述語
と同一の述語をヘッド部にもつ節を見出す。ここで、双
方の述語の引数同志ｔ１その並び順に比較し、一致ＶＩ
Ｉべる操作７行う。

引数同志の比較において、一方が変数、他方が定数であ
れば、変数に定数値がバインドされる。

ま几、双方ともに変数であれば、同一値をとるように一
方Ｙ他方へのポインタに書換える。

第２のステップでは、第１のステップによって比較した
結果から述語同志の一致が確認されｔ節が見出されると
、次には見出され法部のボディ部に着目して、これ７問
合せ節と同様に考え、第１のステップの処理に戻る。

もし、その節が宣言節であれば第１のステップの最初に
参照された節のボディに引続く述語の処理へ移る。もし
、引続く述語がなければ、全処理ン終了する。

第３のステップでは処理χ進めて、第１のステップの最
初に戻る場合乞バンクトラックと呼ぶ。

本発明によるプロログ処理装置においてに、プロログの
節の内部表現として第１図に示すような５種類の表形式
ン使用する。第１図において、２１は手続きテーブル（
ＰＴ）、２２は節テーブル（ＯＴ）、２３はヘッドテー
ブル（ＨＴ）、２４はボディテーブル（ＢＴ）、２５は
引数テーブル（ＡＴ）である。

上記各テーブルのフォーマットはいずれも同様であり、
４２Ｉｌ類のフィールドから成立っている。２１１　、
２２１　、２３１　、２４１　、２５１はそれぞれ各テ
ーブルを識別する識別子を定義する識別フィールドであ
る。

手続きテーブル（ＦＴ）２１のエントリは、ヘッド部に
現れるユニークな述語名ごとにひとつだけ作られる。手
続きテーブル２１のフィールド２１２Ｕ、他のＰＴエン
トリのメモリ格納番地、フィールド２１３　ｆｌ述語名
、フィールド２１４ハ手続きテーブル２１の先頭エント
リのメモリ格納番地である。

節テーブル（ＯＴ）２２のエントリにプログラムの節ご
とにひとつだけ作られる。節テーブル２２のフィールド
２２２は同一の述語名ケヘッド部にもつ節に対応し、他
のＯＴエントリのメモリ格納番地、フィールド２２３は
ＨＴエントリのメモリ格納番地、フィールド２２４はＢ
Ｔエントリのメモリ格納番地である。

ヘッドテーブル２３のエントリは、ヘッド部の引数ごと
にひとつだけ作られる。ヘッドテーブル２３のフィール
ド２３２は同一ヘッド部述語の他の引数に対応するＨＴ
エントリのメモリ格納番地、フィールド２３３は引数の
値、フィールド２３４に未使用である。

ボディテーブル２４のエントリは、節のボディ部に現れ
る述語ごとにひとつだけ作られる。ボディテーブル２４
のフィールド２４２は節円の他のＢＴエントリのメモリ
格納番地、フィールド２４３は対応する述語名、フィー
ルド２４４は引数情報ン格納するＡＴエントリのメモリ
格納番地である。引数テーブル２５のエントリは、ボデ
ィ部に現れる述語の引数ごとにひとつだけ作られる。

引数テーブル２５のフィールド２５２ハ他のＡＴエント
リのメモリ格納番地、フィールド２５３は引数の値、フ
ィールド２５４は未使用である。引数を含むフィールド
２３３　、２５３は対応する引数が変数であるとき、特
別な取扱いが必要となる。

変数引数は名前の先頭に＊を付されて表わされるが、ひ
とつの節円で同一の渦現（例えば、＊Ａと＊Ａ、＊Ｂと
＊Ｂ）が与えられ几ときには、同一の値ンもつべき変数
として取扱う。すなわち、ひとつの節のヘッド部とボデ
ィ部とを通して、同一の変数名が現れたときには、２つ
目以降に対応する引数格納フィールド２３３　、２５３
は、ひとつ目の引数が出現し九ヘッドテーブル、ま次は
引数テーブルのエントリのメモリ格納番地である。

ｆＪｚ図は、本発明によるプロログ処理装置の一実施例
を示すブロック図である。

第２図において、１にアドレスレジスタ、２は第１図の
内部表現形式に従ってデータを格納するための記憶装置
、３は記憶装置２の読出しレジスタ、４１〜４３ハそれ
ぞれ読出しレジスタ３に読出される第２〜第４のフィー
ルドの内容Ｙ保持するためのポインタレジスタ群、６．
７は読出しレジスタ３に読出される第２および第３のフ
ィールドの内容乞それぞれ保持するためのポインタレジ
スタ、９はスタックヶ構成する几めのスタック記憶部、
５はポインタレジスタ４１．４２，４３．６　、および
スタック記憶部９のうちのいずれかひとつン選択する几
めの選択回路、１０は制御部である。

第２図において、アドレスレジスタｌによって指定され
たアドレスが記憶装置２に送出されると、該当するデー
タが読出しレジスタ３にロードされる。読出しレジスタ
３には、第１図に示す表形式のエン）　ＩＪがひとつだ
け読出される。

第１のフィールドは制御部１０へ送出され、第２のフィ
ールドはレジスタ４１，６．および制御部へ送出される
。第３のフィールドはレジスタ４２、およびレジスタ７
へ送出される。第４のフィールドはレジスタ４３、およ
び制御部ｌＯへ送出される。レジスタ４１．４２　、４
３　、６、およびスタック記憶部９の出力が選択回路５
により選択され、アドレスレジスタ１に送出される。レ
ジスタ６の出力は、スタック記憶部９にも送出される。

レジスタ７の出力は、制御部１０に送出される。

本実施例では、複数のサイクルのうちの１サイクルを利
用して、バックトラックに使用されるアドレスケスタッ
ク記憶部９にセットするよりに構成しである。この動作
のようすを第３図に示す。

第３図において、す、イクルＴｌにおいてにアドレスレ
ジスタｘＶｃｐ’ｒエントリＡｏｆ指すアドレスが与え
られると、サイクルＴｌの終りにデータレジスタ３へＰ
ＴエントリＡ　Ｏカロードされる。サイクルＴ２の終り
において、ポインタレジスタ４１〜４３　、６　、７に
データレジスタ３からＰＴエントリＡＯの対応するフィ
ールドがロードされる。

制御部１０にはすべてのフィールドがデータレジスタ３
から転送される。サイクルＴ３の終りにレジスタ４３の
内部のＯＴＰフィールドが選択回路５によって選択され
、アドレスレジスタ１にロードされる。このとき、選択
回路５の選択の指示は、制御部１０がＰＴエントリであ
ることン認識して行う。サイクルＴ４の終りにおいては
、アドレスレジスタ１によって指定され７ｊＯＴエント
リＡ１がデータレジスタ３にロードされる。

アドレスレジスタｌには、レジスタ６からＰＴエントリ
ＡＯの内部のＬＩＮＫフィールド、すなわち他のＦＴエ
ントリのアドレスがロードされ、制御部１０によってレ
ジスタ６乞選択するように制御される。サイクルＴａの
終りには、ポインタレジスタ４１〜４３にデータレジス
タ３からのＯＴエントリの各対応するフィールドがロー
ドされる。このとき、制御部ｌＯによってポインタレジ
スタ６．７の内容は不変に保几れている。データレジス
タ３にｉｌｃ、ＡＯＯＬ　Ｉ　ＮＫフィールドによって
指定される他のＰＴエントリＢＯがロードされる。サイ
クルＴ６においては、レジスタ３の内部のＰＴエントリ
が制御部１０に転送される。ポインタレジスタ７の内部
に保持されているエントリｐ、　ｏ　ｙ）　Ｐ　Ｎ　Ａ
　Ｍ　Ｅと、エンドＩＪＢＯのＰＮＡＭｇとを比較する
。両者が一致していれば、一致している内容ンポインタ
レジスタ６の内部のＰＴ二ノントリアドレススタック記
憶部９とに書込む。両者が一致していなければ、書込み
は行われない。このサイクルＴ６の終りでに、レジスタ
３の内部のＯＴエントリの各フィールドがポインタレジ
スタ４１〜４３にロードされる。

以下、このようにして初めのＰＴエントリＡＯに対する
処理ケ続行すると同時に、同じＰＮＡＭＥをもつＰＴエ
ントリのアドレスをスタック記憶部９に書込んでゆく。

従って、バックトラックが必要なときには、スタック記
憶部９の内部のアドレスを順次使用することにより、同
じＰＮＡＭＥＹもつＰＴエントリ乞直ちに読出丁ことが
できる。

上記動作は、選択回ｗｒ５がスタック記憶部９乞選択す
ることによって実行される。

（発明の効果） 以上説明し友ように本発明では、同じ述語（ＰＮＡＭＥ
：ＩｎもつＦＴエントリのアドレスン前もってスタック
しておくことにより、プロログχ高速に実行することが
できると云う効果がある。

【図面の簡単な説明】

第１図は、プロログ節の内部表現形式ン示す説明図であ
る。 第２図は、本発明によるプロログ処理装置の一実施例を
示すブロック図である。 第３図は、第２図に示すプロログ処理装置の動作を表わ
すタイムチャートである。 第４図は、従来技術によるプロログ処理装置の動作ン表
わすタイムチャートである。 １・・・アドレスレジスタ　　２・・・記憶装置３・・
・データレジスタ ４１〜４３，６．７・・・ポインタレジスタ５・・・選
択回路　　９・・・スタック記憶部１０・・・制御部 ２２Ｉ：Ａ 才３図 才４図

Claims (1)

【特許請求の範囲】
1. バックトラック実行前に問合せ節の述語と同じ述語をも
   つ節を指示するアドレスをスタックするためのスタック
   記憶手段と、前記指示されたアドレスによって述語名と
   その引数より成る節で表す事象の間の関係を記述するた
   めのポインタレジスタ手段と、前記ポインタレジスタ手
   段の内容により解くべき問題を書下すための選択制御手
   段とを具備して構成したことを特徴とするプロログ処理
   装置。