JPS607539A - 述語論理型言語処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は述語論理型言語処理装置に関する。

〔技術環境〕

述語論理型言語処理装置とは述語名とその引数よりなる
述語の連なりから成る節の集合として書き下す述語論理
型言語全処理する装置であるが、以下代表的なプログラ
ミング言語であるプロログ言語を例にとり説明する。

プロログにおいては表現すべき事象を述語名とその引数
の結合から成る「述語」によって表現し、更に述語間の
関係を記述する。例えば、「太部は果物を好む」という
事象は下記のように記述できる。

好む（太部、−Ｘ−物）−果物（条物）本例で［好むコ
と「果物Ｊ′ｆｔ−述語名、「太部コ「薫物」を引数と
称し、矢印はその引数が変数であることを表わす。即ち
、上側は「太部」は「果物」という述語名で表記された
連語の引数として書かれている事物を「好む」ことを表
現している。

従って、 果物（いちご） という文が他に書かれていれば、三段論法の推論によっ
て、「太部はいちごを好む」という結論が得られる。

前記のプロログは述語論理型言語としてその利用領域が
拡大している。しかし、更に利用領域を拡大するために
は、プログラムの処理効率を高める必要がある。

〔従来技術〕

従来、このプロログの処理は汎用計算機で実現されてい
る。しかし力から、汎用計算機処理装置のハードウェア
構成による制約上受は扁球にプロログプログラムを処理
することができなかった。

プロログプログ２ムの実行は述語間の一致を比較する処
理が基本になっている。例えば、前記の「・・・・・・
−果物（＊物）」と「果物（いちご）」とを比較して両
述語間の一致をＪＭべる処理が基本である。この処理を
高速に実現するためには双方の述語を同時に読み出して
述語名およびそれに続（引数の一致を順次調べる必要が
ある。

しかしながら、従来計算機では記憶装置からの読出しは
一時には一語あるいに一つのまとまった領域からのみ可
能であり、別個の領域から同時に読み出すことはできな
かった。この状況は従来の計算機で調速バッファ機能を
実現しているキャッシュメモリでも同様で、処理装置側
からのキャッシュメモリへの参照は一語あるいは一つの
領域からのみ可能である。このハードウェア構成が従来
計算機でプロログプログラムを制球に処理する制約とな
っている。

〔発明の目的〕

本発明はプロログに代表さｎ、る述語調理型言語のため
の処理装置として、同時に読出し＝Ｊ能なバッファメモ
リを備えることにより、前記述語と述語を高速に比較で
きるようにした装置を提供するものである。

〔発明の構成〕

本発明の述語論理型言語処理装置は述語名とその引数よ
り成る述語の連らなりから成る節の集合として書き下す
述語論理型言語を処理する装置において、前記装置内で
の前記節の内部表現を格納する記憶装置と、前記記憶装
置から読み出された節の内部表現を一時的に格納する複
数のバッファメモリと、前記述語間の関係を次々にたど
る道筋を保持する／こめのスタック機構および複数筒の
内部レジスタおよびバッファメモリの管理機能および前
記述語の一致を調べるための比較機能を含む制御装置と
を備え、口ｉ］記制御装置の制御の丁に一つの述語の内
部表現を前記複数のバッファメモリのうちの一つに格納
し、他の述語の内部表現を口１」記複数のバッファメモ
リの他の−・りに格納し、前記各バックアメモリの読出
しを同時に行うことにより互いの述語間の一致を検出で
きるようにしたことを特徴とする。

〔実施例の説明〕

以下本発明の一実施例を図面を用いて詳細に説明する。

本実施例では、プロログの述語を次の形式で表現する。

述語名（引数１．引数２．・・・・・・）引数は定数ま
たは変数であり、変数引数の先頭には矢印を付けて区別
する。プロログの一文を節と呼び、一般形式は以下のと
おりである。

述語１←述語２．述語３．・・・・・・、述袷ｎ←印は
論理記号であり、その左側に存在し待する述語は冒々−
箇である。これをヘッド部と呼び、←印の右側をボデ、
１部と呼ぶが、ボディ側の述語を区切る５、′印は述語
間の論理積を表わす。、に記の一般形式は述語２．述語
３．・・・・・・、述語ｎの論理積が成立するとき、述
語１が成立することを表現しており、この形式を規則節
と呼ぶ。

一般形式の特殊形として、−＼ラド部のみから成る節を
宣言節、ボディ部のみから成る節を間合わせ節と呼ぶ。

プロログのプログラム実行は以下のステップで行われる
。

（１）　ｊｌｉ」のボディ部に現わｎる述語と同一の述
語をヘッド部に持つ頗を見出す。ここで双方の述語の引
数同士全その並び順に比較し、一致を調べる操作全行う
。ここですべての引数が一致するとステップ（２）に移
るすべての引数が一致していなければステップ（１）の
処理を繰り返す。

引数同士の比較において、一方が変数、他方が定数であ
れば、変数に定数の値がバインドさ八る。まプヒ双万共
に変数であれば同一値を採るべく、一方が他方へのポイ
ンタに’ｆ−１き換えられる。この二通りの処理も一致
条件金満たすものである。

（２）ステップ（１）で比較の結果述語同士の一致が確
認された節のボディ部の処理へと制御が移り、ステップ
（１）へ戻る。もしその節が宣言ｊ舅であれは、ステッ
プ（１）の最初に参照された節のボディの引き続く述語
の処理へ移る。もし引続く述語が無ければ全処理を終了
する。

第１図はプロログのプログラム例全示す。図中、“Ｐｌ
“、“Ｐ２゛は述語名、“Ａ゛、“Ｂ　ｍ、“Ｃ−。

“Ｄ゛、“Ｅ゛は定数引数、“＊Ｘ゛、“＊ｙ”。

“＊ｚ゛　は変数引数である。節１は規則節であり、節
２１節３は宣言節、頗４は間合わせ節である。

以下、このプログジムの処理の流れ全説明する。

プログラムの実行は間合わせ節から始まる。第１図の例
では節４の最初の述語“Ｐｌ　（＊ｘ、＊ｙ）“の処理
から始′まり、ステップ（１）によつ−０節１が見出さ
れ、すべての引数が一致することからステップ（２）へ
進む。ここで変数“＊ｘ゛　には節１の定数値“Ａ゛が
バインドされ、変”ａ”＊ｙ”　には変数“＊ｚ゛がバ
インドされて“＊ｙ゛と“＊ｚ゛の値が等しいことが示
される。

ステップ（２）では節１のボディ部“Ｐ２　（Ｂ、　Ｃ
。

黄乙）゛　の処理へ進み、ステップ（１）へ戻って節２
との一致ｆ：調べ不一致であることから、次に述語名“
Ｐ２”をヘッド部として持つ節３との一致を調べる。節
１のボディ部と節３のヘッド部とは一致シて、ステップ
（２）の処理へと進む。ここで変数“＊ｚ゛には節３の
定数値“八゛がバインドされる。前記処理の結果、変数
“＊ｙ゛と変数“＊ｚ゛の値が等しい関係にあることか
ら変数“＊ｙ゛　の値・も定数値＃Ａ゛になる。

前記ステップ（２）においてｍ１３が宣言節であること
から、節１の処理・＼制御が戻る。通工のボディ部には
述語“Ｐ２　（Ｂ、　Ｃ，冬ｚ）゛　に続く述語はない
ので、節１の処理は終了し、節ｌの処理に制御全数し＞
’Ｃ’ｆｊＪ５４の処理へｉシ制御が戻る。これまでの
処’Ｌ！ｉ結果として、節４の変数″＊、　ｘ　Ｗ−に
は定数値“Ａ″がバインドでれ、変数“＊ｙ１にも同じ
く定数値＃Δ゛がバインドてれる。

次に、節４の２普目の述語“Ｉ’ｌ　（＊ｘ、　＊ｘ）
　−が処理対象となり、ステップ（１）によって節１が
見出され、引数を比１夕した結果述語の一致が認めらら
れる。この引数の一致倹査におい゛て、変数“＊Ｘ“の
値は前記の処理により得られた定数値“Ａ゛である。゛
また、笥１１の変数“＊ｚ”Ｊ直も変数“＊Ｘ゛と同一
の値になることがら定数値“Ａ゛となる。変数“暑・ｚ
゛は節４の１番目の述語“Ｐ　ｉ　Ｃ＊ｘｐ　＊ｙ）　
”の処理では定数値“Ａ゛にバインドされたが、節４の
２＠目の述語“ｐｌ　（＊ｘ、　＊ｘ）　”の処理では
、節１は新たな処理対象である。このときには変数“＊
２“は特定の値がバインドされていない変数であり前記
ステップ（１）の処理で初めて変数“＊ｘ゛の値“八１
にバインドされる。

以下、ステップ（２）で節１のボディ部を処理し、ステ
ップ（１）の処理を進める。節１のボディ部と節２は不
一致となり、節３と一致する。次にステップ（２）によ
り、節４０２番目の述語の処理として一致したことを節
４に返し、すべての処理を終了する。

本実施例の装置においては、プロログの節の内部表現と
して、第２図の例に示す形式を用いる。

第２図は第１図に示したプロログプログラムの節１に対
応する内部表現を示す例である。本実施例の装置では、
節毎に第２図に示すようなひとまと゛まりの領域で記述
される内部表現を持つ。この節毎の内部表現を「コード
」と呼ぶ。第２図の各行を語と呼び１語はタグフィール
ドと値フィールドから構成される。タグフィールドには
その語の属性情報が保持され、値フィールドにはタグで
示される属性に対応する値が保持されて（０る。

コードの先順の語「ヘッダ」はコード全体に係る情報を
保持する。すなわち規則節、宣言節２間合わせ節のいず
れに対応するコードであるかを示す情報２節の中にある
ユニークな変数の数に係る情報などを保持する。

コードの第２語である「ポインタ」はそのコードと同一
の述語名をヘッド部として持つ節へのリンク情報を保持
する。

第３語は、節１の述語名”ｐ　１−に対応して、述語名
を値として持つことを示すタグフィールドと、その述語
名は具体的に“Ｐｌ”であることを示す値フィールドを
持つ。第４語では述語“Ｐｌ（Ａ、％ｘ）“の第１引数
“八〇の属性がアトムであることをタグフィールドで示
し、その値が“Ａ゛であることを値フィールドで示す。

第５語では述語“Ｐｌ（Ａ。

＊２）゛の第２引数である変数“＊ｚ゛の属性が変数で
あることをタグフィールドで示し、その変数が節１の中
に現われる最初の変数であることを示す番号（０）を値
フィールドの値として持つ。

以下、節１のボディ部の述語名“Ｐ２．引数“Ｂｍ、“
Ｃ゛、“＊乙゛にそれぞれ第２図の第６語〜第９語が対
応する。ここで、第９語の変数“＊ｚ゛と第５語の変数
“＊ｚ゛とが同一の変数であることはこれらの語の値フ
ィールドが同一変数番号（０）であることで示される。

第３ｂ父上説明した内部表現によって第１図のプログラ
ム例を表現した図である。図中値フィールド中のｎａｌ
ｌはメモリリンクの終端であることを示す。節１，２，
３．４に対応して４つのコードが表現されている。

ボディ部の述語の述語名と同一の述語名をヘッドとして
持つ述語との一致を調べるときに比較対象となる節を指
定するために、ボディ部の述語名にはヘッド部に同一述
語名を持つ節に対応する内部表現のアドレスが格納され
ている。これらの関係は図中の破線で示す。

同一の述語名をヘッド部に持つ節はコードの第２語であ
るポインタによってリンクされる。例え７ば、節２と節
３とは同一の述語名をヘッド部に有する節であるので、
節２から節３にリンクされる。

第４図は本発明の装置の一実施例を示すブロック図であ
る。図中１００　は第３図の説明で述べた内部表現をそ
のままの形で格納する記憶装置、１０１は記憶装置１０
０に格納されているコードを読出すためのアドレスレジ
スタ、１０２は記憶装置１００から読出されたコードを
一時的に格納するバッファメモリＡ、１０３はバッファ
メモリＡの語を示すためのバッファポイン、りＡｔ　１
０４は記憶装置１００がら続出されたコードを一時的に
格納するバッファメモ！ＪＢ、１０５はバッファメモリ
Ｂの語を示すためのバッファポインタＢ、１０６はバッ
ファメモリＡｌＯ２およびバッファメモリＢ　１０４か
ら読出された梧の一致を検出する比較器である。比較器
１０６は入力される２語のビットパターンが一致してい
ることを検出するだけでなく、変数を示す語と定数を示
す梧との比較において一致を検出する。

１０７はスタック機構および内部レジスタを含み比較器
１０６からの一致検出信号に基づいて他の構成要素の動
きを制御する制御部である。制御部１０７は従来型のプ
ロセッサと全く同様のため、内部１與構については特に
述べない。

８４図において、アドレスレジスタ１０１で指定するア
ドレスがアドレス線２０１を介して記憶装置１００に送
られると、出力がバス２０２を介してバッファメモリＡ
ｌＯ２とバ・ツ乙アメモリ８．１０４に送られる。バス
２０２のデータはバッファメモ！Ｊ　Ａ　１０２゜バッ
ファメモＩ）　Ｂ　１０４のいずれか一方に格納される
。バッファメモリＡｌＯ２の出力はデータ線２０３を介
して比較器１０６と制御部１０７に送られる。バッファ
メモＩＪ　Ｂ　１０４の出力はデータ線２０４ヲ介して
比較器１０６と制御部１０７に送られる。比較器１０６
ではデータ線２０３，２０４　＊介して各バッファメモ
！ｊ　１０２，１０４　から送られるデータの一致を検
出して、信号線２０５　ｆｔ介して制御部１０７に送る
。

制御部１０７では信号線２０５の一致信号及びデータ線
２０３，２０４　を入力して、制御部１０７の中に備え
るスタック機構およびレジスタ全操作する。更に制御部
１０７は、信号線２０６に介して記憶装置１００への参
照を制御するためにアドレスレジスタ１０１の内容を更
新する信号、記憶装置１００から読み出されたデータを
格納する先としてバッファメモリＡ　１０２．バッファ
メモＩＪ　Ｂ　１０４のいずれか全選択する信号、これ
らのバッファメモリ参照を制御するためにバッファポイ
ンタＡ　１０３．バッファポインタ８１０５に更新する
信号を送り出し、月つバッファメモ＋）　１０２，１０
４　中に記憶装置１００から転送に必要なデータが既に
格納されているか否かをチェックしてデータ転送の要／
不要ケ判定することなどを行う。

以下第３図、第４図、第５図および第６図を用いて第１
図に示した例題プログツムの本実施例における実行動作
を説明する。

記憶装置１００には第３図に示す形式で第１図に示すプ
ロログプログラムがＦ′＆絶されている。記憶装置１０
０のデータはプログラムの実行に伴ってバッファメモリ
ＡｌＯ２あるいはバッファメモリＢ１０４に格納される
。第５図（ａ）　（ｂ）にｉｉ第１図のプロログプログ
ラムの処理が終了した時のバッファメモ９　Ａ　１０２
およびバッファメモ！、Ｉ　Ｂ　１０４の記憶状態を示
す。

第６図は第１図に示したプログラムの実行ステップを説
明するための図全示す。ｉＡ６し１は実行ｈ−１のステ
ップ、４号、バッファポインタＡｌＯ３の値。

バッファポインタＢ１０５の値、バッファメモリＡｌＯ
２からの出力、バッファメモリＢ１０４からのＨ１力、
制御部１０７内にあるレジスタおよびスタック機構の内
容、η：らびに比較器１０６を含め／こ制御１〆を報お
よびステップ内での制御動作、の順に示しでるる。

第１図において、節４ｉｌ″ｉ：プロログにおける問合
わせの命令を表わしている。すなわち、節／ｌの如くボ
ディ部のみから成る間合わせ簡によって実行が始まる。

第４の内部表現は第３図に４くず形式で記憶装置１００
のアドレスＣＬ４　番地から順次格納されている。制御
部１０７はアドレスレジスタ１０１にＣＬ４番地を格納
し、その内容を読出ずことによって実行を開始する。初
期状態では、バックアメモリＡｌＯ２およびバッファメ
モ’）　Ｂ　１０４の内容は空であつ、節４のコードは
格納されていない。このため、バックアメモリＡｌＯ２
に節４に対＆６するコードを格納する。この結果、第５
図に示すようにノ（ソファメモ！ｊ　Ａ　１０２の２０
４地から２７番地までに節４に対応する内部表現８袷が
格納される。

制ａｍ１０７はバッファポインタＡ　１ｏ３ＶｃＢ　４
　（７）コードの先頭属地２０を格納して節４の「ヘッ
ダ」。

「ポインタ」をＪＩｉｌ−１次読出し、次に１番目の述
語に対応する飴を読出す。この語は同じ述語名をヘッダ
部に持・り節１へのアドレスを値として持ち、記憶装置
１υＯから節１に対応するコードを読出す。

節１のコードは制御部１０７の指示によって、ノ（ソフ
ァメモリＢ　１０４に格納される。以下、準６図（ａ）
のステップ１の処理を開始する。

ステップ１では、バッファポインタＡｌＯ３にはＮｒｊ
　４の１番目の連語“Ｐ　１　（＋ｘ　ｔ　矢ｙ　）　
”に対応するコードの格納先を指示するアドレス２２力
ニ４名納され、バッファ・トインタＢ　１０５には節１
の「ヘッダ」語の格納先番地を示ず１２０が格納されて
いる。それぞれのアドレスに対比、してバッファメモ’
ＪＡ１０２からは節４の述語名“Ｐｌ“が出力され、バ
ッファメモ”）　Ｂ　１０４からは節１の「ヘッダ」が
出力される。「ヘッダ」に含ま牡る情報はコードの１．
属性に係るものであり、それ自体が実行側１ｔ（ＩＫ彰
＄を及ぼすものではなく、バッファボイ／りＢ］０５’
ｆｚ歩進じて次の実行ステップ状態となる。

ステップ２では、バッファポインタＢＨ１５が歩進じ、
節１の「ヘッダ」（て１１ｉｔ＜ｒポインター１を１旨
示し、その結果バッファメモＩＪＢ１０４は「ポインタ
」の値を出力する。この「ポインタ」はヘッダ部に同一
の述語名を持つ節へのリンク情報であるから、リンクの
最終であるときにはその値は“ｎｕｌｌ″となっている
。節４のような問い合わせ節では富に「ポインタ」は”
ｎｕｌｌ”である。バッファポインタＢ１０５は引き続
き歩、ｉ［１−ｊ−る。

ステップ３では、バッファポインタＢ１０５１よバッフ
ァメモ’）　Ｂ　１０４の１２２番地を指示し、バッフ
ァメモリＢ　１０４の出力として節１の述紹名”ｐｉ”
を出力する。ここで、バッファメモ’）　Ａ　１０２の
出力は節４の最初の述Ｊ８名でるり、バッファメモリ）
３１０４の出力と同様に“Ｐｌ゛である。この２つの出
力は・すれぞれ出力線２０４，２０３を介して比較器１
０６に送られる。比較器１０６では肉入力データが一致
していることが検出され、信号線２０５を介して制ａＩ
ｌｌＩ都１０７に一致信号が出力される。制御部１０７
ではこの比較結果により、節４と節１の現在比較対象に
なっている語に続く語を次ステツプにおける比較対象に
するため、バッファポインタＡｌＯ３、バッファポイン
タＢ１０５’ｅそれぞれ歩道上す。

ステップ４では、バッファメモ！ＪＡ１０２の出力は節
４の第１の述語名“Ｐｌ゛に続く第１の引数である“＊
Ｘ“、また、バッファメモリＢ１０４の出力は節１の述
語名“ＰＬ”に続く第１の引数の値“八゛となる。各々
の出力はデータ線２０３，２０４を介して比較器１０６
に送られる。変数“＊Ｘ２と′Ａ゛とは一致条件を満た
しており、比較器１０６は信号線２０５を介して一致信
号を制御部１０７に送る。制御音（≦１０７ではスタッ
クの先頭０番目に変数“＊Ｘ゛の始ヲ確保して、その値
を“Ａ１にする。この処理により、変数“＊Ｘ″に“Ａ
゛がバインドされる。

バッファポインタＡｌＯ３およびバッファポインタＢ１
０５はそれぞれ歩進する。

ステップ５では、節４の変数”＊ｘ”に続く第２の引数
である変数“＊どが一バッファメモリＡｌＯ２の出力と
なり、Ｊｆ１′Ｊ１の“Ａ゛に続く第２の引数である変
数“＊ｚ゛がバッファメモリＢ１０４の出力となる。比
較器１０６では、変数“＊ｙ゛と変数”＊ｚ”は一致条
件を満足しており、制御部１０７に信号線２０５を介し
て一致信号を出力する。制御部１０７では、スタックの
１＃目の語を変数“＊ｙ゛の語とし、２番目の語を変数
“＊ｚ゛の語として格納する。変数“＊ｙ゛と変数“＊
ｚ゛が等しい値を持・クベきことを示すために変数“＊
ｚ゛の詔には変数“＊ｙ゛へのポインタ値を格納して、
変数“＊２″を参照するときには、変数“＊ｙ゛の値を
参照することにする。

そしてバッファポインタＡ　１０３．バッファポインタ
Ｂ１０５を歩進す。

前記の述語名及び述語内のすべての引数の一致を検出し
た処理により、節４の第１述語と節１の一＼ツダ部の述
語とは一致することが判明する。これによって制御は節
１のボディ部と、そのボディ部の述語名と同一の述語名
紫ヘッド部に持つ節との一致検出に進む。

ステップ６では、節１のボディ部の述語名は）くラフア
メモリＢ　１０４の出力″Ｐ２“であり、制御部１０７
は“Ｐ２”　ｆｆ１−＼ラド部に持°り節２へのアドレ
スを得る。

制御を述語名“Ｐ２゛の一致検出に移す前に、節４の２
＠目の述語名“ＰＩ”を指示するアドレスを制御部１０
７のＮ、ｌ］ＸＴレジスタに格納する。これは以降での
述語″””’　（Ｂ＋　”＋　＊Ｚ）　”の比較処理で
、か語の一致を検出したとき制御を節４の第２述語“Ｐ
Ｉ　（＊ｘ、　＊ｘ）　”の−眠検出処理に辿めるため
のものである。

また、同時に、面１のボディ部の述語名“Ｐ２゛を示す
アドレスを制御部１０７の几ＥＴＢＹレジスタに格納す
る。これは、節１のボディ部の述語“Ｐ２（１３，Ｃ，
＊ヱフ゛　と−叙検査対象の述語“Ｐ２　（Ｂ、　Ｄ。

Ｅ）”ｋヘッド部に持・り節２との一致検査結果が不一
致のときに、述語“Ｐ２　（Ｂ、　Ｃ，Ａ）　゛をヘッ
ド部に持つ節３との比較を改めて述語“”２（Ｂ＋　Ｃ
＋　＊ｚ）　”から開始するためのものである。この不
一致の処理はステップ７以？ひに示す。

ここでＮＥＸＴレジスタ、）ＬＥＴ几Ｙレジスタに格納
されるアドレスはそれぞれ記憶装置１００に格納されて
いる前記述語名“Ｐｌ”、前記述語名“Ｐ２”に対応す
るアドレス２５と１２５である。各バッファメモリ１０
２，１０４のアドレスと記憶装ｆｆ、１００のアドレス
との対応づけは制御部１０７のバッファメモリ管理機能
を利用して実現する。

ステップ７では罰２のコードの先頭にあるヘッダを参照
する。節２はバッファメモリ１０２，１０４に格納され
ていないので、記憶装置１００　カラバッファメモリＡ
ｌＯ２に読込む。バッファメモリＡｌＯ２に格納した後
、バッファポインタＡ　１０３の値は節２のヘッダを指
示す２・アドレス１５０となる。

ステップ８では節２のポインタを参照する。このポイン
タの値は制御部１０７の内部レジスタであるＬＩＮＫレ
ジスタに保存する。これ−９、以下の述語基“Ｐ２”に
係る一致検亘が不一致になった時に、−＼ラド都に述語
“Ｐ２　（Ｂ、　Ｃ，Ａ）　”を持つ節３との一致検査
を開始するために、この節３へのアドレス１ｈ報？制御
部１０７の中に退避するためのものであり、このステッ
プ８にＬＩＮＫレジスタを含んだ操作を示す。

ステップ９では、述語名”Ｐ２″の一致を検出する。続
いて、バッファポインタＡ、１０３．バッファポインタ
Ｂ１０５を歩進する。

ステップ１０では述語名“Ｐ２“の第１引数が両方共に
“Ｂ　”であることから一致が検出される。

続くステップ１１では節２の引数が゛Ｄ゛２節１の引数
が＃Ｃ″であることから不一致となる。この結果は信号
線２０５を介して比較器１０６から制御部１０７に送ら
れる。

制御部１０７では、−＼ノド部の述語名がＰ２″である
他の節すなわち節３との比較を開始するため、ステップ
１２では節１の述語“Ｐ２　（Ｂ、　Ｃ，＊Ｚ、）　”
に関する一致ｒ改めて調べるために、以前に対比してお
いたＲＥＴＲＹレジスタの節１の述語名＃Ｐ２′へのア
ドレスに対応するバッファメモ！ＪＢ１０４内のアドレ
スの値１２５をバッファポインタＢ　１０５に格納する
。また、以前に退避しておいたＬＩＮＫレジスタの内容
は節３へのアドレスであり、節３は節１の述語“Ｐ２　
（Ｂ、　Ｃ，、！乙）゛との比較対象となる。節３はど
のバッファメモリにも格納てれていないので￥Ｒｊ　３
のコードが記憶装置１００がらバス２０２を介してバッ
ファメモＩＪＡ１０２に格納される。

ステップ１２がらステップ１７まてにおいて節１の述語
“Ｐ２　（Ｂ、　Ｃ，＊ｚ−）　’と節３の述Ｍ　＃Ｐ
２（Ｂ、　Ｃ，Ａ）　”との一致が検出される。ステッ
プ１７では変数“＊ｚ”に′ｔ、゛がバインドでれる。

この結果、スタック中の置数ＩＩ　＊　ｚ、−の領域が
らポイントされている変数“＊ｙ゛の領域にパＡ゛が格
納される。

以上の処理により、節４の第１述語“Ｐｌ（＊ｘ。

＊ｙ）゛に関する処理が終了して、次に節４の第２述語
である’Ｐｌ　（＊ｘ、　＊ｘ）　”の処理に進む。

第２述緬の述語名は第１述読の述語名と同様“Ｐｌ“で
あるので節１との一致を調べる。節ｌは既にバッファメ
モ１，１Ｂ１０４に格納されているので記憶装い１１０
０から読出しは行う必要はない。ステップ１８からステ
ップ２３′までにおいて、節１の述語”Ｐ　ｌ　（Ａ、
　＊ｚ）’との一致か検出される。

以後の処理では節１の述語“Ｐ２　（Ｂ、　Ｃ，＊　Ｚ
）　”と節２の一致を調べ、不一致であ、ることから節
３との一致を調べ、結果が−ゼ（することで、節４の第
２述語の処理が終了する。節４に一二続く述語がないの
で、節４の処理全体７５二終了する。

比較器１０Ｇは制池部１０７への制御信号を出力する。

この比較器１０６の機能は制御部１０７　ｑ、、ｌ一部
と考えられる。第４図に示す本実施例の説明では比較器
１０６はバッファメモ’）　Ａ、　１０２およびバッフ
ァメモリＪ３１０４からの出力を同時に参照して比較で
きることを説明するために制御部とは別に示しである。

本発明における実施例・の処理では、若し節３がバッフ
ァメモリＢ１０４に格納されると、節１と節３との一致
検出処理（第６図のステップ１３〜１．７）において、
バッファメモリからの参照は同時にはできない。

このように同一のバッファメモリ中に比較対象となる節
が格納されている場合にも、処理性能を劣化させないた
めに、第４図と同一の構成のものを用い両方のバッファ
メモリに全く同一のデータを格納すればよい。このよう
にすると、常に両バッファメモリから同時に２つの述語
を読出せる。

第７図（ａ）　（ｂ）に全く同一のデータをバッファメ
モリＡｌＯ２とバッファメモリＢ１０４とに格納した時
のイメージを示す。これにより、どのような節の組合わ
せでも、同時に２つの節を読み出すことにより一致を検
出できる。

〔発明の効果〕

以上の説明で明らかなように、本発明により述語論理型
言語の処理を高速に実行することができる。

【図面の簡単な説明】

第１図はプロログのプログラム例を示す図、第２図はそ
の例における内部形式を示す図、第３図は第１図のプロ
グラム例を内部形式に置換したときの記憶装置イメージ
を示す図、第４図は本発明の装置の一実施例を示すブロ
ック図、第５図（ａ）（ｂ）は第１図のプログラム例を
処理するために記憶装置から２つのバッファメモリに格
納された内部表現のそれぞれのイメージを示す図、第６
図は第１図のプログラム例を第４図に示した実施例によ
って実行するときの実行ステップを示す図、第７図（ａ
）　（ｂ）は両バッファメモリに同一の節を格納したと
きのそれぞれのイメージを示す図である。 １００は記憶装置、１０１はアドレスレジスタ。 １０２はバッファメモリＡ、１０３はバッファポインタ
Ａ、１０４はバッファメモリＢ、１０５１ｄバッファポ
インタＢ、１０６は比較器、１０７は制御部。 ｒｉｐ　Ｉ　ＰＩ　（Ａ、　＄Ｚ）　−Ｐ２　（Ｅ、　
ｃ、　＊Ｚ）沖　２　β２（Ｂ、Ｄ、Ｅ）。 旨　３　Ｐ２（Ｂ、Ｃ，Ａ）。 旨ヤ　４−　ｐ／（木ズ１才びり　、　ＰＩ（、衣ズ、
ネズ′〕。 慶１　旧 第２図 ′Ｎ−３回 （久ノ　（１） 寥２切　（ぞυｌ） ？、切　（ぞｔｎＺ）

Claims (1)

【特許請求の範囲】
1. 述語名とその引数より成る述語の連らなりから成る節の
   集合として書き下す述語論理型言語を処理する装置にお
   いて、前記節の内部表現を格納する記憶装置と、前記記
   憶装置から読み出された節の内部表現を一時的に格納す
   る複数のバッファメモリと、前記述語間の関係を次々に
   たどる道筋を保持するためのスタック機構および内部レ
   ジスタおよびバッファメモリの管理機能および前記述語
   の一致を調べるための比較機能金倉む制御装置とを備え
   、前記制御装置の制御の下に一つの述語の内部表現を前
   記複数のバッファメモリのうちの一つに格納し、他の述
   語の内部表現を前記複数のバッファメモリの他の−・り
   に格納し、前記各バックアメモリの読出しを同時に行う
   ことにより互いの述語間の一致を検出できるようにした
   ことを特徴とする述語論理型言語処理装置。