JPS63155266A - 回路設計の合成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般に、回路設計の合成に関し、特に、合成
手順において回路設計への素子の挿入を可能にする機構
に関する。

〔従来の技術及び発明が解決しようとする問題点〕ハー
ドウェア記述言語の多くは、論理設計の連結性を簡単に
テキスト記述できるものである。このような言語は、通
常、総称論理演算子及び総称算術演算子に関するインフ
ィクス表記法を使用し、複雑な構造に対しては無秩序ピ
ン／信号フォーマットを有する。

次に、第１図を参照して、従来の方法に従って論理回路
設計を合成する手順を説明する。ステップ１１において
、コンポーネント定義のライブラリーから取出されたモ
デル定義データ構造は合成データベースと関連するデー
タ構造に入力される。

ステップ１２においては、連結性情報を含めて、回路設
計の事例に関連する情報がデータベースに入力される。

回路設計の事例は、合成データベースに入力されるとき
、一般に動作形態又は機能形態をとる。ステップ１３に
おいて、合成手段は回路設計の事例をモデル事例と関連
づける。ステップ１４では、合成手順に関する一連の規
則がモデル事例のそれぞれに適用され、モデル事例は、
サイズ、経路遅延、出力等のいくつかのパラメータを最
大にするように変更され且つ連結される。ステップ１５
において、得られた回路設計は、回路の自動化製造を制
御することができるフォーマントに整えられる。

〔問題点を解決するための手段〕

本発明の目的は、回路設計の合成のための改良された手
順を提供することである。

本発明の特徴は、モデル構造を回路設計に挿入する機構
を使用することである。

本発明によれば、上述の特徴及びその他の特徴は、回路
設計合成手順において、容易に使用できるが、複雑なモ
デルの挿入を可能にする方法で回路設計へのモデル事例
の挿入を可能にする規則構造のフォーマットを提供する
ことにより得られる。

基本式は＜ｏｕｔｐｕｔ−ｆｏｒｍ　＞＝　（＜ｍｏｄ
ｅｌ−ｎａｍｅ＞＜　１ｎｐｕｔ−ｆｏｒｓ　＞　＜　
ｉｎｐｕｔ−ｆｏｒｍ−＞　）という形態を有し、異な
る規則に共通する信号名は信号が結合されていることを
示唆する。文字ストリングと関連する特別の文字（％）
は局所信号として解釈される。入力ビン及び出力ビンは
、モデル事例の表示に対する位置に従って配列される。

〔実施例〕

以下、添付の図面を参照して本発明の詳細な説明する。

以下余白 １、回訓１」０１０区哩 第１図については従来の技術に関連して先に説明した。

次に、第２図を参照して、本発明の合成手順を説明する
。ステップ２１において、抽象コンポーネントデータの
ライブラリーから取出された抽象コンポーネントデータ
が合成手順のモデル定義データ構造に入力される。ステ
ップ２２において、ライブラリーから取出された目的テ
クノロジーに関連するコンポーネントデータが合成手順
のモデル定義データ構造に入力される。ステップ２３に
おいて、抽象コンポーネントに関して記述される連結事
例を伴なう回路設計データが合成手順に入力される。ス
テップ２４では、合成手順は２組のポインタを提供する
。第１組のポインタは、合成手順が設計回路を通る任意
の経路をたどることができるようにする。第２組のポイ
ンタは規則を関連するデータベース構造と結合する。ス
テップ２５においては、モデル事例ごとに関連する規則
が試験され、試験がｔｒｕｅ″の結果を提示したとき、
その規則の帰結が実現される。好ましい実施例によれば
、それぞれの規則は前件部分と、帰結部分とを有する。

前件部分は試験アルゴリズムを含み、帰結部分は試験の
結果を実現するために要求される情報を提供する。規則
は事例に順次適用されるので、また、手順は、その事例
に適用された試験の結果として変″更された隣接する事
例を包含することができるので、プロセスは、回路設計
が安定するまで繰返される。ステップ２７においては、
回路設計の最終バージョンが自動化回路製造設計に使用
するのに適するフォーマットに整えられる。

次に、第３図を参照して、論理合成規則及び論理設計規
則を記憶するためのアーキテクチャ編成を説明する。２
つの記憶階層を利用することができ、一方の記憶階層は
規則情報を表わし、第２の記憶階層はデジタル設計情報
を表わす。これらの情報階層は、ポインタが設定された
ときに互いに作用し合って、設計対象物を特定の規則群
と関連づける。規則ファイル３０６〜３０８は　、ファ
イルの作成者により任意に編成される規則の集合体であ
る。いくつかの規則ファイルを規則テーブル３０５に転
送することができる。規則テーブル３０５は、記憶され
ている規則の名前により索引づけされたルックアップテ
ーブルである。規則テーブル３０５は規則ベース３０１
の１つの属性であり、規則ベース３０１は、規則テーブ
ル３０５に記憶される規則の他に、規則ベースの名前３
０３と、他の属性３０４とを有する。全ての規則ベース
のテーブル３００には任意の数の規則ベース３０１〜３
０２が含まれる。全規則ベーステーブル３００は、規則
ベースの名前により索引づけされたルックアンプテーブ
ルである。

全規則ベーステーブル３００は規則情報階層の最上部に
ある。論理設計データは、モデル定義テーブル３１５〜
３１６と呼ばれる複数のブロックに分割される。モデル
名により索引づけされたルックアップテーブルであるモ
デル定義テーブルには、任意の数のモデル定義を記憶す
ることができる。１つのモデル定義は、その他のモデル
定義のモデル事例である複数のモデル事例３１９及び３
２０を含むモデル事例リスト３１８を含むことができる
。所定の名前の何らかの機能部品タイプ又は構造体に対
して、１つのモデル定義のみが存在しうる。しかしなが
ら、１つの機能部分タイプ又は構造体がモデル事例をも
たないか又は２つ以上のモデル事例を有する場合はあっ
ても良い。モデル定義の属性はそれと関連する全ての事
例に共通しており、従って、モデル定義と共に記憶され
るだけで良い。モデル定義は”ＬＩＢＲＡＲＹ”情報を
含む。タイミングパラメータ及びシミユレーション値等
のモデル事例の属性はモデル事例ごとに独自のものであ
り、そのため、関連する事例と共に記憶されなければな
らない。モデル事例を伴なわない、すなわち、”ＬＩＢ
ＲＡＲＹ″属性が指定されているようなモデル定義はプ
リミティブモデル定義と考えられ、モデル定義テーブル
３１５に記憶される。モデル定義テーブル３１４は設計
テーブル３１２に記憶され、設計テーブルはその他の属
性を処理することができる。

全設計テーブル３１０には、任意の数の設計テーブル３
１１〜３１２を記憶させることができる。

次に、第４図を参照して、論理ネットワーク合成に使用
される規則４０の全体的な構造を説明する。規則ファイ
ルの読出しの時点で、規則４０ごとに構造が形成される
。規則の名前フィールド４１のために、ファイル内の１
つの記憶場所が予約される。別の記憶場所は注釈ファイ
ル４２のために予約され、注釈は規則の使用に関する形
式注釈である。前件フィールド４３、帰結フィールド４
４、バージョンフィールド４５、ヒストリーフィールド
４６及びサイズウィンフィールド４７は規則構造の内部
のフィールドである。前件フィールド４３と、帰結フィ
ールド４４については以下に説明する。バージョンフィ
ールド４５は、ホストコンピュータ援用設計（ＣＡＤ）
データ管理システムを利用できるときは、このシステム
からのバージョン情報を含み、時刻及び日付情報を利用
できるときはそれを含む。規則ヒストリーフィールド４
６は、当初、ゼロにセットされ、その後は、関連する規
則が適用される回数の現在カウントを保持するために使
用される。

第５図を参照して、第４図の規則構造の前件フィールド
４３の５つの例を説明する。これらの例において、修飾
された対象物は、開始点が現在事例である１つのアクセ
スチェーンの終了時におけるデータベース対象物である
。修飾された対象物は複数存在していても良い。プリミ
ティブ対象物は、それ以上のデータベースアクセスを伴
なわないものと考えられる（たとえば、数はプリミティ
ブ対象物である）。第１の例（入力数はＮである一ｃｏ
ｕｎｔ−ｏｆ−ｉｎｐｕｔｓ　ｉｓ　Ｎ−）では、修飾
された対象物５１０の後に動詞５１１が続き、さらにそ
の後にプリミティブ対象物５１２が続く。このフィール
ドは、現在事例がＮ個の入力を有する場合は、この前件
は評価時に“ｔｒｕｅ’（Ｔ）を返答するが、その他の
場合には前件は評価時にｎｉｌ’を返答することを意味
する。第２の例（入力数は出力数と等しい−ｃｏｕｎｔ
−ｏｆ−ｉｎｐｕｔｓ　ｉｓ−ｓａ１５−５ａ　ｃｏｕ
ｎｔ−ｏｆ−ｏｕｔｐｕｔｓ−）においては、修飾され
た対象物５２０の後に動詞５２１が続き、その後に再び
修飾された対象物５２２が続く。第３の例（入力の信号
は全く存在しない−ａｎｙｓｉｇｎａｌｓ−ｏｆ−ｉｎ
ｐｕｔｓ　ａｒｅ−ｎｏｔ　ｐｒｅｓｅｎｔ−）では、
形容詞５３０の後に修飾された対象物５３１が続き、そ
の後に動詞５３２と、プリミティブ対象物５３３とがさ
らに続く。このフィールドは、現在事例の入力が１つの
信号にいずれも結合されないとき、前件はｔｒｕｅ″値
を返答すると解釈される。第４の例（入力の信号は出力
の信号の中にない−ｎｏ　ｓｉｇｎａｌｓ−ｏｆ−ｉｎ
ｐｕｔｓ　ａｒｅ−ｉｎ　ｓｉｇｎａｌｓ−ｏｆ−ｏｕ
ｔｐｕｔｓ−）では、形容詞５４０の後に修飾された対
象物５４１が続き、その後に動詞５４２と、修飾された
対象物５４３とがさらに続く。第５の例（タグ（ｒｅｓ
ｕｌｔ）は入力数と、出力の数との合計であるーｔａｇ
　（ｒｅｓｕｌｔ）　１ｓ−ｓｕ＋＋＋−ｏｆ−ｃｏｕ
ｎｔ７ｉｎｐｕｔｓ　ｃｏｕｎｔ−ｏｕｔｐｕｔｓ−）
においては、値（ｒｅｓｕｌｔ）　５５０は、任意の数
の引数５５２゜５５３等を伴なう呼出された手順５５１
の結果であり、記憶される。この手順呼出しは、規則前
件フィールドによるＬＩＳＰ機能の使用を可能にする。

引数５５２．５５３等はプリミティブ対象物又は修飾さ
れた対象物のいずれであっても良い。規則前件フィール
ド手順の残る部分の間及び帰結フィールド手順の間に、
名前（ｒｅｓｕｌｔ）を使用して、その名前の下に記憶
されている値を取出すことができる。

タグの数は限定されておらず、規則の前件部分が誤りで
あるとき又は規則の帰結部分の完了時には、全タグの記
憶は消去される。この種の前件は、タグフィールドの値
にかかわらず、常にｔｒｕｅ’（Ｔ）値を返答する。好
ましい実施例においては、キーワード−（ｔａｇｌ　、
　　Ｌａｇ２等）を使用すること及び次の式のようにそ
れらを直接引用することが可能である： （Ｌａｇ　（ｒｅｓｕｌｔ）　ｉｓ−ｓｕｍ−ｏｆ−ｃ
ｏｕｎｔ−ｉｎ５−５ｕ　ｃｏｕｎｔ−ｏｕｔｐｕｔｓ
） （（ｒｅｓｕｌｔ）　１ｓ−１ｅｓｓ−ｔｈａｎ　Ｎ）
これは次のように表わすこともできる；（ｔａｇｌ　ｉ
ｓ−ｓｕｍ−ｏｆ−ｃｏｕｎｔ−ｉｎ５−５ｕ　ｃｏｕ
ｎｔ−ｏｕｔｐｕｔｓ）（ｔａｇｌ　１ｓ−１ｅｓｓ−
ｔｈａｎ　Ｎ）規則の前件は、論理項“ＡＮＤ’又は“
ＯＲ’　の使用により、入れ子構成とすることもできる
。この入れ子構成はＬＩＳＰ手順フォーマットで実行す
ることができる。たとえば： （ｏｒ　ｃｏｕｎｔ−ｉｎｓ　１ｓ−１ｅｓｓ−ｔｈａ
ｎ　Ｎ）（（ｒｅｓｕｌｔ）　　ｉｓ−・１ｅｓｓ−ｔ
ｈａｎ’Ｎ）次に、第６図を参照して、規則の帰結フィ
ールドの構造を６つの例゛により説明する。第１の例で
は、指令“ｒｅｍｏｖｅ”又は“ｒｅｓａｖｅ−ｉｆ”
６１０は、現在モデル定義の事例から１つ又は２つ以上
の事例６１１を除去するために使用される。第６図の第
２の例においては、”１ｎｓｅｒｔ”指令６２０は゛ｒ
ｅｍｏｖｅ’指令６１０の逆を実行するために使用され
る。第３の例は’ｒｅｐｌａｃｅ’指令６３０を示す、
この指令は’ｒｅｍｏｖｅ’指令と’１ｎｓｅｒｔ’指
令との組合せであり、１つ又は２つ以上の修飾されたモ
デル事例対象物６３１を除去した後、式形態６３３から
取出される１つ又は２つ以上のモデル事例対象物を挿入
する。第６図の第４の例は゛５ｙｎｔｈｅｓｉｚｅ’指
令６４０の形態を示す。

この指令は、規則の作用を受ける現在事例が、高レベル
仕様のデジタル設計に一般に見られるように、最上位ビ
ットと、最下位ビットとから成る属性を有する複合的マ
ルチビット合成の場合に使用される。そのような装置の
１例は３２ビツトインクリメンタであり、これは最上位
ビットの３１と、最下位ビットのＯとを有することがで
きる。

’５ｙｎｔｈｅｓｉｚｅ’指令の後にキーワード゛ｆｒ
ｏｍ’６４１が続き、さらにその後に最上位ビット６４
２へのアクセスが続＜、最上位ビット６４２の後にはキ
ーワード゛ｔｏ’が続き、その後に最下位ビット６４４
へのアクセスが続き、最後に規則の集合体６４５が続く
。

この規則の集合体は前記の特許出願ｒＢｉｔｉｖｉｓｅ
Ｉｍｐｌｅａｅｅｎｔａｔｉｏｎ　Ｍｅｃｈａｎｉｓｍ
　ｆｏｒ　ａ　Ｃ１ｒｃｕｉｔ　ＤｅｓｉｇｎＳｙｎｔ
ｈｅｓｉｓ　Ｐｒｏｃｅｄｕｒｅ　Ｊに詳細に記載され
ている。

第６図の第５の例は°＋ｍｏｄｉｆｙ’ＪＷ令６５０の
形態を表わす。この指令はデータベース対象物をその値
を設定することにより変更するために使用される。

キーワード°ｍｏｄｉｆｙ’の後に修飾された対象物６
５１が続き、さらにその後にキーワード°ｗｉｔｈ’６
５２が続く。キーワード°ｗｉｔｈ’の後にはプリミテ
ィブ対象物６５３が続く。第６図の第６の例は、ＬＩＳ
Ｐ手順弐６６０の入力を可能にするためにキーワード“
ＬＩＳＰ”を使用する。この手順能力は、設計データベ
ースの変更にさらに大きな融通性を付与する。

次に、第７図を参照して、規則７１２が事例７０６に適
用される場合を説明する。規則の帰結部分は’１ｎｓｅ
ｒｔ’指令又は°ｒｅｐｌａｃｅ’　指令を含み、この
指令の後に式ステートメント７１３が続いている。式ス
テートメントの出力形態は現在モデル事例の第２の出カ
フ０９と、第１の出カフ０８とを引用するものである。

式の入力は現在モデル事例の入カフ０３及び７０４であ
る入カフ０５を引用する。信号Ａ７０１は第１の入カフ
０３に結合され、信号Ｂ７０２は第２の入カフ０４に結
合され、信号Ｃ７１０は第１の出カフ０８に結合され、
信号Ｄ７１１は第２の出カフ０１に結合される。式は、
名前ｒｐａｒＬＩ　Ｊ　７２８を有するモデル定義７２
７の１つの事例である新たなモデル事例７２１を形成さ
せるものと解釈される。新たな事例は、信号Ｄ７２５及
び信号Ｃ７２６に結合する出カフ２２　．７２３及び７
２４を与えられる。出力信号の順序は、式７１３におけ
るアクセス順序づけ（’　２　ｎｄ−ｏｕｔ’＋“１５
ｔ−ｏｕｔ’）に要求される現在事例の順序とは逆にな
っている。信号７２５及び７２６は信号７１１及び７１
０と同じであるが、新たなボート７２３及び７２４に向
かう１からのポインタが追加されている。

新たな事例は、信号Ａ７１４及び信号Ｂ７１５に結合す
る特定人カフ１７及び７１８を伴なう入力グループ７２
０を付与される。信号Ａ及びＢは、モデル事例７０６の
入カフ０３　．７０４及び７０５に結合される信号７０
１及び７０２を獲得することにより得られる。付加入力
形態“ｔｉｅ−ｈｆ“は式７１３中の名前である。この
付加的な名前は信号名“ｔｔｅ−ｈｉ”７１６を表わし
ている。この信号は後述する機能“ｆｉｎｄ−ｓｉｇｎ
ａｌ”（第１１図及び第１２図を参照）により得られる
。第３の入カフ１９は、名前“ｔｉｅ−ｈｉ”をもつこ
の信号に関して形成される。この実施例においては、式
目体が信号の名前又は現在事例に対するボート事例（入
力、出力）の信号の示唆アクセスを直接引用する。さら
に、それらの同じ信号に結合されるインターフェースを
伴なって１つ又は２つ以上の新たな事例が形成される。

次に、第８図を参照して、「入れ子形ｊ式からの設計の
挿入を説明する。規則８３９は現在モデル事例８３５に
対して解釈される。現在モデル事例８３５は入力８３４
　．８３２及び８３３と、出力８３６及び８３７とを有
する。帰結式８４０は部分の木Ｐａｒｔ−１ｆｅｄｂｙ
　Ｐａｒｔ−２の挿入を指示する。式の出力アクセス形
Ｍ　’０ＵＴＰＵＴ’は、出力が現在モデル事例８３５
の出力の信号８３８であることを表わす。また、信号８
３８は、式８４０の左側に現れるアクセス形ｇ’０１Ｊ
ＴＰｌｊＴ’に対して、新たに追加される部分の出力と
結合される。弐８４０の入力アクセス形態“ＩＮＰＵＴ
Ｓ’は、ＰＡＲＴＳ−２の入力が現在モデル事例の入力
の信号８３０及び８３１に結合されることを示唆する。

挿入の時点で、２つのモデル事例８４６及び８５２が形
成される。内部信号８４９は２つのモデル事例の結合の
ために発生される。

次に、第９図を参照して、第８図の「入れ子構成式」と
同じ結果を達成することができる別個の帰結ステートメ
ント９６２を伴なう規則９６１に関して説明する。この
場合、規則の作成者、すなわちライターは、Ｐａｒｔ−
１ヘの入力及びＰａｒｔ−２の出力として局所信号名“
ｔｅｍｐ％”９６２を与える。名前の中の文字°％°は
その名前が局所基であることを表わす。挿入の時点で、
名前“ｔｅｍｐ％”は、結果として得られる信号名が回
路設計全体において大域的に独自のものとなるように、
独自のサブストリングに追加される。この場合、第８図
の信号「Ｘｘ％」と同じように電気的結合の役割を実行
するために、”　ｔｅｍｐ％”はＸχｔｅｍｐ％”に変
換されても良い、この方法により、規則ライターは新た
な信号８４９の名前づけ及び可能と考えられる意味づけ
をある程度制御できるようになる。挿入に際し、先の式
ステートメントによって挿入されたばかりの事例に対し
てパラメータを設定するために、“ＭＯ［１ｒＦＹ”指
令ステートメントの使用が可能である。この例において
は、ステートメント（ｓｏｄ　ｉ　ｆ　ｙｆｒｏｚｅｎ
　ｗｉｔｈ　ｔｒｕｅ）　は、式ステートメント９６２
″ｔｅ＋＊ｐ％”　＝　（ｐａｒｔ−２１ｎｐｕｔｓ）
により挿入されるモデル事例８４６のフローズンパラメ
ータを設定する。１つの規則の式ステートメントにおけ
る複数群の入力形態又はアクセス形態は複数組の信号又
は評価法信号として扱われる。

第１０図に示すように、選択されたボート事例対象物の
信号をキーワード゛ＥＲＡＳＥ’　の使用により１組の
大信号から「消去する」ことができる。規則９８０は現
在モデル事例９７６に対して解釈される。

ソース事例９６８は経路９６９　．９７０　．９７１　
．９７３及び９７５を介して現在モデル事例９７６に連
結される。

式９８１は、入力が現在事例の入力の信号“Ｊｏ及び゛
に°と、現在事例のソース９６８の入力の信号“Ｈ’及
び“ビとに結合されているが、現在事例のソース９６８
の出力の信号“Ｊｏには結合されていない新たな事例９
８９の形成を指示する。これはＪ゛を伴なわないセット
（”Ｈ”ビ°Ｊ”Ｋ’）であると解釈され、セット（’
Ｈ”ビに’）を発生させる。従って、新たな事例９８９
は、入力が信号９８２　．９８３及び９８４に結合され
ているものとして形成される。事例９８９と、その人力
９８８　．９８５　　。

９８６及び９８７の挿入後、信号９８２　．９８３及び
９８４は９６３　．９６４及び９７２と同じになるが、
１つの付加ロードを伴なう。

次に、弐により指定される信号に対するアクセスのフロ
ーチャートを示す第１１図に関して説明する。式の右側
の第２、第３等々の項目からの入力形態は名前１００と
して始まる。名前は予期される信号の１つの有意ビット
に対するアクセスを識別する括弧〈〉を有していても良
い。この場合、名前は判定ステップ１０１〜１０２に沿
って進む。名前がビット位置アクセスのみから構成され
る場合、ステップ１０５において適切なアクセス式が形
成される。前記の米国特許出願ｒＢｉＬｗｉｓｅ　Ｉｗ
ｐｌｅ＋５ｅｎｔａ−ｔｔｏｎ　Ｍｅｃｈａｎｉｓｍ　
ｆｏｒ　ａ　Ｃ１ｒｃｕｉｔ　Ｄｅｓｉｇｎ　５ｙｎｔ
ｈｅｓｉｓＰｒｏｃｅｄｕｒｅ　Ｊを参照。判定ステッ
プ１０３及び１０８において名前がストリングでない場
合、名前はボート事例対象物に対するアクセスであると
仮定され、ステップ１１０において、米国特許比ＩＪｒ
ＤａｔａＢａｓｅ　Ａｃｃｅｓｓ　Ｍｅｃｈａｎｉｓｍ
　ｆｏｒ　Ｒｕ１ｅｓ　Ｕｔｉｌｉｚｅｄ　ｂｙａ　５
ｙｎｔｈｅｓｉｓ　Ｐｒｏｃｅｄｕｒｅ　ｆｏｒ　Ｌｏ
ｇｉｃ　ＣｉｒｃｕｉｔＤｅｓｉｇｎＪに記載されるよ
うに、その対象物の信号に関するデータベースアクセス
が発生される。名前がビット括弧を有し、ストリングで
あり且つ判定ステップ１０４において文字“％′を含む
場合、ステップ１０６において、ビットアクセスを伴な
う局所基のビット有意信号を見出すための式が形成され
る。名前がビット括弧を有し、ストリングであり且つ文
字“％゛を含まない場合は、ステップ１０７において、
ビットアクセスを伴なうアクセス対象物のビット有意信
号を見出すための式が形成される。名前が括弧を有して
おらず、ストリングであり且つ判定ステップ１０９にお
いて文字“％゛を含む場合は、ステップ１１１において
、この名前から派生される名前を有する局所信号を発生
するための式が形成される。名前が括弧を有しておらず
、ストリングであり且つ％゛を含まない場合には、この
名前により大域信号を見出すための式が形成される。

次に、第１２図を参照して、信号アクセス式を解釈する
ためのアルゴリズムを説明する６４種類の信号アクセス
式が存在する。第１に、現在事例に対する既存の信号の
アクセス１１３はデータベースにおける所望の信号を得
るもの１２４と評価されるのみである。その他の３つの
方法は信号名を取出し、現在モデルの全ての信号のテー
ブルの中でその信号を探索する１２０゜信号がそこに存
在する場合は信号を戻す１２４が、そうでない場合は新
たな信号を発生し１２２、その信号を信号テーブルに挿
入し１２３、信号を戻す１２４゜機能’ｆｉｎｄ−ｓｉ
ｇｎａｌ’１１６は名前を提示された通りに使用する。

機能’ｓｙｎ−ｓｉｇｎａｌ’　１１４は、信号名をこ
の規則と、現在設計モデルとに独自のものとするため、
この信号名に局所サブストリングを追加する。機能’ｆ
ｉｎｄ−ｂｉｔ−ｓｉｇｎａｌ’　１１５は根信号名を
得るために他の３つの方法１１３．１１４及び１１６の
いずれか１つを使用することができ、次に有意ビットを
得て、それを名前の終端の括弧’＜ｂｉｔ＞’　内に追
加する。

２、　　　　　　い　　　　　の 本発明においては、信号名又は信号名を表わすデータベ
ース対象物は、モデル対象物の概略図面にそれらが現わ
れる順序で順序付けされる。手順は、入力が記号の上方
、左側又は下方に反時計回り方向の順序付けをもって表
示されることを仮定する。手順は、また、出力が記号の
上方、右側又は下方に時計回り方向の順序付けをもって
表示されることを仮定する。大半の概略記号は左側にの
み入力を有し、右側にのみ出力を有する。記号の図面座
標からモデル定義順序付けを取出すのは筒車なことであ
る。他のＣＡＤツールは、一般に、ピン名／信号名の突
合せにより任意に事例のビンをフォーマット作成するの
で、そのようなツールへのインターフェースが起こった
ときに、それらのツールからモデル定義に事例のビンを
分類することが可能である。

本発明の規則ライターは、挿入すべきオペレータの構造
部分を指定する場合、その部分及びそれに結合されるべ
き信号をそれらの図面形状順序で名前付けするだけで良
い。基本式フォーマントはソフトウェアプログラミング
言語ＡＬＧＯＬと類似しており、プログラミング言語Ｌ
ＩＳＰと類似の入れ子構成及び機能接頭表記法を使用す
る。単純なＬＩＳＰ機能は次の構文を有する： （＜ｆｕｎｃｔｉｏｎ−ｎａｍｅ　＞＜ａｒｇｕｍｅｎ
ｔ＞＜ａｒｇｕｍｅｎｔ＞・・・） この場合、＜　ｆｕｎｃｔｉｏｎ−ｎａｍｅ　＞はＬＩ
ＳＰ手順名を表わし、＜　ａｒｇｕｏ＋ｅｎ　ｔ　＞は
手順に開始時に供給される可変値の名である。本発明に
おいては、論理的連結性を表わす構文は（＜ｏｕｔｐｕ
ｔ＞　＜ｏｕｔｐｕｔ＞−・−）＝　（＜ｐａｒｔ−ｎ
ａｍｅ　＞＜１ｎｐｕｔ　＞＜１ｎｐｕｔ　〉・−１の
形態を有する。

上記の本発明の式フォーマットは形態の上では高レベル
プログラミング言語のいくつかに類似しているが、全く
異なる意味と目的を有する。弐フォーマットは論理デー
タベース対象物の構造形態及びそれらの相互連結性を記
述するために使用される。

フォーマントは、規則の帰結においては、新たなモデル
事例対象物を現在設計モデルに挿入するために使用され
る。また、いずれかのデータベースを現在事例に対して
又は挿入されるべき事例に対して追加又は変更するため
に、このフォーマットを使用することもできる。規則帰
結形態における基本式は次の通りである： ＜ｏｕｔｐｕｔ−ｆｏｒｍ　　＞＝　　（＜ｍｏｄｅｌ
−ｎａｍｅ＞＜ｉｎｐｕｔ−ｆｏｒｍ＞＜ｉｎｐｕｔ−
ｆｏｒｍ＞１”）この場合、＜ｏｕｔｐｕｔ−ｆｏｒｍ
　＞は信号名、信号名のリスト、１本のビンへのデータ
ベースアクセス又は１群のビンへのデータベースアクセ
スのいずれであっても良い。

＜　ｉｎｐｕｔ−ｆｏｒｍ＞は信号名、信号名のリスト
、１本のビンへのデータベースアクセス、１群のビンへ
のデータベースアクセス、あるいはＬＩＳＰと同様の入
れ子構成式の別の（＜　ａ＋ｏｄｅｌ−ｎａｍｅ　＞　
＜　ｉｎｐｕｔ−ｆｏｒｍ　＞　＜　ｉｎｐｕｔ−ｆｏ
ｒｍ　＞　・・・）のいずれであっても良い。＜　ｍｏ
ｄｅｌ−ｎａｍｅ　＞は、抽象機能又はテクノロジ一部
分タイプのいずれか一方の機能特性、インターフェース
特性、大きさ特性及びその他の特性を規定するモデル定
義の名前であることができる。

別個の規則が共通する信号名をもつモデル事例を挿入す
ることができる。１つの規則の挿入式の信号名と、別の
規則の挿入式の信号名とが整合することは、それらの電
気的連結性を示唆している。

入力形態又は出力形態が解釈されるとき、その形態がポ
ート事例対象物を指示する場合は、アクセスされた対象
物の信号は検索され、インターフェースモデル事例への
連結のために使用される。その形態が信号名を指示した
場合は、まず、その名前が信号テーブルにおいてルック
アップされる。

信号名がテーブル内に存在するならば、テーブルにより
指示された信号対象物は検索され、使用される。信号が
信号テーブル内に存在しない場合には、新たな信号が発
生され、信号テーブルに挿入され、モデル事例形成の時
点でモデル事例のインターフェースポート事例への連結
のために使用される。このように、既存の信号対象物に
対する高速アクセスが可能になる。

入力形態が入れ子構成である場合、入れ子内の演算子の
相互連結のために、規則解釈の時点で独自の信号名が発
生される。この入れ子構成の解消手順は信号出力の場合
に関してのみ実行される。

規則ごとに２つ以上の式ステートメントが許容される。

特別の文字％を伴なわない“で囲まれたストリングであ
る信号名は、現在モデル定義に対して大域的であると考
えられる。“で囲まれ且つ特別の文字％を有する信号名
は、規則解釈の時点で、現在モデル事例に対して局所的
であると考えられる。この規則により発生される事例の
中でのみ、式で規定される局所信号の連結性を維持する
ために、それらの局所信号に事例名が追加され、特定の
モデル事例に対して解釈される。

同じ規則の式ステートメントに共通する入力形態は非冗
長とされるので、データベースに重複する事例が挿入さ
れることはない。論理否定の“ＮＯＴ”演算子はこのよ
うに共通するものであるので、現在モデル定義のモデル
事例の検査は事例形成の時点で実行される。入力信号が
検索された“ＮＯＴ”モデル事例が現在設計の中に存在
しない場合、式で規定される通りの新たな“ＮＯＴ”が
発生される。既に１つ存在する場合は、既存の“ＮＯＴ
”モデル事例の出力信号への連結が実行されるのみであ
る。

モデル事例の形成のたびに、まず、モデル事例の対象物
インターフェース形態と、ボート事例と、信号とが発生
される。次に、前記の米国特許出願ｒＰｒｏｃｅｄｕｒ
ｅ　ａｎｄ　Ｄａｔａ　５ｔｒｕｃｔｕｒｅ　ｆｏｒ　
５ｙｎｔｈｅｓｉｓａｎｄ　Ｔｒａｎｓｆｏｒ＋ｍａｔ
ｉｏｎ　ｏｆ　Ｌｏｇｉｃ　Ｃ１ｒｃｕｉｔ　Ｄｅｓｉ
ｇｎｓ　Ｊに記載されるように、全ての論理設計データ
ベースポインタが設定される。

何らかの弐挿入ステ′−トメントに続いて、前記の米国
特許出１１７　ｒＲｕｌｅ　５ｔｒｕｃ’ｔｕｒｅ　ｆ
ｏｒ　５ｙｎｔｈｅｓｉｓｏｆ　Ｌｏｇｉｃ　Ｃ１ｒｃ
ｕｔｔ　Ｄｅｓｉｇｎ　Ｊに記載されるように、新たな
事例に対してデータベース属性を設定するために゛ＭＯ
ＤＩＦＹ’指令を挿入することができる。

規則解釈の時点の信号対象物を事例インターフェースの
時点で検索された入力信号・又は出力信号のグループか
ら除去すべきであることを指示するデータベースアクセ
スのキーワード°ＥＲＡＳＥ”ｔｔ式中のボート事例対
象物の名前の前に追加することができる。

以上の説明は好ましい実施例を図示説明するためのもの
であり、本発明の範囲を限定しようとするのではない０
本発明の範囲は特許請求の範囲によってのみ限定される
。以上の説明から、当業者には、本発明の趣旨に包含さ
れると考えられる多数の変形が明白となるであろう。

以下余白

【図面の簡単な説明】

第１図は、従来の技術に従って回路設計を合成する手順
を示す流れ図、 第２図は、本発明を採用すべき回路設計を合成する手順
を示す流れ図、 第３図は、論理設計規則及び論理合成規則のデータ構造
のアーキテクチャの全体図、 第４図は、本発明による規則ファイルの構造を示す図、 第５図は、本発明による規則ファイルの前件部分の形態
を示す図、 第６図は、本発明による規則ファイルの帰結部分の形態
を示す図、 第７図は、合成手順の規則構造による回路設計への論理
モデル設計事例の挿入を示す図、第８図は、回路設計合
成の「入れ子形」弐からの複数の論理設計事例の挿入を
示す図、第９図は、式ステートメント間の局所化信号名
の使用と、新たに挿入されるモデル事例に対するデータ
ベース属性の挿入のための゛ＭＯＤＩＦＹ’！旨令ステ
ートメントの使用とを示す図、 第１θ図は、回路設計合成手順における式アクセス名の
中でのキーワード°ＥＲＡＳＥ’　の使用を示す図、 第１１図は、回路合成手順において規則翻訳の時点で信
号アクセスを翻訳するアルゴリズムを示す図、及び 第１２図は、回路設計合成手順において論理合成実行の
時点で信号アクセスを解釈するアルゴリズムを示す図で
ある。

Claims (1)

1. 【特許請求の範囲】 １、前件部分と、帰結部分とを有する規則フォーマット
   を利用する過程と； 少なくとも入力又は出力の一方を有するモデル事例のそ
   れぞれに関して連結性を有する論理設計データベースへ
   の複数のモデル事例の挿入を可能にする式フォーマット
   を該帰結フォーマットに付与する過程と； から成る回路設計の合成方法。 ２、回路設計合成手順において、 所定の条件が存在するとき、それを判定する前件規則部
   分と； 新たな回路モデル事例を先の回路モデル事例と置換える
   べき場合に（ｏｕｔｐｕｔｓ・・・）＝（ｏｐｅｒａｔ
   ｉｏｎｉｎｐｕｔｓ・・・）の形態を使用して該所定の
   条件が存在するときに実現されるべき帰結規則部分と；
   を具備する規則構文。 ３、該帰結規則部分の形態は回路モデル事例の部分事例
   と、回路モデル信号識別子とを含む特許請求の範囲第２
   項記載の規則構文。 ４、該合成手順は一時記憶場所に符号付き識別子を記憶
   する特許請求の範囲第２項記載の規則構文。