JPS62112449A - Signal transmitter - Google Patents

Signal transmitter

Info

Publication number
JPS62112449A
JPS62112449A JP25324985A JP25324985A JPS62112449A JP S62112449 A JPS62112449 A JP S62112449A JP 25324985 A JP25324985 A JP 25324985A JP 25324985 A JP25324985 A JP 25324985A JP S62112449 A JPS62112449 A JP S62112449A
Authority
JP
Japan
Prior art keywords
code
circuit
transmission line
output
pulse transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25324985A
Other languages
Japanese (ja)
Inventor
Masato Ogata
緒方 正登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Ecology Systems Co Ltd
Original Assignee
Matsushita Seiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Seiko Co Ltd filed Critical Matsushita Seiko Co Ltd
Priority to JP25324985A priority Critical patent/JPS62112449A/en
Publication of JPS62112449A publication Critical patent/JPS62112449A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

PURPOSE:To attain digital transmission through a transmission line insulated by a transformer by connecting an encoding circuit for converting an NRZI code into a bipolar code in series to a pulse transformer for outputting only a differential component of an output signal outputted from the encoding circuit. CONSTITUTION:The encoding circuit 2 is constituted of a shift register 21, a clock generator 22, an exclusive OR gate circuit 23, an inversion gate circuit 24, a J-K flip-flop 25 obtained by pulling up J and K terminals, negative AND gate circuits 26, 27, and transistors 28, 29 for driving a pulse transformer. A driving signal inputted to the primary side of the pulse transformer becomes a bipolar code and a signal applied between the secondary side terminals 303 and 304 of the pulse transformer is converted a into similar code and sent to the transmission line. Consequently, an NRZI code outputted by a microcomputer LSI is converted into a bipolar code and sent to the transmission line insulated by the transformer.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディ・ジタル伝送に用いられる信号伝送器に
関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a signal transmitter used for digital transmission.

従来の技術 従来この種の信号伝送器は、NRZI符号を直接に入出
力できるマイクロコンピュータIJS工を用いてディジ
タル伝送を行う時、従来は例えば、国際電信電話諮問委
員会(aa工TT)制定のR3422規格に基づいたイ
ンターフェース回路tt 前記マイクロコンピュータT
JS工の入出力端子と伝送線との間に設けてNRZI符
号をそのまま伝送するものであった。
Conventional technology Conventionally, when this type of signal transmitter performs digital transmission using a microcomputer IJS that can directly input and output NRZI codes, conventionally, for example, the signal transmitter was Interface circuit tt based on R3422 standard The microcomputer T
It was installed between the input/output terminal of the JS engineer and the transmission line to transmit the NRZI code as is.

発明が解決しようとする問題点 このような従来の構成では伝送線が前記マイクロコンピ
ュータLSIと電気的に絶縁されていないため接地電位
の影響を受けやすく、また大きな同相ノイズにも弱いた
め伝送誤りが起こりやすかった。
Problems to be Solved by the Invention In such a conventional configuration, the transmission line is not electrically insulated from the microcomputer LSI, so it is easily affected by the ground potential, and it is also susceptible to large common-mode noise, resulting in transmission errors. It was easy to happen.

一方、同相ノイズに強くて、接地電位の影響が無い長距
離で高速な伝送に適する絶縁方式として送受信局と伝送
線をパルストランスにより電気的に絶縁するトランス絶
縁方式が知られているが、パルトランスは直流信号を通
さないので駆動信号にはバイポーラ符号が適するか、直
流成分を含むNRZI符号ではパルストランスを駆動で
きないという問題があった。
On the other hand, the transformer insulation method, which electrically isolates the transmitting/receiving station and the transmission line using a pulse transformer, is known as an insulation method that is resistant to common-mode noise and is suitable for long-distance, high-speed transmission without being affected by ground potential. Since the transformer does not pass DC signals, a bipolar code is suitable for the drive signal, or an NRZI code containing a DC component cannot drive the pulse transformer.

問題点を解決するための手段 本発明は、NRZI符号を直接入出力するマイクロコン
ピュータLSIと伝送線の間に、前記マイクロコンピュ
ータLSIが出力したNRZI符号をバイポーラ符号に
変換して出力する符号化回路と、前記符号化回路と前記
伝送線を電気的に絶縁し前記符号化回路の出力信号の差
動成分のみを前記伝送線に出力するパルストランスを直
列に接続し、前記符号化回路の2本の出力端と前記パル
ストランスの一次巻線の巻線端子を接続した点を復号化
回路に接続し、前記バイポーラ符号をNR2工符号に変
換し、その出力を前記マイクロコンピュータLSIに入
力するよう構成したものである0 作用 本発明の信号伝送器の構成のブロック図を第1図に示す
Means for Solving the Problems The present invention provides an encoding circuit that converts the NRZI code outputted from the microcomputer LSI into a bipolar code and outputs the bipolar code between the microcomputer LSI that directly inputs and outputs the NRZI code and the transmission line. and a pulse transformer that electrically insulates the encoding circuit and the transmission line and outputs only the differential component of the output signal of the encoding circuit to the transmission line is connected in series, and the two of the encoding circuits are connected in series. The connection point between the output terminal of the pulse transformer and the winding terminal of the primary winding of the pulse transformer is connected to a decoding circuit, the bipolar code is converted to an NR2 code, and the output thereof is input to the microcomputer LSI. A block diagram of the configuration of the signal transmitter of the present invention is shown in FIG.

図において、(1)はマイクロコンピュータLSI、(
2)は符号化回路、(3)は復号化回路、(4)はパル
ストランス、(5)は伝送線、を示す。
In the figure, (1) is a microcomputer LSI, (
2) is an encoding circuit, (3) is a decoding circuit, (4) is a pulse transformer, and (5) is a transmission line.

本発明の信号伝送器の構成を説明する。The configuration of the signal transmitter of the present invention will be explained.

マイクロコンピュータL 5I(1)に41 、N R
Z工符号出力端子101、NRZX符号入力端子102
を有する。符号化回路(2)は入力端子201より入力
されたNRZI符号をバイポーラ符号に符号・比し、そ
の差動信号を差動出力端子’ 202 、203より得
る。
Microcomputer L 5I (1) 41, N R
Z code output terminal 101, NRZX code input terminal 102
has. The encoding circuit (2) encodes and compares the NRZI code inputted from the input terminal 201 with a bipolar code, and obtains the differential signal from the differential output terminals '202 and 203.

パルストランス(4)は1次側端子301 、 302
および2次側端子303 、304を有し、1次側と2
次側は電気的に絶縁されており、相互には差動信号しか
通さないため同相信号は除去される。伝送線(5)で通
信相手局と接続されている。復号化回路(3)は差動入
力端子501 、 5O2と出力端子5()3を有し、
差動入力端子501 、 502より入力されるバイポ
ーラ符号をNR2工符号に復号化した出力を出力端子5
03より得る。
The pulse transformer (4) has primary side terminals 301 and 302
and has secondary side terminals 303 and 304, and has a primary side and a
The next side is electrically isolated and only differential signals are passed between them, so common mode signals are removed. It is connected to the communication partner station via a transmission line (5). The decoding circuit (3) has differential input terminals 501, 5O2 and an output terminal 5()3,
The bipolar code inputted from the differential input terminals 501 and 502 is decoded into an NR2 code, and the output is sent to the output terminal 5.
Obtained from 03.

マイクロコンピュータLSI100NRZI符号出力端
子101は符号化回路(2)の入力端子201と接続し
、符号化回路(2)の差動出力端子202 、203は
パルストランス(4)の1次側端子301 、 302
 ニ接続されている。パルストランス(4)の2次側端
子303゜304は伝送線(5)に接続されている。パ
ルストランス(4)の1次側端子301 、302はま
た復号化回路(3)の差動入力端子501 、 502
にも接続されており、復号化回路(3)の出力端子50
3はマイクロコンピュータLSI(1)のNRZI符号
入力端子102に接続される。
The microcomputer LSI100NRZI code output terminal 101 is connected to the input terminal 201 of the encoding circuit (2), and the differential output terminals 202 and 203 of the encoding circuit (2) are the primary side terminals 301 and 302 of the pulse transformer (4).
2 are connected. Secondary terminals 303 and 304 of the pulse transformer (4) are connected to the transmission line (5). The primary side terminals 301 and 302 of the pulse transformer (4) are also the differential input terminals 501 and 502 of the decoding circuit (3).
It is also connected to the output terminal 50 of the decoding circuit (3).
3 is connected to the NRZI code input terminal 102 of the microcomputer LSI (1).

本発明の信号伝送器の作用を説明する。The operation of the signal transmitter of the present invention will be explained.

まず、NRZI符号を直接入出力するマイクロコンピュ
ータLSI(11から出力されるNRZI符号は符号化
回路(2)でバイポーラ符号に変えられパルストランス
(4)を駆動して伝送線(5)に出力される。
First, the NRZI code output from the microcomputer LSI (11) that directly inputs and outputs the NRZI code is converted into a bipolar code by the encoding circuit (2), drives the pulse transformer (4), and is output to the transmission line (5). Ru.

次に伝送線(5)上に出力されたバイポーラ符号はパル
ストランス(4)を通じて復号化回路(3)に入力され
、NRZI符号に変換されてマイクロコンピュータLS
I(1)に入力される。
Next, the bipolar code output on the transmission line (5) is input to the decoding circuit (3) through the pulse transformer (4), where it is converted into an NRZI code and sent to the microcomputer LS.
It is input to I(1).

以上のように本発明によれば、NRZI符号を直接入出
力するマイクロコンピュータLSI(1)かトランス絶
縁された伝送線を介してデ・イジタル伝送できるように
なる。
As described above, according to the present invention, it becomes possible to digitally transmit the NRZI code via the microcomputer LSI (1) that directly inputs and outputs it or via a transformer-insulated transmission line.

実施例 第2図に本発明の信号伝送器の一実施例の回路図、第3
図、第4図に要部の動作タイミング図を示す。
Embodiment Fig. 2 is a circuit diagram of an embodiment of the signal transmitter of the present invention, and Fig. 3 is a circuit diagram of an embodiment of the signal transmitter of the present invention.
FIG. 4 shows operation timing diagrams of the main parts.

図において、第1図と同一符号は同一回路、同一部品、
を示す。
In the figure, the same symbols as in Fig. 1 indicate the same circuits, the same parts,
shows.

本発明の各回路の構成を説明する。The configuration of each circuit of the present invention will be explained.

符号化回路(2)はシフトレジスタat+とクロック発
生器器、排他的論理和ゲート回路の、反転ゲート回路c
24、:r、に6子をプルアップした。r −Kフリッ
プフロップ(ハ)、負論理積ゲート回路(至)、@、パ
ルストランス駆動用のトランジスタ(至)、0!Jから
成る回路で構成する。パルストランス(4)には−次巻
線に中点タップ端子305を設けてプルアップしている
。また復号f[Z回路(3)は電圧比較器(51) 、
 (52)、電8EEを発生する定電圧源(53) 、
排他的論和ゲート回路(54)1.TKJ子をプルアッ
プした。T−にフリップ70ツブ(55)から成る回路
で構成する。
The encoding circuit (2) includes a shift register at+, a clock generator, an exclusive OR gate circuit, and an inverting gate circuit c.
24, :r, pulled up 6 children. r -K flip-flop (c), negative AND gate circuit (to), @, transistor for driving pulse transformer (to), 0! It consists of a circuit consisting of J. The pulse transformer (4) is provided with a center point tap terminal 305 on the negative winding for pull-up. In addition, the decoding f[Z circuit (3) is a voltage comparator (51),
(52), constant voltage source that generates electricity 8EE (53),
Exclusive OR gate circuit (54)1. I pulled up TKJko. It consists of a circuit consisting of 70 flip tabs (55) on the T- side.

マイクロコンピュータLSI(1)の出力端子1o1に
接続された符号化回路(2)の入力端子201はシフト
レジスタQυと排他的論理和ゲート回路のに接縮され、
シフトレジスタQυの出力端を排他的論理和ゲートのに
、クロック発生器器をシフトレジスタ(2υに接続する
The input terminal 201 of the encoding circuit (2) connected to the output terminal 1o1 of the microcomputer LSI (1) is condensed to the shift register Qυ and the exclusive OR gate circuit,
The output terminal of the shift register Qυ is connected to the exclusive OR gate, and the clock generator is connected to the shift register (2υ).

排池的論理和ゲート@の出力端を、T−にフリップフロ
ップ(ト)と反転ゲート回路241に接続し、J−にフ
リップフロップ回路(ハ)の出力のQ、Q端と反転ゲー
ト回路(2)の出力端とをそれぞれ負論理檀ゲート回路
(ト)、@に接続し、負論理積ゲート回路■■の出力は
トランジスタ(至)、器のベースに接続しエミッタを相
互に接続しアースする。両コレクタの差動出力端子20
2 、203はパルストランス(4)の−次側端子30
1 、 302に接続され、−次巻線の中点タップ端子
305をプルアップする。
The output terminal of the exclusive OR gate @ is connected to the flip-flop (G) and the inverting gate circuit 241 at T-, and the Q, Q terminal of the output of the flip-flop circuit (C) and the inverting gate circuit ( Connect the output terminals of 2) to the negative AND gate circuit (T) and @, respectively, and connect the output of the negative AND gate circuit to the base of the transistor (to) and the base of the device, and connect the emitters to each other and ground. do. Differential output terminal 20 of both collectors
2, 203 is the negative side terminal 30 of the pulse transformer (4)
1, 302, and pulls up the center tap terminal 305 of the negative winding.

一方、電子比較器(51) 、 (52)の負入力端子
502゜501のそれぞれにトランジスタ(財)の差動
出力端子202とパルストランス(4)の−次側端子3
01との接読点を、またトランジスタ(至)の差動出力
端子203とパルストランス(4)の−次側端子302
との接続点を接続し、正入力端子を相互に接続し電源(
53)に接続する。
On the other hand, the differential output terminal 202 of the transistor (goods) and the negative side terminal 3 of the pulse transformer (4) are connected to the negative input terminals 502 and 501 of the electronic comparators (51) and (52), respectively.
01, and the differential output terminal 203 of the transistor (to) and the negative side terminal 302 of the pulse transformer (4).
Connect the connection point with the power supply (
53).

電圧比較器(51) 、 (52)の出力端を排他的論
理和ゲート回路(54)の入力端に接続し、出力端を、
T−にフリップフロップ(55)に接続し、出力端の1
っQlすなわち復号化回路(3)の出力端子503をマ
イクロコンピュータI、S工(1)の入力端子102に
接続される。
The output terminals of the voltage comparators (51) and (52) are connected to the input terminal of the exclusive OR gate circuit (54), and the output terminal is connected to the input terminal of the exclusive OR gate circuit (54).
Connect the flip-flop (55) to T-, and connect the output terminal 1
The output terminal 503 of the decoding circuit (3) is connected to the input terminal 102 of the microcomputer I, S (1).

本発明の信号伝送器の一実施例の作用を説明すッ る。The operation of one embodiment of the signal transmitter of the present invention will be explained.

第2図において、マイクロコンピュータLSI(1)の
NRZI符号出力端子101の出方が第3図(a)であ
る時、シフトレジスタQυとクロック発生器(2)で構
成する遅延回路により、T秒だけ遅延させた第3図(b
)の信号を得る。
In FIG. 2, when the output of the NRZI code output terminal 101 of the microcomputer LSI (1) is as shown in FIG. Figure 3 (b
) signal.

通信速度をIビット毎秒とし、バイポーラ符号を形成す
るパルスのデユーティ比を50%とするとき、Tの値は
1/2x秒に設定する。第3図(&)(b)の信号を排
他的論理和ゲート回路(ハ)に入力し、第3図(Q)の
出力を得る。J、に端子をプルアップした。r−にフリ
ップフロップ(ハ)は、第3図(Q)の人力信号の立下
りエツジでトリガが掛かり出力が反転するので第3図(
d)の正出力と第3図(e)の反転出力を得る。第3図
(0)の信号はまた反転ゲート回路(2)にも入力され
て、反転出力第3図(f)を得る。
When the communication speed is I bits per second and the duty ratio of the pulses forming the bipolar code is 50%, the value of T is set to 1/2x second. The signal shown in FIG. 3(&)(b) is input to the exclusive OR gate circuit (c) to obtain the output shown in FIG. 3(Q). I pulled up the terminal on J. The flip-flop (c) at r- is triggered at the falling edge of the human input signal in Fig. 3 (Q) and the output is inverted, so the output is inverted, so the output is inverted.
The positive output shown in d) and the inverted output shown in FIG. 3(e) are obtained. The signal of FIG. 3(0) is also input to the inverting gate circuit (2) to obtain the inverted output of FIG. 3(f).

第3図(dL(f)の信号は負論理檀ゲート回路(至)
に入力され第3図(g)の出力を得て、また第3図(e
)、(f)の信号は負論理和積ゲート回路(3)に入力
されて第3図(h)の出力を得る。トランジスタ(至)
は第3図(g)の信号のパルスに応じてONシ、パルス
トランス(4)の中点タップ端子305から一方の1次
側端子301の方向へ電流を流し、トランジスタ(至)
は第3図(h)の信号のパルスに応じてONL中点タッ
プ端子305から他方の1次側端子302の方向へ電流
を流すので、結局パルストランスの1次側に入力される
駆動信号は第3図(1)の如くバイポーラ符号となり、
パルストランスの2次側端子303,304の間の信号
も同様に第3図(1)の如くとなり、これはまた伝送線
上の信号でもある。
Figure 3 (dL(f) signal is a negative logic gate circuit (to)
The output shown in Figure 3 (g) is obtained, and the output shown in Figure 3 (e) is obtained.
), (f) are input to the negative OR gate circuit (3) to obtain the output shown in FIG. 3(h). Transistor (to)
is turned on in response to the pulse of the signal shown in FIG. 3(g), and a current flows from the center tap terminal 305 of the pulse transformer (4) to one primary side terminal 301, and the transistor (to)
flows a current from the ONL center tap terminal 305 to the other primary side terminal 302 in response to the pulse of the signal shown in FIG. 3(h), so the drive signal input to the primary side of the pulse transformer is ultimately It becomes a bipolar code as shown in Figure 3 (1),
Similarly, the signal between the secondary side terminals 303 and 304 of the pulse transformer becomes as shown in FIG. 3(1), and this is also a signal on the transmission line.

一方、伝送線(5)上の信号が第4図(j)のバイポー
ラ符号であったとすると、この信号はパルストランス(
4)を通じて復号化回路(3)の入力端子501゜50
2間に第4図(j)の差動信号を与える。また中点タッ
プ端子305はプルアンプされているため、入力端子5
01 、502間にはVだけ同相成分が与えられ、入力
端子501の電圧波形は第4図(k)、入力端子502
の電圧波形は第4図(1)となる。ここで電圧比較器(
sl) 、 (52)の正入力端子に接続された定電圧
源(53)の発生する電圧EをOより大きく7未満とす
ると、一方の電圧比較器(51)の出力は第4図(、n
)となり、他方の電圧比較器(52)の出力は第、4図
(n)となる。排他的論理和ゲート回路(54)にこれ
ら第4図(、n)、(→の信号を入力し、第4図(0)
の出力を得ル。J−にフリップフロップ(55)は第4
図(0)の信号の立上りエツジでトリガが掛かり出費が
反転し、第4図(p)の信号を出力する。この第4図(
1))の信号は、第4図(j)のバイポーラ符号がNR
ZI符号に復号化されたものでマイクロコンピュータL
S I ftlのNRZI符号入力端子102に人力さ
れる。
On the other hand, if the signal on the transmission line (5) is the bipolar code shown in Fig. 4 (j), this signal is transmitted through the pulse transformer (
4) through the input terminal 501゜50 of the decoding circuit (3)
A differential signal as shown in FIG. 4(j) is applied between the two terminals. In addition, since the center tap terminal 305 is pull-amplified, the input terminal 5
An in-phase component of V is given between 01 and 502, and the voltage waveform of the input terminal 501 is as shown in FIG.
The voltage waveform of is shown in FIG. 4 (1). Here, the voltage comparator (
When the voltage E generated by the constant voltage source (53) connected to the positive input terminal of (52) is greater than O and less than 7, the output of one voltage comparator (51) is as shown in FIG. n
), and the output of the other voltage comparator (52) is as shown in FIG. 4(n). These signals in FIG. 4 (, n) and (→) are input to the exclusive OR gate circuit (54), and the signals in FIG. 4 (0) are input.
Get the output of le. Flip-flop (55) is the fourth
A trigger is activated at the rising edge of the signal shown in FIG. 4 (0), the output is reversed, and the signal shown in FIG. 4 (p) is output. This figure 4 (
1)) The bipolar code in Fig. 4 (j) is NR.
It is decoded into ZI code and is sent to microcomputer L.
It is input manually to the NRZI code input terminal 102 of S I ftl.

以上のように本発明の実施例によれば、マイクロコンピ
ュータTJSIより出力されたN RZ工符号はバイポ
ーラ符号に変換されてトランス絶縁された伝送線に送出
され、またトランス絶縁された伝送線上のバイポーラ符
号はNRZI符号に変換されテ前記マイクロコンピュー
タLSiへ人出される。
As described above, according to the embodiment of the present invention, the NRZ code output from the microcomputer TJSI is converted into a bipolar code and sent out to a transformer-insulated transmission line, and the bipolar code on the transformer-insulated transmission line is The code is converted into an NRZI code and sent to the microcomputer LSi.

なお、本発明の実施例の符号化回路(2)のシフトレジ
スタ(2Ilとクロック発生器0ので構成した遅延回路
はCRM路や遅延素子等により実現することもできる。
Note that the delay circuit constituted by the shift register (2I1) and the clock generator 0 of the encoding circuit (2) according to the embodiment of the present invention can also be realized by a CRM path, a delay element, or the like.

発明の効果 本発明の前記構成によれば、N R,Z工符号を直接入
出力するマイクロコンピュータTJS工)出力するNR
ZI符号は符号化回路によりバイポーラ符号に変換され
てパルストランスを駆動して伝送線に送出され、また復
号化回路によって伝送線上のバイポーラ符号はパルスト
ランスを介して取り込まれNRZI符号に変換されて前
記マイクロコンピュータLS王に入力されるようになる
。これにより、前記71′クロコンビユ〜りL S I
はトランス絶縁方式によって前記マイクロコンピュータ
LSIと絶べさねた伝送線を用いでディジタル通信か行
なえることとなり、同相ノイズC1=強く、接地電位の
影響が無い、長距離で高速のディジタル伝送ができるな
ど効平を生櫨゛る。
Effects of the Invention According to the configuration of the present invention, the microcomputer TJS directly inputs and outputs NR and Z codes.
The ZI code is converted into a bipolar code by the encoding circuit, which drives a pulse transformer and sent out to the transmission line, and the bipolar code on the transmission line is taken in by the decoding circuit via the pulse transformer and converted to the NRZI code. It will be input to the microcomputer LS King. As a result, the 71' black combination L S I
Due to the transformer insulation method, digital communication can be performed using the microcomputer LSI and an uninterrupted transmission line, and the common mode noise C1 is strong, there is no influence from the ground potential, and long-distance, high-speed digital transmission is possible. etc., etc., etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の信号伝送器の一実施例の回路のブロッ
ク図、第2図は本発明のブロック回路の一実施例におり
る回路図、第3図、第4図は第2図のブロック回路動作
のタイミング図、を示ス。 1:マイクロコンピユー タ]+【コニ  2:i−号
化回路  3:復号化回路  4:パルストランス5:
伝送線  21:シフトレジスタ  22:クロック発
生器  23154:排他的論理和ゲート24:反転ゲ
ート回路  25.558 J−K 7リツプフロツブ
  96 、277負論理積ゲ一ト回路28.29:)
ランジスタ →芒胃1缶9 第3図 第4図
Fig. 1 is a block diagram of a circuit of an embodiment of the signal transmitter of the present invention, Fig. 2 is a circuit diagram of an embodiment of the block circuit of the invention, and Figs. The timing diagram of the block circuit operation is shown below. 1: Microcomputer] + [Coni 2: i-encoding circuit 3: decoding circuit 4: pulse transformer 5:
Transmission line 21: Shift register 22: Clock generator 23154: Exclusive OR gate 24: Inverting gate circuit 25.558 J-K 7 lip flop 96, 277 Negative AND gate circuit 28.29:)
Langista → 1 can of mango 9 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] NRZI(ノンリターンツウゼロインパート)符号を直
接入出力するマイクロコンピュータLSIと伝送線の間
に、前記マイクロコンピュータLSIが出力したNRZ
I符号をバイポーラ符号に変換して出力する符号化回路
と、前記符号化回路と前記伝送線を電気的に絶縁し、前
記符号化回路の出力信号の差動成分のみを前記伝送線に
出力するパルストランスを直列に接続し、前記符号化回
路の2本の出力端と前記パルストランスの一次巻線の巻
線端子を接続した点を復号化回路に接続し、前記バイポ
ーラ符号をNRZI符号に変換し、その出力を前記マイ
クロコンピュータLSIに入力するよう構成した信号伝
送器。
The NRZ output from the microcomputer LSI is connected between the transmission line and the microcomputer LSI that directly inputs and outputs NRZI (non-return-to-zero-inpart) codes.
an encoding circuit that converts an I code into a bipolar code and outputs it, electrically insulating the encoding circuit and the transmission line, and outputting only the differential component of the output signal of the encoding circuit to the transmission line. Pulse transformers are connected in series, and a point where the two output terminals of the encoding circuit and the winding terminal of the primary winding of the pulse transformer are connected is connected to a decoding circuit, and the bipolar code is converted to an NRZI code. A signal transmitter configured to input the output to the microcomputer LSI.
JP25324985A 1985-11-12 1985-11-12 Signal transmitter Pending JPS62112449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25324985A JPS62112449A (en) 1985-11-12 1985-11-12 Signal transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25324985A JPS62112449A (en) 1985-11-12 1985-11-12 Signal transmitter

Publications (1)

Publication Number Publication Date
JPS62112449A true JPS62112449A (en) 1987-05-23

Family

ID=17248638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25324985A Pending JPS62112449A (en) 1985-11-12 1985-11-12 Signal transmitter

Country Status (1)

Country Link
JP (1) JPS62112449A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221045A (en) * 1988-02-29 1989-09-04 Mitsubishi Electric Corp Signal transmission equipment
JPH08214032A (en) * 1993-03-09 1996-08-20 Internatl Business Mach Corp <Ibm> Network node transceiver of single port with electric power drop protection function
JP6019379B1 (en) * 2016-03-11 2016-11-02 株式会社エム・システム技研 Pulse isolator using piezoelectric transformer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221045A (en) * 1988-02-29 1989-09-04 Mitsubishi Electric Corp Signal transmission equipment
JPH08214032A (en) * 1993-03-09 1996-08-20 Internatl Business Mach Corp <Ibm> Network node transceiver of single port with electric power drop protection function
JP6019379B1 (en) * 2016-03-11 2016-11-02 株式会社エム・システム技研 Pulse isolator using piezoelectric transformer
JP2017163518A (en) * 2016-03-11 2017-09-14 株式会社エム・システム技研 Pulse isolator employing piezoelectric transformer

Similar Documents

Publication Publication Date Title
JP3139754B2 (en) AC pulse inversion encoding and decoding scheme for continuous data transmission
US8711954B2 (en) Transfer of digital data through an isolation
CN110752843A (en) Level conversion circuit
JPS62112449A (en) Signal transmitter
US4561118A (en) Bus system with optical waveguides having collision detection
US3962647A (en) Biphase waveform generator using shift registers
US4507621A (en) Generating quasi-random sequences in AMI code
JP4347334B2 (en) Interface, information processing terminal, and data processing method
JPS59101949A (en) Insulation type digital signal transmitting circuit
US3609755A (en) Unipolar to bipolar code converter
JPS5814108B2 (en) bipolar unipolar
US4521766A (en) Code generator
CN115549659A (en) Transmitter circuit, corresponding isolation driving device, electronic system and method
JPS581364A (en) Pulse output circuit
RU2282305C2 (en) Code transformer
JPS6320919A (en) Split phase coding circuit
JPH06120838A (en) Unipolar/bipolar conversion circuit
SU1088150A1 (en) Device for transmitting and receiving digital information
JPH0756934B2 (en) Double pulse generation circuit
JPS6212239A (en) Data communication system
SU703908A1 (en) Matching device for transmitting pseudorandom trains
JPS63299518A (en) Binary/ternary converting circuit
SU1339580A1 (en) Device for simulating errors in digital information transmission channel
JPS63300626A (en) Pulse signal isolating circuit
JPH11154983A (en) Transmission circuit