JP6019379B1 - Pulse isolator using piezoelectric transformer - Google Patents

Pulse isolator using piezoelectric transformer Download PDF

Info

Publication number
JP6019379B1
JP6019379B1 JP2016069501A JP2016069501A JP6019379B1 JP 6019379 B1 JP6019379 B1 JP 6019379B1 JP 2016069501 A JP2016069501 A JP 2016069501A JP 2016069501 A JP2016069501 A JP 2016069501A JP 6019379 B1 JP6019379 B1 JP 6019379B1
Authority
JP
Japan
Prior art keywords
output
pulse
input
pulse signal
piezoelectric transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016069501A
Other languages
Japanese (ja)
Other versions
JP2017163518A (en
Inventor
中川 清
清 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M System Co Ltd
Original Assignee
M System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M System Co Ltd filed Critical M System Co Ltd
Priority to JP2016069501A priority Critical patent/JP6019379B1/en
Application granted granted Critical
Publication of JP6019379B1 publication Critical patent/JP6019379B1/en
Publication of JP2017163518A publication Critical patent/JP2017163518A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】 外部から受信した入力側パルス信号を圧電トランスを用いて一次側から二次側へ伝送し、入力側パルス信号とは絶縁された同波形の出力側パルス信号を生成し出力する。【解決手段】 入力バッファ部11aから出力されるパルス信号とマルチバイブレータ11bのパルス出力とを論理回路出力する駆動制御用回路部11と、共振用インダクタLを介して後段に所定の周波数の交流電圧を出力するスイッチング回路部12と、スイッチング回路部12の出力する交流電圧が入力され交流電圧を出力する圧電トランス部13と、その出力電圧を整流、平滑、及び矩形化をして後段に出力側パルス信号Soutを出力する波形整形回路部14とを含む。【選択図】図1PROBLEM TO BE SOLVED: To transmit an input side pulse signal received from the outside from a primary side to a secondary side using a piezoelectric transformer, and to generate and output an output side pulse signal having the same waveform insulated from the input side pulse signal. A drive control circuit unit 11 that outputs a pulse signal output from an input buffer unit 11a and a pulse output of a multivibrator 11b as a logic circuit, and an AC voltage having a predetermined frequency at a subsequent stage via a resonance inductor L. Switching circuit unit 12 that outputs the AC voltage, piezoelectric transformer unit 13 that receives the AC voltage output from the switching circuit unit 12 and outputs the AC voltage, and rectifies, smoothes, and rectangularizes the output voltage and outputs the output side to the subsequent stage. And a waveform shaping circuit unit 14 that outputs a pulse signal Sout. [Selection] Figure 1

Description

本発明は、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータに関する。  The present invention relates to a pulse isolator using a piezoelectric transformer that receives a pulse signal from outside and generates and outputs a pulse signal having the same waveform insulated from the pulse signal.

従来、外部からパルス信号を受信し、入出力間を絶縁して同波形のパルス信号を伝送するパルスアイソレータ(計装分野では、信号絶縁器とも称される)が知られていた(例えば、特許文献1参照)。  Conventionally, a pulse isolator (also referred to as a signal isolator in the instrumentation field) that receives a pulse signal from the outside and transmits a pulse signal having the same waveform by isolating the input and output (for example, patents) Reference 1).

そのパルスアイソレータの構成について、図8を参照して説明する。  The configuration of the pulse isolator will be described with reference to FIG.

フリップフロップ回路207を設け、パルストランスPTの2次巻線CL2の一端に発生する電圧信号VAをフリップフロップ回路207のセット端子Sへ、パルストランスPTの2次巻線CL2の他端に発生する電圧信号VBをフリップフロップ回路207のリセット端子Rへ与えるようにしている。  A flip-flop circuit 207 is provided, and a voltage signal VA generated at one end of the secondary winding CL2 of the pulse transformer PT is generated at the other end of the secondary winding CL2 of the pulse transformer PT to the set terminal S of the flip-flop circuit 207. The voltage signal VB is applied to the reset terminal R of the flip-flop circuit 207.

また、パルストランスPTの1次側には電流を制限するための抵抗R3を設け、パルストランスPTの2次側にはリンギングを抑えるための抵抗R4を設けている。  Further, a resistor R3 for limiting current is provided on the primary side of the pulse transformer PT, and a resistor R4 for suppressing ringing is provided on the secondary side of the pulse transformer PT.

さらに、パルストランスPTの2次巻線CL2の中点を端子P11に接続し、端子P10とP11との間から出力パルス信号Poutを得るようにしている。  Further, the middle point of the secondary winding CL2 of the pulse transformer PT is connected to the terminal P11, and the output pulse signal Pout is obtained between the terminals P10 and P11.

ここでフリップフロップ回路207は、周知のR−Sフリップフロップ回路であり、ノア回路NOR1およびNOR2により構成されており、そのQ出力端子が端子P10に接続されている。  Here, the flip-flop circuit 207 is a well-known RS flip-flop circuit, and is composed of NOR circuits NOR1 and NOR2. Its Q output terminal is connected to the terminal P10.

このパルスアイソレータでは、端子P9にパルス信号Pinが入力されると、このパルス信号Pinがバッファ204およびインバータ205を介してプッシュプルにパルストランスPTの1次巻線CL1へ与えられ、この1次巻線CL1に入力されるパルス信号PinによりパルストランスPTの2次巻線CL2の一端および他端に電圧が誘起される。  In this pulse isolator, when the pulse signal Pin is input to the terminal P9, the pulse signal Pin is push-pulled to the primary winding CL1 of the pulse transformer PT via the buffer 204 and the inverter 205, and this primary winding. A voltage is induced at one end and the other end of the secondary winding CL2 of the pulse transformer PT by the pulse signal Pin input to the line CL1.

このような構成により、入力パルス信号の立ち上がりで立ち上がる2次巻線の一端に発生する第1の電圧信号によりフリップフロップ回路がセットされ、入力パルス信号の立ち下がりで立ち上がる2次巻線の他端に発生する第2の電圧信号によりフリップフロップ回路がリセットされる。  With such a configuration, the flip-flop circuit is set by the first voltage signal generated at one end of the secondary winding rising at the rising edge of the input pulse signal, and the other end of the secondary winding rising at the falling edge of the input pulse signal. The flip-flop circuit is reset by the second voltage signal generated at the time.

すなわち、入力パルス信号の立ち上がりで立ち上がり、入力パルス信号の立ち下がりで立ち下がる出力パルス信号をフリップフロップ回路より得ることができる。  That is, an output pulse signal that rises at the rising edge of the input pulse signal and falls at the falling edge of the input pulse signal can be obtained from the flip-flop circuit.

その結果、パルストランスPTを使用して低周波(例えば、0.00001Hz程度)から高周波(例えば、100MHz程度)まで広範囲のパルス信号を、入出力間を絶縁して伝送することができている。  As a result, the pulse transformer PT can be used to transmit a wide range of pulse signals from low frequency (for example, about 0.00001 Hz) to high frequency (for example, about 100 MHz) with the input and output insulated.

また、伝送すべきパルス信号の周波数帯域に比べて狭い帯域を有するパルストランスと、そのパルストランスの1次側にパルス信号に対応した電流を供給する駆動回路と、パルストランスの2次側に接続された整流回路と、整流回路の出力端に接続されたフリップフロップと、フリップフロップの出力端に接続された遅れ回路と、遅れ回路の出力によりフリップフロップの入力をマスキングする構成も知られていた(例えば、特許文献2参照)。  In addition, a pulse transformer having a narrower band than the frequency band of the pulse signal to be transmitted, a drive circuit for supplying a current corresponding to the pulse signal to the primary side of the pulse transformer, and a secondary side of the pulse transformer Also known is a rectifier circuit, a flip-flop connected to the output terminal of the rectifier circuit, a delay circuit connected to the output terminal of the flip-flop, and a configuration in which the input of the flip-flop is masked by the output of the delay circuit (For example, refer to Patent Document 2).

一方、商用の交流入力(例えば、AC100V/50Hz)を整流・平滑して直流電圧に変換し、さらにスイッチング回路により高周波の交流電圧に変換され、圧電トランスによって絶縁、変圧された後、整流平滑回路によって定電圧の直流に変換されて負荷に電圧を出力する圧電トランスコンバータも知られていた(例えば、特許文献3、特許文献4参照)。  On the other hand, a commercial AC input (for example, AC 100 V / 50 Hz) is rectified and smoothed to be converted into a DC voltage, further converted into a high-frequency AC voltage by a switching circuit, insulated and transformed by a piezoelectric transformer, and then a rectifying and smoothing circuit. There is also known a piezoelectric transformer converter that outputs a voltage to a load after being converted to a constant voltage direct current (see, for example, Patent Document 3 and Patent Document 4).

この圧電トランスコンバータにおいては、負荷に出力される出力電圧の制御は、その出力電圧と基準電圧との誤差増幅器による比較結果によって、電圧周波数変換器(VCO)を制御し、スイッチング回路の駆動周波数をコントロールすることによって定電圧に保たれていた。  In this piezoelectric transformer converter, the output voltage output to the load is controlled by controlling the voltage frequency converter (VCO) based on the comparison result between the output voltage and the reference voltage by the error amplifier, and the drive frequency of the switching circuit is controlled. It was kept at a constant voltage by controlling.

そして、直流入力電圧を、圧電トランスとスイッチ手段を用いて所望の直流出力電圧を出力できる、圧電トランスを用いたDC/DCコンバータも知られていた(例えば、特許文献5、特許文献6参照)。  A DC / DC converter using a piezoelectric transformer that can output a desired DC output voltage from a DC input voltage using a piezoelectric transformer and switch means is also known (see, for example, Patent Document 5 and Patent Document 6). .

また、直流入力電圧を、一対の圧電トランスと誤差増幅器の出力により高周波変換を行う高周波発振器を設けた定電圧・定周波発生装置も知られていた(例えば、特許文献7参照)。  There has also been known a constant voltage / constant frequency generator provided with a high frequency oscillator that converts a DC input voltage into a high frequency by the output of a pair of piezoelectric transformers and an error amplifier (see, for example, Patent Document 7).

さらには、直流電源をインバータ回路と圧電トランスを用いて、電力伝送の可能な電力伝送システムも知られていた(例えば、特許文献8参照)。  Furthermore, a power transmission system capable of transmitting power by using an inverter circuit and a piezoelectric transformer as a DC power source has been known (see, for example, Patent Document 8).

この電力伝送システムにおいては、直流電源にインバータ回路が接続されて、そのインバータ回路が制御回路によりスイッチング制御されていた。  In this power transmission system, an inverter circuit is connected to a DC power source, and the inverter circuit is switching-controlled by a control circuit.

特開2001−111390号公報  JP 2001-111390 A 実開昭61−176823号公報  Japanese Utility Model Publication No. 61-176823 特開2000−341939号公報  JP 2000-341939 A 特開平10−262369号公報  JP-A-10-262369 特開平11−55941号公報  JP 11-55941 A 特開平4−210773号公報  JP-A-4-210773 特開平6−86552号公報  JP-A-6-86552 特開2015−156741号公報  Japanese Patent Laying-Open No. 2015-156741

しかしながら、前述した従来のパルスアイソレータにおいては、パルストランスPTは立上りパルスと立下りパルスをフリップフロップ回路207に入力する機能(磁気的な結合によって過渡的に変化する信号のみを一次側から二次側へ伝送する機能)を有するものの、入力側から出力側へ伝送される電力は極めて小さいため、入力パルス信号Pinに対応した出力パルス信号Poutを得るためには、フリップフロップ回路207の駆動用電源として、さらに別の電源端子から新たな電力を別途供給する必要があった。  However, in the conventional pulse isolator described above, the pulse transformer PT has a function of inputting a rising pulse and a falling pulse to the flip-flop circuit 207 (only a signal that changes transiently due to magnetic coupling from the primary side to the secondary side). In order to obtain an output pulse signal Pout corresponding to the input pulse signal Pin, the power supply for driving the flip-flop circuit 207 is used. In addition, it was necessary to separately supply new power from another power supply terminal.

また、パルストランスPTを用いることにより、従来の信号絶縁回路の設置された場所のノイズ環境によっては伝送されるパルス信号に無線雑音(外来ノイズ)が信号に重畳し、セット、リセットの誤動作が発生し入力信号とは無関係な信号が出力されることもあった。  In addition, by using the pulse transformer PT, radio noise (external noise) is superimposed on the transmitted pulse signal depending on the noise environment where the conventional signal insulation circuit is installed, causing set / reset malfunctions. However, a signal unrelated to the input signal may be output.

さらに、パルストランスPTには、コア、ボビン、巻き線、絶縁テープ、マージンテープ等の要素が必須であり、更には、巻き線間及び巻き線端子間の絶縁距離(空間距離及び沿面距離)を十分に確保する必要があった。  Furthermore, the core, bobbin, winding, insulating tape, margin tape, and other elements are essential for the pulse transformer PT, and further, the insulation distance (spatial distance and creepage distance) between windings and winding terminals. It was necessary to secure enough.

それらの課題を解消することは信号絶縁回路全体のサイズ増大、回路構成の複雑化、コスト増大の原因にもなっていた。  Solving these problems has also caused an increase in the size of the entire signal insulation circuit, a complicated circuit configuration, and an increase in cost.

一方、上述した圧電トランスを用いたコンバータや伝送システムは、直流電圧発生装置や商用の交流電圧など所定の電圧入力に対して、圧電トランスを用いて所望の電圧を出力しようとする場合には、圧電トランスの一次側入力電圧をスイッチング回路により、例えばLC共振回路を用いて高周波数へ交流化することが知られている。  On the other hand, when the converter or transmission system using the piezoelectric transformer described above is intended to output a desired voltage using a piezoelectric transformer with respect to a predetermined voltage input such as a DC voltage generator or a commercial AC voltage, It is known to convert the primary side input voltage of a piezoelectric transformer to a high frequency using a switching circuit, for example, an LC resonance circuit.

しかしながら、そのスイッチング回路のよる制御対象は、圧電トランスの二次側交流電圧が平滑化された後の直流出力電圧値であり、その値を予め目標となる所定範囲に制御するという目的・機能(目標値と実際値との誤差を僅少化する機能)であるため、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する機能を有していなかった。  However, the object to be controlled by the switching circuit is the DC output voltage value after the secondary side AC voltage of the piezoelectric transformer is smoothed, and the purpose / function of controlling the value to a predetermined range in advance ( This function reduces the error between the target value and the actual value), so it does not have a function to receive a pulse signal from the outside and generate and output a pulse signal with the same waveform that is insulated from the pulse signal. It was.

すなわち、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する用途については、技術的な目的・機能そのものが従来と大きく異なるため、適用することが出来なかった。  In other words, for the purpose of receiving a pulse signal from the outside, generating and outputting a pulse signal having the same waveform insulated from the pulse signal, the technical purpose / function itself is significantly different from that of the conventional one. I could not do it.

本発明は、上記の課題を解決するもので、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータを提供することを目的とする。  The present invention solves the above-described problems, and provides a pulse isolator using a piezoelectric transformer that receives a pulse signal from the outside and generates and outputs a pulse signal having the same waveform insulated from the pulse signal. For the purpose.

本発明に係る、圧電トランスを用いたパルスアイソレータによれば、外部から入力側パルス信号を受信すると、その入力側パルス信号と同波形の出力側パルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータであって、入力側パルス信号が入力される入力バッファ部と、その入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力する駆動制御用回路部と、その駆動制御用回路部の出力信号により駆動され、共振用インダクタを介して後段に所定の周波数の交流電圧を出力するスイッチング回路部と、そのスイッチング回路部から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部と、その圧電トランス部から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段に前記出力側パルス信号を出力する波形整形回路部と、を含むことを特徴としている。  According to the pulse isolator using the piezoelectric transformer according to the present invention, when the input side pulse signal is received from the outside, the output side pulse signal having the same waveform as the input side pulse signal is generated and output. An input buffer unit to which an input side pulse signal is input; a pulse control signal output from the input buffer unit; and a drive control circuit unit that outputs a pulse output of the multivibrator; A switching circuit unit that is driven by an output signal of the drive control circuit unit and outputs an AC voltage of a predetermined frequency to the subsequent stage via the resonance inductor, and an AC voltage output from the switching circuit unit is a primary side input voltage. , Piezoelectric transformer part that outputs AC voltage to the secondary side, and secondary side output voltage output from the piezoelectric transformer part Smooth, and is characterized in that it comprises a waveform shaping circuit for outputting the output pulse signal to the subsequent stage by the squaring, the.

すなわち、本発明に係る圧電トランスを用いたパルスアイソレータの主要な構成要素である圧電トランス部においては、与えられた電気エネルギーは一次側の逆圧電効果によって、例えばセラミックス矩形板を強制的に変形させるような弾性エネルギーに変換され、その弾性エネルギーは二次側の圧電効果によって再び電気エネルギーとなる、という固有の性質を有している。  That is, in the piezoelectric transformer section which is a main component of the pulse isolator using the piezoelectric transformer according to the present invention, the applied electric energy forcibly deforms, for example, a ceramic rectangular plate by the reverse piezoelectric effect on the primary side. The elastic energy is converted into such elastic energy, and the elastic energy has an inherent property that it becomes electric energy again by the piezoelectric effect on the secondary side.

これにより、電気エネルギー変換は弾性振動を介して行われるため、従来のパルストランスを用いたパルスアイソレータにおけるイミュニティ(EMCの分野において、電気機器が電気的ストレス(電界、磁界、電圧、電流)に曝された際に耐えうる能力)の弱点を克服して、大幅な性能改善を実現できる。  As a result, since electrical energy conversion is performed through elastic vibration, immunity of pulse isolators using conventional pulse transformers (in the field of EMC, electrical devices are exposed to electrical stress (electric field, magnetic field, voltage, current)). Overcoming the weakness of the ability to withstand)

この性能は、電磁感受性(Electromagnetic Susceptibility)とも呼ばれる。  This performance is also referred to as Electromagnetic Susceptibility.

また、電気機器はその使用環境によって様々な電気的ストレスに曝されるが、電気的ストレスには、電気機器から発生するものに加え、無線通信や公共放送用の電波なども含まれる。  In addition, electrical devices are exposed to various electrical stresses depending on the use environment, and electrical stress includes radio waves for radio communication and public broadcasting in addition to those generated from electrical devices.

例えば、雷や静電気などの自然現象による電気的ストレスも対象となり、エミッションと同様に、全ての電気機器は電磁障害の発生を未然に防ぐために求められるイミュニティを有していなければならないわけだが、圧電トランスを用いることによりその能力を大幅に向上できる。  For example, electrical stress due to natural phenomena such as lightning and static electricity is also covered, and as with emissions, all electrical equipment must have the immunity required to prevent electromagnetic interference from occurring. The ability can be greatly improved by using a transformer.

その結果、本発明に係る、圧電トランスを用いたパルスアイソレータの設置された場所のノイズ環境に依存することなく、伝送されるパルス信号に無線雑音(外来ノイズ)が伝送信号に重畳し、セット、リセットの誤動作が発生したり、入力信号とは無関係な信号が出力されたりすることが大きく低減する。  As a result, wireless noise (external noise) is superimposed on the transmission signal without being dependent on the noise environment of the place where the pulse isolator using the piezoelectric transformer according to the present invention is installed. The occurrence of a reset malfunction or the output of a signal unrelated to the input signal is greatly reduced.

また、従来のパルストランスを用いたパルスアイソレータが、例えば波高値が5Vで10kHz(オンデューティ比50%)のパルス信号が入力され、一次側から二次側へ0.1W〜0.15Wの伝送しかできなかったものが、本発明に係る、圧電トランスを用いたパルスアイソレータであれば、一次側から二次側へ0.5〜1.0Wの伝送が可能となる(一次側入力電力に対する二次側出力電力の比率(電力伝送効率)が80%〜99%となる)。  In addition, a pulse isolator using a conventional pulse transformer receives, for example, a pulse signal of 10 kHz (on duty ratio 50%) at a peak value of 5 V, and transmits from 0.1 W to 0.15 W from the primary side to the secondary side. What can only be achieved is a pulse isolator using a piezoelectric transformer according to the present invention, which enables transmission of 0.5 to 1.0 W from the primary side to the secondary side (secondary power input to the primary side). The ratio of the secondary output power (power transmission efficiency) is 80% to 99%).

これにより、本発明に係る、圧電トランスを用いたパルスアイソレータに入力されるのは、外部からのパルス信号と直流電源のみでよく、その2次側の回路自体に別電源を設けて回路の一部を構成するロジックICやバッファ回路等の駆動電源として電力を新たに別途供給する必要もない。  As a result, the pulse isolator using the piezoelectric transformer according to the present invention only needs to input the pulse signal from the outside and the DC power supply. It is not necessary to separately supply power as a driving power source for a logic IC, a buffer circuit, or the like constituting the unit.

さらに、パルストランスには必須であった、コア、ボビン、巻き線、絶縁テープ、マージンテープ等の要素が必要でなくなり、更には、巻き線間及び巻き線端子間において、従来必要とされていた絶縁距離(空間距離及び沿面距離)の確保が不要となる。  In addition, elements such as cores, bobbins, windings, insulating tapes, margin tapes, etc., which are essential for pulse transformers, are no longer required, and have been conventionally required between windings and between winding terminals. It is not necessary to secure an insulation distance (clearance distance and creepage distance).

すなわち、圧電トランスを用いることにより従来のパルストランスに係る課題を解消できるため、パルスアイソレータ全体のサイズの軽薄短小化、回路構成の簡素化、コスト軽減等が容易となる。  That is, by using a piezoelectric transformer, the problems associated with the conventional pulse transformer can be solved, so that the overall size and size of the pulse isolator can be reduced, the circuit configuration can be simplified, and the cost can be reduced.

また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、波形整形回路部の駆動用電源として、圧電トランス部から出力された二次側出力電圧を整流、平滑した後の直流電圧を供給してもよい。  Further, according to the pulse isolator using the piezoelectric transformer according to the present invention, the DC voltage after rectifying and smoothing the secondary output voltage output from the piezoelectric transformer unit is used as a driving power source for the waveform shaping circuit unit. You may supply.

これにより、駆動用電源として、別の電源端子を設けて電力を供給する必要がなくなり、その分、電源側からの配線経路が削減され、かつ別の電源側からの無線雑音(外来ノイズ)の侵入や信号への重畳を大幅に抑制できるため、入力バッファ部、ロジックIC、又はバッファ等の誤動作の発生が抑止され、入力信号とは無関係な信号が出力されるおそれも大幅に低減する。  As a result, it is not necessary to provide another power supply terminal as a driving power supply, and accordingly, the wiring path from the power supply side is reduced, and radio noise (external noise) from another power supply side is reduced. Since intrusion and signal superimposition can be significantly suppressed, the occurrence of malfunctions of the input buffer unit, logic IC, buffer, or the like is suppressed, and the possibility that a signal unrelated to the input signal is output is also greatly reduced.

また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、駆動制御用回路部は、入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力し、スイッチング回路部が含む2つのスイッチング素子が逆論理(相互に反転)となるようにON/OFFのスイッチング制御をしてもよい。  According to the pulse isolator using the piezoelectric transformer according to the present invention, the drive control circuit unit outputs the pulse signal output from the input buffer unit and the pulse output of the multivibrator as a logic circuit, and the switching circuit. ON / OFF switching control may be performed so that the two switching elements included in the unit have opposite logics (inverted with respect to each other).

これにより、スイッチング回路部の2つのスイッチング素子が逆論理(相互に反転)となるため、共振用インダクタを介して圧電トランス部の一次側端子に対して直流電圧の供給と開放(一次側端子同士の短絡)が交互になされるため、マルチバイブレータの発振周波数に応じた交流電流を圧電トランス部の一次側に発生させることができる。  As a result, the two switching elements of the switching circuit section are reversed in logic (inverted with respect to each other), so that the supply and release of the DC voltage to the primary terminal of the piezoelectric transformer section via the resonance inductor (the primary terminals are connected to each other). Therefore, an alternating current corresponding to the oscillation frequency of the multivibrator can be generated on the primary side of the piezoelectric transformer unit.

また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、駆動制御用回路部が、入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力Qとの論理積出力をスイッチング回路部の駆動用信号として出力する場合に、スイッチング回路部は、2つのスイッチング素子を含み、一方のPチャンネル型FETは正電源に接続され、他方のNチャンネル型FETは負電源に接続され、論理積出力はそれぞれのFETのゲート入力としてもよい。  Further, according to the pulse isolator using the piezoelectric transformer according to the present invention, the drive control circuit unit outputs a logical product output of the pulse signal output from the input buffer unit and the pulse output Q of the multivibrator. When the signal is output as a driving signal for the first part, the switching circuit part includes two switching elements, one P-channel type FET is connected to a positive power source, and the other N-channel type FET is connected to a negative power source. The product output may be the gate input of each FET.

これにより、全体構成の一部に周知で簡素な技術を適用したパルスアイソレータを提供できる。  Thereby, a pulse isolator in which a known and simple technique is applied to a part of the entire configuration can be provided.

また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、駆動制御用回路部が、入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力Qとの第1論理積出力と、パルス信号とマルチバイブレータのパルス出力NotQとの第2論理積出力をスイッチング回路部の駆動用信号として出力する場合に、スイッチング回路部は、2つのスイッチング素子を含み、正電源及び負電源のいずれにもNチャンネル型FETが接続され、第1論理積出力を一方のNチャンネル型FETのゲート入力とし、第2論理積出力を他方のNチャンネル型FETのゲート入力としてもよい。  Further, according to the pulse isolator using the piezoelectric transformer according to the present invention, the drive control circuit unit includes a first logical product output of the pulse signal output from the input buffer unit and the pulse output Q of the multivibrator. When the second logical product output of the pulse signal and the pulse output NotQ of the multivibrator is output as a drive signal for the switching circuit unit, the switching circuit unit includes two switching elements, which are either a positive power source or a negative power source. Also, an N-channel FET may be connected, and the first AND output may be the gate input of one N-channel FET and the second AND output may be the gate input of the other N-channel FET.

これにより、全体構成の一部に周知で簡素な技術を適用したパルスアイソレータを提供できる。  Thereby, a pulse isolator in which a known and simple technique is applied to a part of the entire configuration can be provided.

本発明に係る、圧電トランスを用いたパルスアイソレータは、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力することができる。  A pulse isolator using a piezoelectric transformer according to the present invention can receive a pulse signal from the outside, and generate and output a pulse signal having the same waveform insulated from the pulse signal.

本発明の実施の形態における、圧電トランスを用いたパルスアイソレータと、それに接続される現場側(計測パルス信号伝送系)の概略全体構成図1 is a schematic overall configuration diagram of a pulse isolator using a piezoelectric transformer and a site side (measurement pulse signal transmission system) connected to the pulse isolator in an embodiment of the present invention. 本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの前段部構成図FIG. 1 is a configuration diagram of a previous stage of a pulse isolator using a piezoelectric transformer in an embodiment of the present invention. 本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの後段部構成図FIG. 3 is a configuration diagram of the latter part of a pulse isolator using a piezoelectric transformer in the embodiment of the present invention. (a)〜(d)本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるパルス周波数の場合のタイミングチャート(A)-(d) Timing chart in case of different pulse frequency in pulse isolator using piezoelectric transformer in embodiment of this invention. (a)〜(d)本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるオンデューティー比の場合のタイミングチャート(A)-(d) Timing chart in case of different on-duty ratio in pulse isolator using piezoelectric transformer in embodiment of this invention. (a)入力側パルス信号の周波数と出力側パルス信号の周波数との関係図、(b)入力側パルス信号のオンデューティ比と出力側パルス信号のオンデューティ比との関係図(A) Relationship diagram between frequency of input side pulse signal and output side pulse signal, (b) Relationship diagram between on duty ratio of input side pulse signal and on duty cycle of output side pulse signal 本発明の実施の形態の一変形例における、圧電トランスを用いたパルスアイソレータの後段部構成図FIG. 6 is a configuration diagram of the rear stage of a pulse isolator using a piezoelectric transformer in a modification of the embodiment of the present invention. 従来のパルスアイソレータの回路構成図Circuit diagram of conventional pulse isolator

以下、図面を参照して本発明の実施の形態について説明する。  Embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータと、それに接続される現場側(計測信号伝送系)の概略全体構成図で、図2は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの前段部構成図で、図3は本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの後段部構成図で、図4(a)〜(d)は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるパルス周波数の場合のタイミングチャートで、図5(a)〜(d)は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるオンデューティー比の場合のタイミングチャートで、図6(a)は、入力側パルス信号の周波数と出力側パルス信号の周波数との関係図で、図6(b)は、入力側パルス信号のオンデューティ比と出力側パルス信号のオンデューティ比との関係図で、図7は、本発明の実施の形態の一変形例における、圧電トランスを用いたパルスアイソレータの後段部構成図である。  FIG. 1 is a schematic overall configuration diagram of a pulse isolator using a piezoelectric transformer and a site side (measurement signal transmission system) connected thereto in an embodiment of the present invention, and FIG. 2 is an embodiment of the present invention. FIG. 3 is a block diagram of the former stage of a pulse isolator using a piezoelectric transformer, and FIG. 3 is a block diagram of the latter stage of a pulse isolator using a piezoelectric transformer in the embodiment of the present invention. These are timing charts in the case of different pulse frequencies in the pulse isolator using the piezoelectric transformer in the embodiment of the present invention, and FIGS. 5A to 5D show the piezoelectric transformer in the embodiment of the present invention. FIG. 6A is a timing chart in the case of different on-duty ratios in the used pulse isolator. FIG. 6A shows the frequency of the input side pulse signal and the output side pulse. FIG. 6B is a relationship diagram between the on-duty ratio of the input-side pulse signal and the on-duty ratio of the output-side pulse signal, and FIG. 7 is a diagram of the embodiment of the present invention. It is a back | latter stage part block diagram using the piezoelectric isolator in one modification.

図1において、外部の容積式や羽根車式の流量計と組み合わせた瞬時流量や積算流量の計測、あるいはエンコーダと組み合わせた速度や移動距離の計測の結果に基づいて、例えば0V(Lレベル)/5V(Hレベル)の入力側パルス信号Sinを発信する現場側のパルス発信部PDと、一対の伝送路L1,L2(例えば、ツイストペア線、シールド線、同軸ケーブルなど)を介して受信できる、圧電トランスを用いたパルスアイソレータ10と、その後段に接続されるパルスアナログ変換器やパルス積算アナログ変換器(図示せず)などの、監視・制御装置側の概略全体構成図を示したものである。  In FIG. 1, for example, 0 V (L level) / L, based on the measurement result of instantaneous flow rate and integrated flow rate combined with an external positive displacement type or impeller type flow meter, or measurement of speed and movement distance combined with an encoder. Piezoelectric wave that can be received via a pulse transmitter PD on the site side that transmits a 5V (H level) input side pulse signal Sin and a pair of transmission lines L1 and L2 (for example, twisted pair wires, shielded wires, coaxial cables, etc.) 1 is a schematic overall configuration diagram on the monitoring / control device side, such as a pulse isolator 10 using a transformer, and a pulse analog converter and a pulse integrating analog converter (not shown) connected to the subsequent stage.

ここで、パルス発信部PDは、電圧パルス信号出力やオープンコレクタ出力を利用して、前述した計測の結果に基づいた入力側パルス信号Sin(例えば、波高値は5V、10V、又は15Vであって、パルス周波数は0.01Hz〜50kHz、オンデューティ比は1%〜99%を代表的な範囲とする様々なパルス信号)を、一対の伝送路L1,L2を介して遠隔にある、圧電トランスを用いたパルスアイソレータ10へ送信するという従来通りの機能を有する装置である。  Here, the pulse transmission unit PD uses the voltage pulse signal output or the open collector output to input the input side pulse signal Sin (for example, the peak value is 5V, 10V, or 15V based on the measurement result described above). , A pulse transformer having a pulse frequency of 0.01 Hz to 50 kHz and an on-duty ratio of 1% to 99% in a typical range) is connected via a pair of transmission lines L1 and L2 to a piezoelectric transformer. This is a device having a conventional function of transmitting to the used pulse isolator 10.

また、圧電トランスを用いたパルスアイソレータ10は、一旦入力側パルス信号Sinを受信すると、それと同波形の出力側パルス信号Soutを出力するという、現場側と他の監視・制御装置側との間における絶縁性を確保しながら、かつ、受信したパルス信号と同波形のパルス信号を後段の監視・制御装置(図示せず)へ伝送する機能を有する。  Further, the pulse isolator 10 using a piezoelectric transformer once outputs the input side pulse signal Sin, and outputs the output side pulse signal Sout having the same waveform as that between the site side and the other monitoring / control device side. It has a function of transmitting a pulse signal having the same waveform as the received pulse signal to a subsequent monitoring / controlling device (not shown) while ensuring insulation.

また、本発明の実施の形態に係る、圧電トランスを用いたパルスアイソレータ10は、一対の伝送路L1,L2との接続端子として入力端子T1と入力端子T2を有している。  The pulse isolator 10 using a piezoelectric transformer according to the embodiment of the present invention has an input terminal T1 and an input terminal T2 as connection terminals for the pair of transmission lines L1 and L2.

ここで、入力側パルス信号Sinは、伝送路L1に接続された入力端子T1を介して入力バッファ部11aに入力され、伝送路L2に接続された入力端子T2は内部で端子t1を介して駆動制御用回路部11の負電源(−)の供給回路に接続されている(図4(a)、図5(a)参照)。  Here, the input side pulse signal Sin is input to the input buffer unit 11a via the input terminal T1 connected to the transmission line L1, and the input terminal T2 connected to the transmission line L2 is internally driven via the terminal t1. It is connected to a negative power source (-) supply circuit of the control circuit unit 11 (see FIGS. 4A and 5A).

また、駆動制御用回路部11は、入力バッファ部11aから出力されたパルス信号と、マルチバイブレータ11bのパルス出力とを論理回路出力する。  The drive control circuit unit 11 outputs the pulse signal output from the input buffer unit 11a and the pulse output of the multivibrator 11b as a logic circuit.

ここで、入力バッファ部11aには、外部電源との接続用の入力端子T3に接続され正電源(+)が供給されている。  Here, the input buffer unit 11a is connected to an input terminal T3 for connection to an external power supply and is supplied with a positive power supply (+).

また、入力バッファ部11aには、端子t1を介して外部電源との接続用の入力端子T4に接続され負電源(−)が供給されている。  The input buffer unit 11a is connected to an input terminal T4 for connection to an external power supply via a terminal t1 and is supplied with a negative power supply (−).

そして、入力端子T2と外部電源との接続用の入力端子T4は、内部で端子t1と端子t2を介して接続され、いずれも圧電トランスを用いたパルスアイソレータ10のCOM端子(共通の電位端子)に接続されている。  An input terminal T4 for connection between the input terminal T2 and an external power source is internally connected via a terminal t1 and a terminal t2, both of which are COM terminals (common potential terminals) of the pulse isolator 10 using a piezoelectric transformer. It is connected to the.

以上のような回路接続により、入力バッファ部11aは、入力端子T1から入力された入力側パルス信号Sinが所定のしきい電圧より高いか低いかにより、入力バッファ部11aの出力段に、例えば5V(Hレベル)又は0V(Lレベル)のいずれかの論理値に相当する電圧を出力する。  With the circuit connection as described above, the input buffer unit 11a can supply, for example, 5V to the output stage of the input buffer unit 11a depending on whether the input side pulse signal Sin input from the input terminal T1 is higher or lower than a predetermined threshold voltage. A voltage corresponding to a logical value of either (H level) or 0 V (L level) is output.

これにより、一対の伝送路L1,L2の路長が長いときに増大する配線抵抗や静電容量(例えば、ツイストペア線の場合は約50pF/m)の影響により、仮に受信側からプルアップ抵抗を介してプルアップ電圧が供給され、パルス発信部PDのオープンコレクタ出力から送信される入力側パルス信号Sinに電圧降下(信号波形の減衰)が生じても、入力バッファ部11aを介することにより誤入力を防止できる。  As a result, a pull-up resistor is temporarily set from the receiving side due to the influence of wiring resistance and capacitance (for example, about 50 pF / m in the case of a twisted pair wire) that increases when the length of the pair of transmission lines L1 and L2 is long. Even if a voltage drop (attenuation of the signal waveform) occurs in the input side pulse signal Sin transmitted from the open collector output of the pulse transmission unit PD, an error is input through the input buffer unit 11a. Can be prevented.

また、入力バッファ部11aから出力されたパルス信号は、端子t5を介してANDゲート11cとANDゲート11dのそれぞれに入力され、同様にマルチバイブレータ11bのパルス出力Qが端子t6を介してANDゲート11cとANDゲート11dのそれぞれに入力される。  The pulse signal output from the input buffer unit 11a is input to the AND gate 11c and the AND gate 11d via the terminal t5. Similarly, the pulse output Q of the multivibrator 11b is input to the AND gate 11c via the terminal t6. And the AND gate 11d.

ここで、マルチバイブレータ11bとしては、例えば、TEXAS INSTRUMENTS社製の型式「CD4047B Types」を用いればよい。  Here, for example, a model “CD4047B Types” manufactured by TEXAS INSTRUMENTS may be used as the multivibrator 11b.

そして、一方のANDゲート11cの出力信号である論理積出力は、正電源(+)に端子t3とt4を介して接続されたPチャンネル型FET12aの駆動用信号としてゲート端子に入力(ゲート入力)される。  The logical product output, which is an output signal of one AND gate 11c, is input to the gate terminal (gate input) as a drive signal for the P-channel FET 12a connected to the positive power source (+) via the terminals t3 and t4. Is done.

また、他方のANDゲート11dの出力信号である論理積出力は、負電源(−)に端子t7とt9を介して接続されたNチャンネル型FET12bの駆動用信号としてゲート端子に入力(ゲート入力)される。  The logical product output, which is the output signal of the other AND gate 11d, is input to the gate terminal (gate input) as a drive signal for the N-channel FET 12b connected to the negative power source (−) via the terminals t7 and t9. Is done.

このようにして、スイッチング回路部12を構成する2つのスイッチング素子(Pチャンネル型FET12a,Nチャンネル型FET12b)が逆論理(相互に反転)となるようにON/OFFのスイッチング制御がなされる。  In this way, ON / OFF switching control is performed so that the two switching elements (P-channel FET 12a and N-channel FET 12b) constituting the switching circuit unit 12 are reversed in logic (inverted with respect to each other).

ここで、マルチバイブレータ11bの駆動電源として、正電源(+)が端子t3と端子t4を介して電源端子Vddに供給され、負電源(−)が端子t7を介してGND端子に供給される。  Here, as a driving power source for the multivibrator 11b, a positive power source (+) is supplied to the power source terminal Vdd via the terminal t3 and the terminal t4, and a negative power source (−) is supplied to the GND terminal via the terminal t7.

さらに、ANDゲート11cとANDゲート11dについても図示省略するが、駆動電源として正電源(+)と負電源(−)がそれぞれのロジックICに供給される。  Further, although not shown for the AND gate 11c and the AND gate 11d, a positive power source (+) and a negative power source (−) are supplied to the respective logic ICs as driving power sources.

このようにして、波高値、パルス周波数、又はオンデューティ比の異なる入力側パルス信号が入力されても、その入力側パルス信号がHレベルの時間域において、2つのスイッチング素子12a,12bが逆論理(相互に反転)となるようにON/OFFのスイッチング制御がなされる。  In this way, even when input side pulse signals having different peak values, pulse frequencies, or on-duty ratios are input, the two switching elements 12a and 12b are reversed in the time domain in which the input side pulse signal is at the H level. ON / OFF switching control is performed so as to be (reciprocal to each other).

これにより、共振用インダクタLを介して圧電トランス部13の一次側端子に対して直流電圧の供給と開放(端子t8と端子t9との短絡)が交互になされるため、マルチバイブレータ11bの発振周波数に応じた交流電流を圧電トランス部13の一次側に発生させることができる。  As a result, the supply and release of the DC voltage (short circuit between the terminal t8 and the terminal t9) are alternately performed with respect to the primary side terminal of the piezoelectric transformer section 13 via the resonance inductor L, and therefore the oscillation frequency of the multivibrator 11b. The alternating current according to can be generated on the primary side of the piezoelectric transformer section 13.

すなわち、マルチバイブレータ11bのパルス出力に応じて、共振用インダクタLのインダクタンスと、圧電トランス部13の一次側端子間(一次側端子13aと一次側端子13bとの間)の内部等価回路により決まる、所定の高周波数(例えば、共振周波数が140kHz)の交流電圧が発生し、圧電トランス部13の一次側入力電圧として出力される(図4(b)、図5(b)参照)。  That is, according to the pulse output of the multivibrator 11b, it is determined by the inductance of the resonance inductor L and the internal equivalent circuit between the primary side terminals of the piezoelectric transformer section 13 (between the primary side terminal 13a and the primary side terminal 13b). An AC voltage having a predetermined high frequency (for example, a resonance frequency of 140 kHz) is generated and output as the primary side input voltage of the piezoelectric transformer section 13 (see FIGS. 4B and 5B).

一方、駆動制御用回路部11から出力されたパルス信号がLレベルの時間域においては、2つのスイッチング素子12a,12bが逆論理(相互に反転)となるようなON/OFFのスイッチング制御がなされないため、上述した所定の高周波数(例えば、共振周波数が140kHz)の交流電圧は発生しない(図4(b)、図5(b)参照)。  On the other hand, in the time region where the pulse signal output from the drive control circuit unit 11 is at the L level, ON / OFF switching control is performed such that the two switching elements 12a and 12b are reversed in logic (inverted with respect to each other). Therefore, the AC voltage having the predetermined high frequency (for example, the resonance frequency is 140 kHz) is not generated (see FIGS. 4B and 5B).

このようにして、入力バッファ部11aから出力されたパルス信号がHレベルのときにおいて、交流電圧の信号が圧電トランス部13の一次側端子(13a,13b)に入力されるため、圧電トランス部13の二次側端子(13c,13d)には一次側端子(13a,13b)とは弾性振動を介して電気エネルギー変換されて(電磁気的に絶縁されて)二次側出力電圧が出力される。  In this way, when the pulse signal output from the input buffer unit 11a is at the H level, an AC voltage signal is input to the primary side terminals (13a, 13b) of the piezoelectric transformer unit 13, and thus the piezoelectric transformer unit 13 The secondary side terminals (13c, 13d) are subjected to electrical energy conversion (electromagnetically insulated) from the primary side terminals (13a, 13b) via elastic vibrations, and output secondary side output voltages.

そして、圧電トランス部13の二次側端子(13c,13d)から出力されたその二次側出力電圧の信号は、波形整形回路部14の端子t10と端子t11を介してダイオードブリッジ14aとダイオードブリッジ14cのそれぞれの入力側に対して並列的に入力される。  And the signal of the secondary side output voltage output from the secondary side terminals (13c, 13d) of the piezoelectric transformer unit 13 is connected to the diode bridge 14a and the diode bridge via the terminal t10 and the terminal t11 of the waveform shaping circuit unit 14. 14c is input in parallel to each input side.

ここで、ダイオードブリッジ14aにより全波整流された信号は、抵抗R1と、端子t14と端子t15との間に接続されたコンデンサC1とから構成されるRC平滑回路を介して平滑化され、端子t14に出力される(図4(c)、図5(c)参照)。  Here, the signal subjected to full-wave rectification by the diode bridge 14a is smoothed through an RC smoothing circuit including a resistor R1 and a capacitor C1 connected between the terminal t14 and the terminal t15, and the terminal t14. (See FIGS. 4C and 5C).

そして、その平滑化された信号は、バッファ14bを介することにより、パルス信号となるよう矩形化(パルス成形)された後、出力側パルス信号Soutが出力端子T5から出力される(図4(d)、図5(d)参照)。  Then, the smoothed signal is rectangularized (pulse shaped) to become a pulse signal through the buffer 14b, and then an output side pulse signal Sout is output from the output terminal T5 (FIG. 4D). ), FIG. 5 (d)).

一方、圧電トランス部13から出力された二次側端子(13c,13d)間の出力電圧は、ダイオードブリッジ14cにより全波整流されて、端子t12と端子t13との間に接続されたコンデンサC2により平滑化され、バッファ14bの駆動用電源、すなわち正電源(+)として供給される。  On the other hand, the output voltage between the secondary terminals (13c, 13d) output from the piezoelectric transformer unit 13 is full-wave rectified by the diode bridge 14c, and is connected by the capacitor C2 connected between the terminal t12 and the terminal t13. Smoothed and supplied as a driving power source for the buffer 14b, that is, a positive power source (+).

これにより、圧電トランスを用いたパルスアイソレータ10に入力されるのは、外部からのパルス信号(入力端子T1と入力端子T2の間)と直流電源(入力端子T3と入力端子T4との間)のみでよく、その二次側の回路自体に別電源を設けて回路の一部を構成するロジックIC等の駆動電源として電力を新たに別途供給する必要もないという効果が得られる。  As a result, only the pulse signal from the outside (between the input terminal T1 and the input terminal T2) and the DC power supply (between the input terminal T3 and the input terminal T4) are input to the pulse isolator 10 using a piezoelectric transformer. The secondary circuit itself may be provided with a separate power source, and there is an effect that it is not necessary to separately supply power as a driving power source for a logic IC or the like that forms part of the circuit.

次に、図4(a)〜(d)を参照して入力側パルス信号Sinのパルス周波数が10kHzの場合と、20kHzの場合のそれぞれについて説明する。  Next, the case where the pulse frequency of the input side pulse signal Sin is 10 kHz and the case of 20 kHz will be described with reference to FIGS.

図4(a)は、入力側パルス信号Sinのパルス周波数が10kHzの場合と20kHzの場合のそれぞれの信号波形を示している。  FIG. 4A shows the respective signal waveforms when the pulse frequency of the input side pulse signal Sin is 10 kHz and 20 kHz.

ここで、パルス周波数が10kHzであれば、パルス周期Taは0.1msecとなり、パルス周波数が20kHzであれば、パルス周期Tbは0.05msecとなる。  Here, if the pulse frequency is 10 kHz, the pulse period Ta is 0.1 msec, and if the pulse frequency is 20 kHz, the pulse period Tb is 0.05 msec.

次に、図4(b)は、入力側パルス信号Sinのパルス周波数が10kHzの場合と20kHzのそれぞれの場合において、入力側パルス信号SinがHレベルの時間域においては、所定の高周波数(例えば、共振周波数が140kHz)の交流電圧が発生し、入力側パルス信号SinがLレベルの時間域においては、所定の高周波数(例えば、共振周波数が140kHz)の交流電圧が発生しない状態となる信号波形、すなわち圧電トランス部13の一次側入力電圧として入力される信号波形を示している。  Next, FIG. 4B shows a case where the input side pulse signal Sin has a predetermined high frequency (for example, in the time region where the input side pulse signal Sin is at the H level in each case where the pulse frequency of the input side pulse signal Sin is 10 kHz and 20 kHz. A signal waveform in which an AC voltage having a resonance frequency of 140 kHz is generated and an AC voltage having a predetermined high frequency (for example, the resonance frequency is 140 kHz) is not generated in a time region where the input side pulse signal Sin is at the L level. That is, the signal waveform inputted as the primary side input voltage of the piezoelectric transformer section 13 is shown.

そして、図4(c)は、入力側パルス信号Sinのパルス周波数が10kHzの場合と20kHzの場合のそれぞれにおいて、圧電トランス部13の二次側端子(13c,13d)から出力されたその二次側出力電圧の信号が、波形整形回路部14のダイオードブリッジ14aにより全波整流され、抵抗R1と、端子t14と端子t15との間のコンデンサC1とから構成されるRC平滑回路を介して平滑化された信号波形を示している。  FIG. 4C shows the secondary output from the secondary terminal (13c, 13d) of the piezoelectric transformer section 13 when the pulse frequency of the input side pulse signal Sin is 10 kHz and 20 kHz, respectively. The signal of the side output voltage is full-wave rectified by the diode bridge 14a of the waveform shaping circuit unit 14, and smoothed through an RC smoothing circuit including a resistor R1 and a capacitor C1 between the terminal t14 and the terminal t15. The signal waveform is shown.

さらに、図4(d)は、入力側パルス信号Sinのパルス周波数が10kHzの場合と20kHzの場合のそれぞれにおいて、上述の平滑化された信号が、バッファ14bを介することにより、パルス信号となるよう矩形化(パルス成形)された後に出力端子T5から出力される出力側パルス信号Soutの信号波形を示している。  Further, FIG. 4D shows that the above-mentioned smoothed signal becomes a pulse signal through the buffer 14b in each of the cases where the pulse frequency of the input side pulse signal Sin is 10 kHz and 20 kHz. The signal waveform of the output side pulse signal Sout output from the output terminal T5 after being rectangularized (pulse shaping) is shown.

以上の説明の通り、外部から複数の異なるパルス周波数の入力側パルス信号が入力されても、そのパルス信号とは絶縁された同波形(同周波数)の出力側パルス信号を生成し出力することができる。  As described above, even when a plurality of input side pulse signals having different pulse frequencies are input from the outside, an output side pulse signal having the same waveform (same frequency) insulated from the pulse signal can be generated and output. it can.

次に、図5(a)〜(d)を参照して入力側パルス信号Sinのオンデューティ比が40%の場合と、80%の場合のそれぞれについて説明する。  Next, a case where the on-duty ratio of the input side pulse signal Sin is 40% and a case where it is 80% will be described with reference to FIGS.

図5(a)は、入力側パルス信号Sinがパルス周期T(パルス周波数が1/T)であって、そのオンデューティ比が40%の場合(パルス幅ta/パルス周期Tが40%)と80%の場合(パルス幅tb/パルス周期Tが80%)のそれぞれの信号波形を示している。  FIG. 5A shows the case where the input side pulse signal Sin has a pulse period T (pulse frequency is 1 / T) and its on-duty ratio is 40% (pulse width ta / pulse period T is 40%). Each signal waveform in the case of 80% (pulse width tb / pulse period T is 80%) is shown.

次に、図5(b)は、入力側パルス信号Sinのオンデューティ比が40%の場合と80%の場合のそれぞれにおいて、入力側パルス信号SinがHレベルの時間域においては、所定の高周波数(例えば、共振周波数が140kHz)の交流電圧が発生し、入力側パルス信号SinがLレベルの時間域においては、所定の高周波数(例えば、共振周波数が140kHz)の交流電圧が発生しない状態、すなわち圧電トランス部13の一次側入力電圧として入力される信号波形を示している。  Next, FIG. 5B shows a predetermined high level in the time region where the input side pulse signal Sin is at the H level in each of the cases where the on-duty ratio of the input side pulse signal Sin is 40% and 80%. An AC voltage having a frequency (for example, a resonance frequency of 140 kHz) is generated, and an AC voltage having a predetermined high frequency (for example, a resonance frequency of 140 kHz) is not generated in a time region where the input side pulse signal Sin is at the L level. That is, a signal waveform input as the primary side input voltage of the piezoelectric transformer section 13 is shown.

そして、図5(c)は、入力側パルス信号Sinのオンデューティ比が40%の場合と80%の場合のそれぞれにおいて、圧電トランス部13の二次側端子(13c,13d)から出力されたその二次側出力電圧の信号が、波形整形回路部14のダイオードブリッジ14aにより全波整流され、抵抗R1と、端子t14と端子t15との間のコンデンサC1とから構成されるRC平滑回路を介して平滑化された信号波形を示している。  FIG. 5C shows the output from the secondary side terminals (13c, 13d) of the piezoelectric transformer section 13 when the on-duty ratio of the input side pulse signal Sin is 40% and 80%, respectively. The signal of the secondary output voltage is full-wave rectified by the diode bridge 14a of the waveform shaping circuit unit 14, and passes through an RC smoothing circuit including a resistor R1 and a capacitor C1 between the terminal t14 and the terminal t15. 2 shows a smoothed signal waveform.

さらに、図5(d)は、入力側パルス信号Sinのオンデューティ比が40%の場合と80%の場合のそれぞれにおいて、上述の平滑化された信号が、バッファ14bを介することにより、パルス信号となるよう矩形化(パルス成形)された後に出力端子T5から出力される出力側パルス信号Soutの信号波形を示している。  Further, FIG. 5D shows that the above smoothed signal passes through the buffer 14b in each of the cases where the on-duty ratio of the input side pulse signal Sin is 40% and 80%. The signal waveform of the output-side pulse signal Sout output from the output terminal T5 after being rectangularized (pulse shaping) to be

以上の説明の通り、外部から同一のパルス周波数であってオンデューティ比が異なる入力側パルス信号が入力されても、そのパルス信号とは絶縁された同波形(同オンディーティ比)の出力側パルス信号を生成し出力することができる。  As described above, even if an input side pulse signal with the same pulse frequency and different on-duty ratio is input from the outside, the output side pulse with the same waveform (same on-duty ratio) insulated from that pulse signal A signal can be generated and output.

次に、図6(a)を参照して入力側パルス信号の周波数と、出力側パルス信号の周波数との関係を説明する。  Next, the relationship between the frequency of the input side pulse signal and the frequency of the output side pulse signal will be described with reference to FIG.

この図からも明らかなように、少なくとも0Hz〜50kHzの周波数帯域において、入力側パルス信号Sinの周波数と出力側パルス信号Soutの周波数は略同一であり、外部から複数の異なるパルス周波数のパルス信号が入力されても、そのパルス信号とは絶縁された同波形(同周波数)のパルス信号を生成し出力することができる。  As is clear from this figure, in the frequency band of at least 0 Hz to 50 kHz, the frequency of the input side pulse signal Sin and the frequency of the output side pulse signal Sout are substantially the same, and a plurality of pulse signals having different pulse frequencies are externally provided. Even if input, a pulse signal having the same waveform (same frequency) insulated from the pulse signal can be generated and output.

更に、図6(b)を参照して入力側パルス信号のオンデューティ比と、出力側パルス信号のオンデューティ比との関係を説明する。  Further, the relationship between the on-duty ratio of the input-side pulse signal and the on-duty ratio of the output-side pulse signal will be described with reference to FIG.

この図からも明らかなように、少なくとも1%〜99%のオンデューティ比の範囲において、入力側パルス信号Sinのオンデューティ比と出力側パルス信号Soutのオンデューティ比は略同一であり、外部から複数の異なるオンデューティ比のパルス信号が入力されても、そのパルス信号とは絶縁された同波形(同オンデューティ比)のパルス信号を生成し出力することができる。  As is clear from this figure, the on-duty ratio of the input-side pulse signal Sin and the on-duty ratio of the output-side pulse signal Sout are substantially the same in an on-duty ratio range of at least 1% to 99%. Even if a plurality of pulse signals having different on-duty ratios are input, a pulse signal having the same waveform (same on-duty ratio) insulated from the pulse signals can be generated and output.

上述の通り、外部からパルス周波数やオンデューティ比が異なる様々なパルス信号が入力されても、そのパルス信号とは絶縁された同波形(同周波数、同デューティ比)のパルス信号を生成し出力することができる。  As described above, even if various pulse signals with different pulse frequencies and on-duty ratios are input from outside, a pulse signal having the same waveform (same frequency and same duty ratio) insulated from the pulse signal is generated and output. be able to.

(一つの変形例)  (One variation)

次に、図7を参照して圧電トランスを用いたパルスアイソレータ10の前段部構成に含まれる駆動制御用回路部とスイッチング回路部について、一つの変形例を説明する。  Next, with reference to FIG. 7, one modified example of the drive control circuit unit and the switching circuit unit included in the configuration of the previous stage of the pulse isolator 10 using the piezoelectric transformer will be described.

本図において、前述した記載と同一の構成要素についてはそのまま同一の符号を流用し、同一の記載についても、以下省略する。  In this figure, the same reference numerals are used as they are for the same components as those described above, and the same descriptions are also omitted below.

一方、本発明の実施の形態の一つの変形例に係る、圧電トランスを用いたパルスアイソレータ10においては、入力側パルス信号Sinは、伝送路L1に接続された入力端子T1を介して入力バッファ部11aに入力され、伝送路L2に接続された入力端子T2は内部で端子t1を介して駆動制御用回路部11の負電源(−)の供給回路に接続されている。  On the other hand, in the pulse isolator 10 using the piezoelectric transformer according to one modification of the embodiment of the present invention, the input side pulse signal Sin is input to the input buffer unit via the input terminal T1 connected to the transmission line L1. The input terminal T2 input to the transmission line 11a and connected to the transmission line L2 is internally connected to the negative power supply (−) supply circuit of the drive control circuit unit 11 via the terminal t1.

また、駆動制御用回路部111は、その入力バッファ部11aから出力されたパルス信号と、マルチバイブレータ11bのパルス出力とを論理回路出力する。  Further, the drive control circuit unit 111 outputs the pulse signal output from the input buffer unit 11a and the pulse output of the multivibrator 11b as a logic circuit.

すなわち、入力バッファ部11aから出力されたパルス信号は、端子t18を介してANDゲート11cとANDゲート11dのそれぞれに入力され、マルチバイブレータ11bのパルス出力QがANDゲート11cに入力され、マルチバイブレータ11bのパルス出力NotQがANDゲート11dに入力される。  That is, the pulse signal output from the input buffer unit 11a is input to each of the AND gate 11c and the AND gate 11d via the terminal t18, the pulse output Q of the multivibrator 11b is input to the AND gate 11c, and the multivibrator 11b. The pulse output NotQ is input to the AND gate 11d.

さらに、一方のANDゲート11cの出力信号である第1論理積出力は、正電源(+)に端子t3と端子t4を介して接続されたNチャンネル型FET112aの駆動用信号としてゲート端子に入力(ゲート入力)される。  Further, the first AND output, which is the output signal of one AND gate 11c, is input to the gate terminal as a driving signal for the N-channel FET 112a connected to the positive power source (+) via the terminal t3 and the terminal t4 ( Gate input).

また、他方のANDゲート11dの出力信号である第2論理積出力は、負電源(−)に端子t7と端子t9を介して接続されたNチャンネル型FET112bの駆動用信号としてゲート端子に入力(ゲート入力)される。  The second logical product output, which is the output signal of the other AND gate 11d, is input to the gate terminal as a drive signal for the N-channel FET 112b connected to the negative power source (−) via the terminal t7 and the terminal t9 ( Gate input).

このようにして、スイッチング回路部112を構成する2つのスイッチング素子(Nチャンネル型FET112a,112b)が逆論理(相互に反転)となるようにON/OFFのスイッチング制御がなされる。  In this way, ON / OFF switching control is performed so that the two switching elements (N-channel type FETs 112a and 112b) constituting the switching circuit unit 112 are reversed in logic (inverted with respect to each other).

また、図示や詳細な説明や省略するが、一方のANDゲート11cの論理積出力を、正電源(+)に端子t3と端子t4を介して接続されたNチャンネル型FET112aに換えてPチャンネル型FETのゲート端子に入力し、他方のANDゲート11dの論理積出力を、負電源(−)に端子t7と端子t9を介して接続されたNチャンネルFET112bに換えてPチャンネル型FETのゲート端子に入力してもよい。  Although not shown or described in detail, the AND output of one AND gate 11c is replaced with an N-channel FET 112a connected to a positive power source (+) via terminals t3 and t4. The AND output of the other AND gate 11d is input to the gate terminal of the FET and the N channel FET 112b connected to the negative power source (−) via the terminal t7 and the terminal t9 is replaced with the gate terminal of the P channel type FET. You may enter.

つまり、2つのスイッチング素子をいずれもPチャンネル型FETで構成したとしても、2つのスイッチング素子が逆論理(相互に反転)となるようにON/OFFのスイッチング制御がなされる。  That is, even if both of the two switching elements are constituted by P-channel FETs, ON / OFF switching control is performed so that the two switching elements are in reverse logic (inverted with respect to each other).

いずれにせよ、駆動制御用回路部は、スイッチング回路部を構成する2つのスイッチング素子が逆論理(相互に反転)となるようにON/OFFのスイッチング制御がなされるよう、論理回路出力すればよい。  In any case, the drive control circuit unit may output the logic circuit so that ON / OFF switching control is performed so that the two switching elements constituting the switching circuit unit are reversed in logic (inverted with respect to each other). .

また、スイッチング素子についても、Pチャンネル型FETやNチャンネルFETのみに限定されず、トランジスタやジャンクションFETなどを適宜選択すればよい。  In addition, the switching element is not limited to a P-channel FET or an N-channel FET, and a transistor, a junction FET, or the like may be selected as appropriate.

なお、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。  The technical scope of the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. The technical scope disclosed in different embodiments, respectively. Modifications of the embodiment obtained by appropriately combining the means are also included in the technical scope of the present invention.

例えば、前述の実施の形態においては、パルス発信部PDが電圧パルス信号出力(0V又は5V)の場合について説明したが、仮にパルス発信部PDがオープンコレクタ出力である場合には、入力バッファ部11aに供給される正電源(+)を適切な抵抗値のプルアップ抵抗を介して入力端子T1と接続しプルアップ電圧を供給すればよい。  For example, in the above-described embodiment, the case where the pulse transmission unit PD is a voltage pulse signal output (0 V or 5 V) has been described. However, if the pulse transmission unit PD is an open collector output, the input buffer unit 11a. A positive power source (+) supplied to the input terminal T1 may be connected to the input terminal T1 via a pull-up resistor having an appropriate resistance value to supply a pull-up voltage.

特に、参照用回路図における回路構成や回路定数については、本発明の所期の目的を達成し且つ所望の効果が得られれば、上記実施の形態やその変形例の説明において明示されていなくても、本発明の技術的範囲に含まれる範囲で適宜選択すればよい。  In particular, the circuit configuration and circuit constants in the reference circuit diagram are not clearly described in the description of the above-described embodiment and its modifications, as long as the intended purpose of the present invention is achieved and a desired effect is obtained. May be selected as appropriate within the scope of the technical scope of the present invention.

以上のように、本発明に係る、圧電トランスを用いたパルスアイソレータは、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力することができるパルスアイソレータとして有用である。  As described above, the pulse isolator using a piezoelectric transformer according to the present invention can receive a pulse signal from the outside, and generate and output a pulse signal having the same waveform insulated from the pulse signal. Useful as.

10 圧電トランスを用いたパルスアイソレータ
11 駆動制御用回路部
11a 入力バッファ部
11b マルチバイブレータ
11c,11d ANDゲート
12,112 スイッチング回路部
12a Pチャンネル型FET
12b Nチャンネル型FET
112a Nチャンネル型FET
112b Nチャンネル型FET
13 圧電トランス部
13a,13b 一次側端子
13c,13d 二次側端子
14 波形整形回路部
14a,14c ダイオードブリッジ
14b バッファ
PD パルス発信部
L1,L2 一対の伝送路
Sin 入力側パルス信号
Sout 出力側パルス信号
T1,T2,T3,T4 入力端子
T5,T6 出力端子
Vdd 電源端子
GND グランド端子
Q,NotQ マルチバイブレータのパルス出力
T,Ta,Tb パルス周期
ta,tb パルス幅
L 共振用インダクタ
C1,C2 コンデンサ
R1 抵抗
t1,t2,t3,t4,t5,t6,t7,t8,t9,t10,t11,t12,t13,t14,t15,t16,t17,t18 端子
DESCRIPTION OF SYMBOLS 10 Pulse isolator using a piezoelectric transformer 11 Drive control circuit part 11a Input buffer part 11b Multivibrator 11c, 11d AND gate 12, 112 Switching circuit part 12a P channel type FET
12b N-channel FET
112a N-channel FET
112b N-channel FET
13 Piezoelectric transformers 13a and 13b Primary terminals 13c and 13d Secondary terminals 14 Waveform shaping circuits 14a and 14c Diode bridge 14b Buffer PD Pulse transmitters L1 and L2 A pair of transmission lines Sin Input pulse signal Sout Output pulse signal T1, T2, T3, T4 Input terminal T5, T6 Output terminal Vdd Power supply terminal GND Ground terminal Q, NotQ Multivibrator pulse output T, Ta, Tb Pulse period ta, tb Pulse width L Resonant inductor C1, C2 Capacitor R1 Resistance t1, t2, t3, t4, t5, t6, t7, t8, t9, t10, t11, t12, t13, t14, t15, t16, t17, t18 terminals

Claims (5)

外部から入力側パルス信号を受信すると、その入力側パルス信号と同波形の出力側パルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータであって、
前記入力側パルス信号が入力される入力バッファ部と、
その入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力する駆動制御用回路部と、
その駆動制御用回路部の出力信号により駆動され、共振用インダクタを介して後段に所定の周波数の交流電圧を出力するスイッチング回路部と、
そのスイッチング回路部から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部と、
その圧電トランス部から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段に前記出力側パルス信号を出力する波形整形回路部と、
を含むことを特徴とする、圧電トランスを用いたパルスアイソレータ。
A pulse isolator using a piezoelectric transformer that generates and outputs an output side pulse signal having the same waveform as the input side pulse signal when receiving an input side pulse signal from the outside,
An input buffer unit to which the input side pulse signal is input;
A drive control circuit unit that outputs a pulse signal output from the input buffer unit and a pulse output of the multivibrator to a logic circuit;
A switching circuit unit that is driven by an output signal of the drive control circuit unit and outputs an alternating voltage of a predetermined frequency to a subsequent stage via a resonance inductor;
The AC voltage output from the switching circuit unit is used as the primary side input voltage, and the piezoelectric transformer unit that outputs the AC voltage to the secondary side;
A waveform shaping circuit unit that rectifies, smoothes, and rectangularizes the secondary output voltage output from the piezoelectric transformer unit and outputs the output side pulse signal to the subsequent stage; and
A pulse isolator using a piezoelectric transformer.
前記波形整形回路部の駆動用電源として、前記圧電トランス部から出力された二次側出力電圧を整流、平滑した後の直流電圧を供給することを特徴とする請求項1記載の、圧電トランスを用いたパルスアイソレータ。2. The piezoelectric transformer according to claim 1, wherein a DC voltage after rectifying and smoothing a secondary output voltage output from the piezoelectric transformer unit is supplied as a driving power source for the waveform shaping circuit unit. The pulse isolator used. 前記駆動制御用回路部は、前記入力バッファ部から出力された前記パルス信号と、前記マルチバイブレータのパルス出力とを論理回路出力し、前記スイッチング回路部が含む2つのスイッチング素子が逆論理(相互に反転)となるようにON/OFFのスイッチング制御をすることを特徴とする請求項1又は2記載の、圧電トランスを用いたパルスアイソレータ。The drive control circuit section outputs a logic circuit output of the pulse signal output from the input buffer section and the pulse output of the multivibrator, and two switching elements included in the switching circuit section are reversed in logic (mutually 3. The pulse isolator using a piezoelectric transformer according to claim 1, wherein ON / OFF switching control is performed so as to be reversed. 前記駆動制御用回路部が、前記入力バッファ部から出力された前記パルス信号と、前記マルチバイブレータのパルス出力Qとの論理積出力を前記スイッチング回路部の駆動用信号として出力する場合に、
前記スイッチング回路部は、2つのスイッチング素子を含み、一方のPチャンネル型FETは正電源に接続され、他方のNチャンネル型FETは負電源に接続され、前記論理積出力は前記それぞれのFETのゲート入力とすることを特徴とする請求項3記載の、圧電トランスを用いたパルスアイソレータ。
When the drive control circuit unit outputs a logical product output of the pulse signal output from the input buffer unit and the pulse output Q of the multivibrator as a drive signal for the switching circuit unit,
The switching circuit unit includes two switching elements, one P-channel type FET is connected to a positive power source, the other N-channel type FET is connected to a negative power source, and the logical product output is a gate of each FET. The pulse isolator using a piezoelectric transformer according to claim 3, wherein the pulse isolator is an input.
前記駆動制御用回路部が、前記入力バッファ部から出力された前記パルス信号と、前記マルチバイブレータのパルス出力Qとの第1論理積出力と、前記パルス信号と前記マルチバイブレータのパルス出力NotQとの第2論理積出力を前記スイッチング回路部の駆動用信号として出力する場合に、
前記スイッチング回路部は、2つのスイッチング素子を含み、正電源及び負電源のいずれにもNチャンネル型FETが接続され、前記第1論理積出力を一方のNチャンネル型FETのゲート入力とし、前記第2論理積出力を他方のNチャンネル型FETのゲート入力とすることを特徴とする請求項3記載の、圧電トランスを用いたパルスアイソレータ。
The drive control circuit unit includes a first AND output of the pulse signal output from the input buffer unit and the pulse output Q of the multivibrator, and the pulse signal and a pulse output NotQ of the multivibrator. When outputting the second logical product output as a driving signal for the switching circuit unit,
The switching circuit unit includes two switching elements, an N-channel FET is connected to both a positive power source and a negative power source, the first AND output is used as a gate input of one N-channel FET, and the first 4. A pulse isolator using a piezoelectric transformer according to claim 3, wherein a 2-logical product output is used as a gate input of the other N-channel FET.
JP2016069501A 2016-03-11 2016-03-11 Pulse isolator using piezoelectric transformer Active JP6019379B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016069501A JP6019379B1 (en) 2016-03-11 2016-03-11 Pulse isolator using piezoelectric transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016069501A JP6019379B1 (en) 2016-03-11 2016-03-11 Pulse isolator using piezoelectric transformer

Publications (2)

Publication Number Publication Date
JP6019379B1 true JP6019379B1 (en) 2016-11-02
JP2017163518A JP2017163518A (en) 2017-09-14

Family

ID=57216879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016069501A Active JP6019379B1 (en) 2016-03-11 2016-03-11 Pulse isolator using piezoelectric transformer

Country Status (1)

Country Link
JP (1) JP6019379B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148892A (en) * 2022-05-25 2022-10-04 珠海多创科技有限公司 Signal isolator and preparation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240060850A (en) * 2021-11-09 2024-05-08 미쓰비시덴키 가부시키가이샤 analog signal input device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112449A (en) * 1985-11-12 1987-05-23 Matsushita Seiko Co Ltd Signal transmitter
JPH10262369A (en) * 1997-01-16 1998-09-29 Nec Corp Ac/dc converter with piezoelectric transformer
JP2001111390A (en) * 1999-10-05 2001-04-20 M Syst Giken:Kk Pulse isolator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112449A (en) * 1985-11-12 1987-05-23 Matsushita Seiko Co Ltd Signal transmitter
JPH10262369A (en) * 1997-01-16 1998-09-29 Nec Corp Ac/dc converter with piezoelectric transformer
JP2001111390A (en) * 1999-10-05 2001-04-20 M Syst Giken:Kk Pulse isolator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148892A (en) * 2022-05-25 2022-10-04 珠海多创科技有限公司 Signal isolator and preparation method thereof

Also Published As

Publication number Publication date
JP2017163518A (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6640177B2 (en) Isolated DC / DC converter
TW521481B (en) Switching power supply apparatus with active clamp circuit
US6720816B2 (en) Integratable circuit configuration for potential-free signal transmission
US9887697B2 (en) Gate drive circuit to reduce parasitic coupling
CN104038084B (en) Rectification circuit
CN101114541B (en) Power source converter and transformer
JP2013187962A (en) Wireless power reception device, wireless power supply device, and wireless power transmission system
JP2007209082A (en) Bidirectional pulse signal transmission line and isolated switching power supply
JP6019379B1 (en) Pulse isolator using piezoelectric transformer
CN203788174U (en) Impact-resistant DC high-voltage generator
Ma et al. 4A isolated half-bridge gate driver with 4.5 V to 18V output drive voltage
WO2023207588A1 (en) Flyback power supply and charger
US10389407B2 (en) Electrical transformer to transmit data and power
CN202759376U (en) Novel RCD absorbing circuit
Brehaut et al. Gate driving of high power IGBT by wireless transmission
JP6080084B1 (en) 2-wire signal isolation circuit using a piezoelectric transformer
JP2019054349A (en) Gate drive circuit and power switching system
Suzuki et al. A study on efficiency improvement of high-frequency current output inverter based on immittance conversion element
Carpita et al. A rotating contactless power transfer system for space applications
TW202143614A (en) Power supply device for eliminating ringing effect
CN205725448U (en) A kind of switching power circuit with frequency jitter circuit
KR102578475B1 (en) Power supply for IGBT gate driver
JP2017005841A (en) Power transmission apparatus
CN110233524B (en) Analog controlled self-resonance and ultra-silent wireless power supply system
TWI446700B (en) Power converter circuits and associated systems

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160902

R150 Certificate of patent or registration of utility model

Ref document number: 6019379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350