JPS62108570A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS62108570A
JPS62108570A JP24946385A JP24946385A JPS62108570A JP S62108570 A JPS62108570 A JP S62108570A JP 24946385 A JP24946385 A JP 24946385A JP 24946385 A JP24946385 A JP 24946385A JP S62108570 A JPS62108570 A JP S62108570A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline semiconductor
silicon nitride
oxide film
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24946385A
Other languages
Japanese (ja)
Inventor
Shoichi Sasaki
正一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24946385A priority Critical patent/JPS62108570A/en
Publication of JPS62108570A publication Critical patent/JPS62108570A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To improve yield by selectively oxidizing first and second poly crystalline semiconductor layers simultaneously and forming an electrode an a leading-out wiring for a transistor. CONSTITUTION:A buried layer 2 and an epitaxial layer 3 are shaped onto a semiconductor substrate 1, a thin oxide film 5 is formed onto the whole surface an an silicon nitride film 6 is shaped selectively, and collector, base and emitter regions are formed through selective oxidation, using the silicon nitride film as a mask. An silicon nitride film 11 and a thin oxide film 10 are removed, the surface of the epitaxial layer 3 is exposed, and a first polycrystalline semiconductor layer is shaped onto the whole surface. A base layer 8 is formed through selective ion implantation, a second polycrystalline semiconductor layer 15 is shaped onto the whole surface of the first polycrystalline semiconductor layer 13, and the first and second polycrystalline semiconductor layers are oxidized selectively at the same time to form an electrode and leading-out wirings 20, 21 for a transistor. Accordingly, the layer resistance of the wirings is lowered, and the yield of a semiconductor device can be improved largely.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
を選択酸化して形成した酸化膜でエミッタの一端を構成
し、該エミッタを含むトランジスタの電極及び引き出し
配線を、多結晶半導体層を選択酸化して形成する半導体
装置の製造方法に関する。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method of manufacturing a semiconductor device, and in particular to a method of manufacturing a semiconductor device, in particular a method of manufacturing a semiconductor device, in which one end of an emitter is formed by an oxide film formed by selectively oxidizing a semiconductor substrate, and a transistor including the emitter is formed. The present invention relates to a method of manufacturing a semiconductor device in which electrodes and lead wiring are formed by selectively oxidizing a polycrystalline semiconductor layer.

〔従来の技術〕[Conventional technology]

従来この種の半導体装置は次の様にして製造されている
Conventionally, this type of semiconductor device has been manufactured as follows.

まず第2図に示すよう4こ、第1導電型の半導体基板1
上に第2導電型の、、’qニア、み層2とエピタキシャ
ル層3を形成し、該エピタキシャル層3上より選択的に
第1導電型の不純物を、第1導電型の半導体基板に達す
るよう添加し、絶縁領域4を形成する。
First, as shown in FIG. 2, there are four semiconductor substrates 1 of the first conductivity type.
A layer 2 of a second conductivity type and an epitaxial layer 3 are formed on the epitaxial layer 3, and impurities of a first conductivity type are selectively added onto the epitaxial layer 3 to reach a semiconductor substrate of the first conductivity type. Then, the insulating region 4 is formed.

次に半導体基板上に薄い酸化膜5及び選択的に窒化シリ
コン膜6を形成し、該窒化シリコン膜をマスクに半導体
基板を選択酸化しコレクタ及びベース、エミッタ領域を
形成する。
Next, a thin oxide film 5 and a selective silicon nitride film 6 are formed on the semiconductor substrate, and the semiconductor substrate is selectively oxidized using the silicon nitride film as a mask to form collector, base, and emitter regions.

次に、ベース層を形成するがこの方法として3種類の方
法がある。
Next, a base layer is formed, and there are three methods for this.

第1の方法は第2図の状態から選択的にフォトレジスト
を形成して、該フォトレジストをマスクに窒化シリコン
膜6及び薄い酸化膜5を通してイオン注入し、ベース層
を形成する。そしてフォトレジストを除去後、窒化シリ
コン膜6及び薄い酸化膜5を除去してエピタキシャル層
表面を露出させ全面に多結晶半導体層を形成する方法で
ある。
In the first method, a photoresist is selectively formed from the state shown in FIG. 2, and ions are implanted through the silicon nitride film 6 and thin oxide film 5 using the photoresist as a mask to form a base layer. After removing the photoresist, the silicon nitride film 6 and thin oxide film 5 are removed to expose the surface of the epitaxial layer and form a polycrystalline semiconductor layer on the entire surface.

第2の方法は第2図の状態から窒化シリコン膜6及び薄
い酸化膜らを除去してエピタキシャル層表面を露出させ
た後、選択的にフォトレジストを形成し該フォトレジス
トをマスクにエピタキシャル層表面から直接イオン注入
してベース層を形成する。そしてフォトレジスト除去後
全面に多結晶半導体層を形成するものである。
The second method is to remove the silicon nitride film 6 and the thin oxide film from the state shown in FIG. 2 to expose the surface of the epitaxial layer, then selectively form a photoresist, and use the photoresist as a mask to expose the surface of the epitaxial layer. The base layer is formed by direct ion implantation. After removing the photoresist, a polycrystalline semiconductor layer is formed on the entire surface.

第3の方法は、上記第2の方法の途中工程までと同様に
してエピタキシャル層表面を露出させ全面に多結晶半導
体層を形成した後選択的にフォト。
In the third method, the surface of the epitaxial layer is exposed in the same manner as in the middle steps of the second method, a polycrystalline semiconductor layer is formed on the entire surface, and then selectively photocoated.

レジストを形成し該フォトレジストをマスクに多結晶半
導体層を通してイオン注入しベース層を形成するもので
ある。
A resist is formed, and ions are implanted through the polycrystalline semiconductor layer using the photoresist as a mask to form a base layer.

前記第1から第3の方法のどれが一つを用いてベース層
及び多結晶半導体層を形成した後、第3図に示すように
、多結晶半導体層上に薄い酸化膜10及び選択的に窒化
シリコン膜11を形成し、窒化シリコン膜11をマスク
に多結晶半導体層9を選択酸化し、トランジスタのコレ
クタ、エミッタ、ベース等の電極及び引き出し配線を形
成する。
After forming the base layer and the polycrystalline semiconductor layer using one of the first to third methods, as shown in FIG. A silicon nitride film 11 is formed, and the polycrystalline semiconductor layer 9 is selectively oxidized using the silicon nitride film 11 as a mask to form electrodes such as the collector, emitter, and base of the transistor and lead wiring.

次に、第4図に示すように、多結晶半導体層を選択酸化
して形成した電極引き出し配線層9とベース層8とのコ
ンタクト抵抗を低減する為、ベース引き出し配線層上の
窒化シリコン膜11及び薄い酸化膜10を選択的に除去
し第1導電型の不純物を、ベース引き出し配線層上から
ベース層に達するよう添加し、酸化して表面に厚い酸化
膜14を形成する。
Next, as shown in FIG. 4, in order to reduce the contact resistance between the base layer 8 and the electrode lead wiring layer 9 formed by selectively oxidizing the polycrystalline semiconductor layer, a silicon nitride film 11 is formed on the base layer 8. Then, the thin oxide film 10 is selectively removed, and impurities of the first conductivity type are added from above the base lead-out wiring layer to the base layer, and oxidized to form a thick oxide film 14 on the surface.

次に、コレクタ及びエミッタ引き出し配線層上の窒化シ
リコン膜及び薄い酸化膜を選択的に除去し第2導電型の
不純物を配線層上から添加しエミッタを形成すると同時
に、コレクタ引き出し配線とコレクタとのコンタクト抵
抗を低減させる。
Next, the silicon nitride film and thin oxide film on the collector and emitter lead-out wiring layers are selectively removed, and a second conductivity type impurity is added from above the wiring layer to form an emitter, and at the same time, the collector lead-out wiring and the collector are Reduce contact resistance.

その後、第5図に示すように、配線層上の窒化シリコン
膜及び酸化膜を除去して全面に白金等の貴金属を被着し
熱処理して配線層上に低抵抗のシリサイド層を形成する
。そして酸化膜上の白金を除去する。なお、第6図は第
5図の平面図である。
Thereafter, as shown in FIG. 5, the silicon nitride film and oxide film on the wiring layer are removed, and a noble metal such as platinum is deposited on the entire surface and heat treated to form a low-resistance silicide layer on the wiring layer. Then, platinum on the oxide film is removed. Note that FIG. 6 is a plan view of FIG. 5.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の半導体装置の製造方法に於いてベース層
を形成する方法に3種類の方法があった。
In the conventional semiconductor device manufacturing method described above, there are three types of methods for forming the base layer.

ここで、3種類の方法を詳細に説明する為に、第6図の
平面図に示すトランジスタの、B−B′力方向断面につ
いて説明していく。
Here, in order to explain the three types of methods in detail, a cross section in the B-B' force direction of the transistor shown in the plan view of FIG. 6 will be explained.

まず、第1の方法であるが、第7図(a)に示すように
半導体基板の選択酸化終了後、フォトレジス1〜22を
マスクに窒化シリコン膜6及び薄い酸化膜5を通してイ
オン注入しベース層8を形成する、(尚、図中埋込み層
、エピタキシャル層等は省略した。) 次にフォトレジスト22を除去後、窒化シリコン膜6を
除去し次いで薄い酸化膜5をフッ酸等の工・ソチンダ液
に浸して除去するが、この時、エミッタ端部の酸1ヒ膜
のエツチング速度が速い為、第7図(b)の23のとこ
ろの如くエミッタ端部の酸化膜が大きく工・ソチングさ
れ、エミッタ端部の酸化膜とコレクタ接合の距離が短く
なる。
First, in the first method, as shown in FIG. 7(a), after selective oxidation of the semiconductor substrate, ions are implanted through the silicon nitride film 6 and the thin oxide film 5 using the photoresists 1 to 22 as masks. A layer 8 is formed (the buried layer, epitaxial layer, etc. are omitted in the figure). Next, after removing the photoresist 22, the silicon nitride film 6 is removed, and the thin oxide film 5 is treated with hydrofluoric acid or the like. It is removed by immersing it in Socinda solution, but at this time, because the etching speed of the oxide film at the end of the emitter is fast, the oxide film at the end of the emitter becomes large and etched and soothed, as shown at 23 in Figure 7(b). This shortens the distance between the oxide film at the emitter end and the collector junction.

次に、第7図(c)に示すように、全面に多結晶半導体
層を形成し前述した如くエミッタを形成する。図に示さ
れているように、エミッタ端部23でコレクターエミッ
タ間の距離が短い為、コレクターエミッタ間耐圧が低下
し、又コレクターエミッタ間がショートする場合もあり
半導体装置の歩留りを悪化させる原因となっていた。
Next, as shown in FIG. 7(c), a polycrystalline semiconductor layer is formed on the entire surface, and an emitter is formed as described above. As shown in the figure, since the distance between the collector and emitter at the emitter end 23 is short, the withstand voltage between the collector and emitter decreases, and short circuit between the collector and emitter may occur, which causes a deterioration in the yield of semiconductor devices. It had become.

また、第2の方法は、第8図(a)に示すように、半導
体基板を選択酸化してコレクタ、ベース及びエミッタ領
域を形成する。次いで、窒化シリコン膜、薄い酸化膜を
除去してフォトレジストをマスクに、イオン注入してベ
ース層を形成する。
In the second method, as shown in FIG. 8(a), a semiconductor substrate is selectively oxidized to form collector, base, and emitter regions. Next, the silicon nitride film and the thin oxide film are removed, and ions are implanted using a photoresist as a mask to form a base layer.

すでにエピタキシャル層表面が露出している為フッ酸等
のエツチング液に浸す必要がなく、エミッタ端部の酸化
膜がエツチングされる事はない為、コレクターエミ・ツ
タ間を一定の距離に保つ事ができる。
Since the surface of the epitaxial layer is already exposed, there is no need to immerse it in an etching solution such as hydrofluoric acid, and the oxide film at the end of the emitter will not be etched, so it is possible to maintain a certain distance between the collector emitter and the ivy. can.

しかし、この第2の方法はエピタキシャル層表面に直接
イオン注入する為第8図(b)に示す如くベース層表面
に結晶欠陥発生層25が発生しトランジスタの歩留り低
下の原因となっていた。
However, in this second method, since ions are directly implanted into the surface of the epitaxial layer, a crystal defect generating layer 25 is generated on the surface of the base layer as shown in FIG. 8(b), which causes a decrease in the yield of transistors.

また、第3の方法は半導体基板の選択酸化終了後、第2
の方法の途中工程までと同様にしてエピタキシャル層表
面を露出させた後、全面に多結晶半導体層を形成しフォ
トレジストをマスクに多結晶半導体層を通してイオン注
入し、ベース層を形成する。この時の断面図を第9図(
a>に示す。
In addition, the third method is to carry out a second process after selective oxidation of the semiconductor substrate.
After exposing the surface of the epitaxial layer in the same manner as in the middle steps of the method described above, a polycrystalline semiconductor layer is formed on the entire surface, and ions are implanted through the polycrystalline semiconductor layer using a photoresist as a mask to form a base layer. The cross-sectional view at this time is shown in Figure 9 (
Shown in a>.

次にフォトレジスト22を除去後多結晶半導体層26を
選択酸化して電極引き出し配線層を形成する。この時の
断面図を第9図(b)に示す。第3の方法によればベー
ス層形成後エミッタ端部を構成する酸化膜をエツチング
する事がない為コレクターエミ・ツタ間を一定に保つ事
ができ又、多結晶半導体層を通してイオン注入しベース
層を形成している為結晶欠陥の発生等の問題は、解決す
る事ができる。
Next, after removing the photoresist 22, the polycrystalline semiconductor layer 26 is selectively oxidized to form an electrode lead wiring layer. A cross-sectional view at this time is shown in FIG. 9(b). According to the third method, since the oxide film constituting the emitter end is not etched after the base layer is formed, the distance between the collector emitter and the ivy can be kept constant. , problems such as the occurrence of crystal defects can be solved.

しかし第3の方法は、多結晶半導体層を通してイオン注
入しベース層を形成している為多結晶半導体層を厚く形
成すると、ベースの層抵抗及び接合の深さの制御が困難
となる為多結晶半導体層は薄くしか形成できなかっな。
However, in the third method, ions are implanted through the polycrystalline semiconductor layer to form the base layer, so if the polycrystalline semiconductor layer is formed thickly, it becomes difficult to control the base layer resistance and the junction depth. Semiconductor layers can only be formed thinly.

その為、多結晶半導体層を選択酸化して形成した配線層
上に貴金属によるシリサイド膜を形成してもシリサイド
膜も薄くしか形成できず配線の層抵抗が高くなり、回路
設計上の大きな制約になる一方、シリサイド膜形成の際
貴金属が多結晶半導体層を拡散して容易にエミッターベ
ース接合部まで達してエミッターベースショートを引き
起こし、半導体装置の歩留りにも悪影響を及ぼしていた
Therefore, even if a silicide film made of a noble metal is formed on a wiring layer formed by selectively oxidizing a polycrystalline semiconductor layer, the silicide film can only be formed thinly, increasing the layer resistance of the wiring, which poses a major constraint on circuit design. On the other hand, when forming a silicide film, noble metals diffuse through the polycrystalline semiconductor layer and easily reach the emitter-base junction, causing emitter-base short circuits and adversely affecting the yield of semiconductor devices.

本発明の目的は、上述した従来の欠点を除去し、エミッ
ターコレクタ間の距離を一定に保つことができ、また単
結晶表面に結晶欠陥を発生することなく、またシリサイ
ド膜を厚く形成し配線の層抵抗を低下させることができ
、また貴金属が拡散してエミ・ツタ−ベース接合に到達
することがなく、その結果回路設計上の制約が除かれ歩
留りを向上できる半導体装置の製造方法を提供すること
にある。
The purpose of the present invention is to eliminate the above-mentioned conventional drawbacks, to be able to maintain a constant distance between emitter and collector, to prevent crystal defects from occurring on the surface of a single crystal, and to form a thick silicide film to prevent wiring. To provide a method for manufacturing a semiconductor device in which layer resistance can be lowered, precious metals are not diffused and reach an emitter-to-base junction, and as a result, restrictions on circuit design are removed and yield can be improved. There is a particular thing.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、半導体基板を選択酸
化して形成した酸化膜でエミ・ツタの一端を構成し、該
エミッタを含むトランジスタの電極及び引き出し配線を
、多結晶半導体層を選択酸化して形成する半導体装置の
製造方法に於いて、半導体基板上に埋込み層及びエピタ
キシャル層を形成後、全面に薄い酸化膜及び選択的に窒
化シリコン膜を形成し該窒化シリコン膜をマスクに選択
酸化して、コレクタ、ベース及びエミッタ領域を形成す
る工程と、前記窒化シリコン膜及び薄い酸化膜を除去し
てエピタキシャル層表面を露出させ全面に第1の多結晶
半導体層を形成する工程と、選択的にイオン注入してベ
ース層を形成する工程と、第1の多結晶半導体層の全面
に第2の多結晶半導体層を形成する工程と、該第1及び
第2の多結晶半導体層を同時に選択酸化してトランジス
タの電極及び引き出し配線を形成する工程とを含んで構
成される。
In the method for manufacturing a semiconductor device of the present invention, an oxide film formed by selectively oxidizing a semiconductor substrate constitutes one end of an emitter, and a polycrystalline semiconductor layer is selectively oxidized to form an electrode and lead wiring of a transistor including the emitter. In a method for manufacturing a semiconductor device, a buried layer and an epitaxial layer are formed on a semiconductor substrate, a thin oxide film and a selective silicon nitride film are formed on the entire surface, and selective oxidation is performed using the silicon nitride film as a mask. a step of forming a collector, a base and an emitter region; a step of removing the silicon nitride film and the thin oxide film to expose the surface of the epitaxial layer and forming a first polycrystalline semiconductor layer on the entire surface; a step of forming a base layer by ion implantation into the base layer, a step of forming a second polycrystalline semiconductor layer on the entire surface of the first polycrystalline semiconductor layer, and simultaneously selecting the first and second polycrystalline semiconductor layers. The method includes a step of oxidizing to form transistor electrodes and lead wiring.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
。第1図(a)〜(C)は本発明の一実施例を説明する
ために工程順に示した主要工程の断面図である。なお従
来と同じ方法で製造される工程については、前述した従
来の説明図を用いて説明する。
Next, embodiments of the present invention will be described with reference to the drawings. FIGS. 1(a) to 1(C) are cross-sectional views of main steps shown in the order of steps for explaining an embodiment of the present invention. Note that the manufacturing process using the same method as the conventional method will be explained using the above-mentioned conventional explanatory drawings.

まず、半導体基板上にエピタキシャル層を形成し選択酸
化してコレクタ、ベース及びエミ・ツタ領域を形成する
までは第2図で説明した従来の製造方法通りに形成する
First, an epitaxial layer is formed on a semiconductor substrate and selectively oxidized to form a collector, a base, and an emitter/vine region according to the conventional manufacturing method described in FIG.

次に、第1図(a>に示すように従来の第3の方法の如
く薄い酸化膜及び窒化シリコン膜を除去してエピタキシ
ャル層表面を露出し、全面に第1の多結晶半導体層26
を形成する。その後フォトレジスト22を選択的に形成
し該フォトレジストをマスクにイオン注入しベース層8
を形成する。
Next, as shown in FIG. 1(a), the thin oxide film and silicon nitride film are removed to expose the surface of the epitaxial layer as in the conventional third method, and a first polycrystalline semiconductor layer 26 is formed on the entire surface.
form. Thereafter, a photoresist 22 is selectively formed, and ions are implanted using the photoresist as a mask to form a base layer 8.
form.

なお7は選択酸化膜である。Note that 7 is a selective oxide film.

次に、第1図(b)に示すように、フォトレジストを除
去し第1の多結晶半導体層26上に第2の多結晶半導体
層28を形成する。
Next, as shown in FIG. 1(b), the photoresist is removed and a second polycrystalline semiconductor layer 28 is formed on the first polycrystalline semiconductor layer 26.

次に、第1図(c)に示すように、第3図から第5図に
示した従来の製造方法に従い第1の多結晶半導体層26
及び第2の多結晶半導体層28を同時に選択酸化し選択
酸化膜32を形成し、コレクタ、ベース、エミ・・lり
の電極引き出し配線を形成する。次いで第4図に示した
方法で電極引き出し配線層とベース層とのコンタクト抵
抗を低減する為の第1導電型の不純物を添加し、次いで
コレクタ及びエミッタ引き出し配線上の窒化シリコン膜
及び薄い酸化膜を選択的に除去し、第2導電型の不純物
を配線層上から添加し、エミツタ層29を形成すると同
時にコレクタ引き出し配線とコレクタとのコンタクト抵
抗を低減する。
Next, as shown in FIG. 1(c), a first polycrystalline semiconductor layer 26 is formed according to the conventional manufacturing method shown in FIGS. 3 to 5.
At the same time, the second polycrystalline semiconductor layer 28 is selectively oxidized to form a selective oxide film 32, and electrode lead wirings for collector, base, emitter, etc. are formed. Next, impurities of the first conductivity type are added to reduce the contact resistance between the electrode lead wiring layer and the base layer by the method shown in FIG. 4, and then a silicon nitride film and a thin oxide film are added on the collector and emitter lead wirings. is selectively removed and impurities of the second conductivity type are added from above the wiring layer to form the emitter layer 29 and at the same time reduce the contact resistance between the collector lead-out wiring and the collector.

その後配線層上の窒化シリコン膜及び酸化膜を除去し、
全面に白金等の貴金属を被着し、熱処理して配線層上に
低抵抗のシリサイド膜16を形成する。次いで酸化膜上
の白金を除去すると本実施例は完成する。
After that, the silicon nitride film and oxide film on the wiring layer are removed,
A noble metal such as platinum is deposited on the entire surface and heat treated to form a low resistance silicide film 16 on the wiring layer. Next, this example is completed by removing the platinum on the oxide film.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ベース層形成後エ
ミッタの一端を構成する酸化膜をエツチングする事がな
い為コレクターエミッタ間の距離を一定に保つ事ができ
、又第1の多結晶半導体層を通して、イオン注入しベー
ス層を形成している為、結晶欠陥の発生も防止できる。
As explained above, according to the present invention, since the oxide film constituting one end of the emitter is not etched after the base layer is formed, the distance between the collector emitters can be kept constant, and the distance between the collector emitters can be kept constant. Since the base layer is formed by implanting ions through the layer, crystal defects can also be prevented from occurring.

さらに第2の多結晶半導体層を形成する事により配線層
の膜厚を厚く形成する事ができる為、シリサイド膜も厚
く形成でき配線の層抵抗を低下させる事ができる。
Furthermore, by forming the second polycrystalline semiconductor layer, the wiring layer can be made thicker, so the silicide film can also be made thicker, and the layer resistance of the wiring can be lowered.

又シリサイド膜形成の際貴金属が多結晶半導体層中に拡
散しても膜厚が厚い為エミッターベース接合まで達する
事はない。その為回路設計上の制約を解除でき、かつ半
導体装置の歩留りを大きく向上させる効果がある。
Furthermore, even if the noble metal diffuses into the polycrystalline semiconductor layer during the formation of the silicide film, it will not reach the emitter base junction because the film is thick. Therefore, restrictions on circuit design can be removed, and the yield of semiconductor devices can be greatly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(C)は本発明の一実施例を説明する為
に工程順に示した主要工程の断面図、第2図から第5図
は従来の半導体装置の製造方法を説明する為の主要工程
の断面図、第6図は第5図に示す半導体装置の平面図、
第7図(a)〜(c)から第9図(a)〜(b)は従来
の製造方法でベース層を形成する3の方法を説明する為
のそれぞれの主要工程断面図である。 1・・・第1導電型の半導体基板、2・・・第2導電型
の埋込み層、3・・・第2導電型のエピタキシャル層、
4・・・第1導電型の絶縁領域、5・・・薄い酸化膜、
6・・・窒化シリコン膜、7・・・選択酸化膜、8・・
・ベース層、9・・・多結晶半導体層、10・・・薄□
い酸化膜、11・・・窒化シリコン膜、12・・・選択
酸化膜、13・・・第1導電型の多結晶半導体層、14
・・・厚い酸化膜、15・・・第2導電型の多結晶半導
体層、16・・・シリサイド膜、17・・・ベース層の
端部、18・・・ベース層、1つ・・・ベース電極引き
出し配線、20・・・エミッタ電極引き出し配線、21
・・・コレクタ電極引き出し配線、22・・・フォトレ
ジスト、23・・・選択酸化膜の端部、24・・・エミ
ッタ、25・・・結晶欠陥発生層、26・・・第1の多
結晶半導体層、27・・・選択酸化膜、28・・・第2
の多結晶半導体層、29・・・エミツタ層、30・・・
第1の多結晶半導体層、31・・・第2の多結晶半導体
層、32・・・選択酸化膜6乎 2 菌 募 S 図 茅/WJ や 享 、5′  凹 系り図
Figures 1 (a) to (C) are cross-sectional views of the main steps shown in order to explain one embodiment of the present invention, and Figures 2 to 5 illustrate a conventional method of manufacturing a semiconductor device. 6 is a plan view of the semiconductor device shown in FIG. 5,
FIGS. 7(a) to 9(c) to FIGS. 9(a) to 9(b) are sectional views of the main steps for explaining three methods of forming a base layer using conventional manufacturing methods. 1... Semiconductor substrate of first conductivity type, 2... Buried layer of second conductivity type, 3... Epitaxial layer of second conductivity type,
4... Insulating region of first conductivity type, 5... Thin oxide film,
6... Silicon nitride film, 7... Selective oxide film, 8...
・Base layer, 9... Polycrystalline semiconductor layer, 10... Thin □
11... silicon nitride film, 12... selective oxide film, 13... polycrystalline semiconductor layer of first conductivity type, 14
... Thick oxide film, 15... Second conductivity type polycrystalline semiconductor layer, 16... Silicide film, 17... End of base layer, 18... Base layer, one... Base electrode lead wiring, 20... Emitter electrode lead wiring, 21
. . . Collector electrode lead wiring, 22 . . . Photoresist, 23 . Semiconductor layer, 27... selective oxide film, 28... second
polycrystalline semiconductor layer, 29...emitter layer, 30...
First polycrystalline semiconductor layer, 31... Second polycrystalline semiconductor layer, 32... Selective oxide film 6 2 Bacterial recruitment S Figure Kaya/WJ Yakyo, 5' Concave diagram

Claims (1)

【特許請求の範囲】[Claims] 半導体基板を選択酸化して形成した酸化膜でエミッタの
一端を構成し該エミッタを含むトランジスタの電極及び
引き出し配線を多結晶半導体層を選択酸化して形成する
半導体装置の製造方法に於いて、半導体基板上に埋込み
層及びエピタキシャル層を形成後、全面に薄い酸化膜及
び選択的に窒化シリコン膜を形成し、該窒化シリコン膜
をマスクに選択酸化してコレクタ、ベース及びエミッタ
領域を形成する工程と、前記窒化シリコン膜及び薄い酸
化膜を除去してエピタキシャル層表面を露出させ全面に
第1の多結晶半導体層を形成する工程と、選択的にイオ
ン注入してベース層を形成する工程と、全面に第2の多
結晶半導体層を形成する工程と、該第1及び第2の多結
晶半導体層を同時に選択酸化してトランジスタの電極及
び引き出し配線を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
In a method of manufacturing a semiconductor device, one end of an emitter is formed by an oxide film formed by selectively oxidizing a semiconductor substrate, and an electrode and lead wiring of a transistor including the emitter are formed by selectively oxidizing a polycrystalline semiconductor layer. After forming a buried layer and an epitaxial layer on the substrate, forming a thin oxide film and selectively a silicon nitride film on the entire surface, and selectively oxidizing the silicon nitride film using the silicon nitride film as a mask to form a collector, base, and emitter region. , a step of removing the silicon nitride film and the thin oxide film to expose the surface of the epitaxial layer and forming a first polycrystalline semiconductor layer on the entire surface; a step of selectively implanting ions to form a base layer; a second polycrystalline semiconductor layer; and a step of simultaneously selectively oxidizing the first and second polycrystalline semiconductor layers to form transistor electrodes and lead wiring. Method of manufacturing the device.
JP24946385A 1985-11-06 1985-11-06 Manufacture of semiconductor device Pending JPS62108570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24946385A JPS62108570A (en) 1985-11-06 1985-11-06 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24946385A JPS62108570A (en) 1985-11-06 1985-11-06 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS62108570A true JPS62108570A (en) 1987-05-19

Family

ID=17193331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24946385A Pending JPS62108570A (en) 1985-11-06 1985-11-06 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS62108570A (en)

Similar Documents

Publication Publication Date Title
JPH05347383A (en) Manufacture of integrated circuit
JPS62290173A (en) Manufacture of semiconductor integrated circuit device
JPS6134972A (en) Bipolar transistor structure
JP3062597B2 (en) Method for manufacturing semiconductor device
JPS62108570A (en) Manufacture of semiconductor device
JPH0366815B2 (en)
JPS6220711B2 (en)
JPS5866358A (en) Semiconductor device and manufacture thereof
JPS6123665B2 (en)
JPH0247853B2 (en)
JPS6252966A (en) Manufacture of semiconductor device
JP2745946B2 (en) Method for manufacturing semiconductor integrated circuit
JPS59182566A (en) Semiconductor device
JPS6128231B2 (en)
JPH0475346A (en) Manufacture of semiconductor device
JPS63278347A (en) Semiconductor device and manufacture thereof
JPS62185369A (en) Manufacture of semiconductor device
JPS6041243A (en) Manufacture of semiconductor device
JPS59964A (en) Manufacture of semiconductor device
JPH07130757A (en) Manufacture of bipolar transistor
JPH02159035A (en) Integrated circuit device
JPS59135764A (en) Manufacture of semiconductor device
JPS6214466A (en) Manufacture of semiconductor device
JPS5850411B2 (en) Impurity diffusion method
JPS6110251A (en) Semiconductor device