JPS62108564A - 電気リ−ド線のはんだ被覆方法 - Google Patents

電気リ−ド線のはんだ被覆方法

Info

Publication number
JPS62108564A
JPS62108564A JP61257133A JP25713386A JPS62108564A JP S62108564 A JPS62108564 A JP S62108564A JP 61257133 A JP61257133 A JP 61257133A JP 25713386 A JP25713386 A JP 25713386A JP S62108564 A JPS62108564 A JP S62108564A
Authority
JP
Japan
Prior art keywords
package
solder
wave
integrated circuit
molten solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61257133A
Other languages
English (en)
Inventor
ジョン・サン・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Microsystems Holding Corp
Original Assignee
American Microsystems Holding Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Microsystems Holding Corp filed Critical American Microsystems Holding Corp
Publication of JPS62108564A publication Critical patent/JPS62108564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路パッケージ(package)から
延びる多重金属リード線(multiple meta
llicleads)にはんだコーティングを被着する
方法に間する。より詳しく云うと1本発明は、各リード
線の臨界領域に実質上均一のはんだ層を形成することが
でき、かつ、多重リード線に被着したはんだ層全体の組
成を実質上均質にすることができるはんだコーティング
の被着方法に関する。
(従来の技術及び発明が解決しようとする問題点) 一般に、o!p  [ディユアルインラインパッケージ
(dual−in−1ine package)]及び
プラスチックリードチップキャリア(plastic 
Ieaded chip carrier) [PLC
Cまたはカッド(Quad)]においては、錫80%と
鉛40%とからなる代表的なはんだの薄層をめっきする
のに、電気被着技術を利用したはんだめっきが行なわれ
ている。しかしながら、プラスチックパッケージから延
びる多重リード線の全表面に均一な被着体を形成するこ
とは困難であった。
これは、カッドパッケージ(Quad package
)ノ4 つの側部から延び、パッケージの底縁部の周囲
で下方に曲げられかつ内側に延びて5字形の底部を形成
する、いわゆるJリード線(J−1end)において特
に顕著である。以後、湾曲した底部をリード線の山部(
lead crest)という、更に、はんだめっきの
場合には、多重リード線の全表面にめっきを行なってい
るはんだの組成を制御して、例えば、85%Sn−15
$Pbt タt* 80$5n−20$P b ノ範囲
ヲ有t ル公1fifto−40(Sn−Pb)はんだ
を得ることが著しく困難となる。
Jリード線の山部のハンダ層の厚さが不均一であると、
いわゆる表面取付は技術(surface−maunt
ed technolog7)において、印刷回路板の
銅トレース(copper trace)即ち導電性パ
ッドなどに直接取付けたはんだにしようとする場合には
、リード線間の接合の信頼性が欠如することになる。
これは、あるリード線の山部のはんだ層が厚すぎて(o
ver thick)、例えば、パッケージ全体を形成
するリード線の山の所望の面に、高い点を形成するとき
に生ずる。従って、厚さの不足した(underthi
ck )山部即ち正しい肉厚の層は、トレースとの良好
な接触を形成しない、かくして、全てのリード線、例え
ば、代表的なカッドパッケージの場合には84木のリー
ド線の山部の底面が、実質上同一面にあるのが重要であ
る。更に、過剰のはんだは、回路板の取付けを行なうと
、橋絡(bridging)の原因となる。
はんだめっきにおいては、上記したように、不均一な肉
厚及び不均一な組成の問題があること並びに肉厚及び組
成を制御するのが困難であることから、これらの装置の
最大のユーザの1つ(IBIII)は、集積回路パッケ
ージのリード線にはんだを被覆するのに、はんだ浸漬法
を利用すると、リード線と印刷回路板のはんだパッドと
の間に、一層良好なかつ信頼性のあるはんだ接合が得ら
れると考えたので、この方法を特定した。Jまたは他の
タイプのリード線に、浸漬法によりはんだを被着する場
合に、いわゆるウェーブソルダリング(wavesol
dering)装置を利用する研究が行なわれている。
このような装置の場合、全てが端部を突合わせたシング
ルファイルの状態にある集積回路パッケージのホルダは
、フラクサステーション(flux−er 5tati
on) 、予熱ステーション及びウェーブソルダステー
ションを介して運ばれる。ウェーブソルダステーション
は、はんだポット、ポンプ、及びホルダが通過するはん
だの実際のウェーブを形成するノズルを備えている。ウ
ェーブソルダリング装置は、水平であってもあるいは傾
斜していてもよく、後者の場合には、コンベヤは、フラ
ックス(Nux)ステーションから、予熱ステーション
及びウェーブソルダリングステーションへかけての勾配
を昇る。
本技術分野において公知のように、オイルの混合(oi
l intermix) (米国特許第3,098,4
41号)をウェーブソルダリングに利用することにより
、ドロス(dros+)(Sn及びpbの酸化物)の形
成を抑制することができる。混合されたオイルは、腐食
の原因となるフラックス残分をはんだ後に除去する場合
に有効であることが知られている。従来のはんだ被覆法
は、パッケージ全体を、リードダウン配向(Is+ad
s down orientation)ではんだウェ
ーブに浸漬するか通すものであった。
最終使用者は、蒸気化したFC−70フルオリネート(
Fluorinert)液[スリーエムコーポレイショ
ン(3M Go、)]を利用した蒸気ブランケットを介
してチップキャリア(chip carrier)を運
ぶことにより、パッケージを、浸漬によりはんだ被覆し
たリード線とともにボードに取付けて、再び流す、60
zSn−40$Pbはんだの融点は185℃であるので
、218℃のFC−70のゾーンは適当なものである。
(問題点を解決するための手段) ホリス・オートメイションΦインコーポレイテッド(H
ollis Automation、 Inc、)社の
アストラ18(ASTRA18)ウェーブソルダリング
装置を利用した。84木力ツドリード線集積回路パッケ
ージのはんだ付けにおいては、パッケージの「ピンズダ
ウン」(pins down”)をソルダウェーブと交
差して通すことによっては、18M社のはんだの厚さ及
びはんだの組成に関する仕様を満足させることができな
かった。「ダウン形状」(down configur
a −tion”)において被覆されたリード線につい
て行なった試験により、リード線の山部の肉厚の平均が
約1.3 !to  、 am (500ミクロインチ
)であることが所望される場合に、多数のリード線の山
部の肉厚が約2.8xlOmm(1,000ミクロイン
チ)を越えることがわかった。更に、山部から延び、リ
ード線の間にあるはんだの橋渡しをする、はんだのつら
ら(iciclg)または球が、この方法において生ず
ることがわかった。別の試験においては、同様な回数と
温度で、同じはんだへの浸漬を行なった種々のリード線
のはんだ組成を調べた結果、広い範囲でのばらつきがあ
ることがわかった。同じ集積回路のパッケージの種々の
リード線の山部で、56%から10ozまでのSnのば
らつきが観察された。パッケージがウェーブ工程を去り
、即ち、次のりフロー(reflow)工程に入ると、
溶融したハンダが、浸漬したパッケージの表面から重力
によってリード線のJまたは先端の方へ向けてリード線
を下方へ流れることにより、はんだ層の肉厚のばらつき
が、所望するよりも一層大きくを生ずることがわかった
。はんだの組成のばらつきも生じた。
DIPまたはJタイプのリード線を上に向けたまま即ち
ウェーブの基部に対して「アップ形状」(’up co
nfiguration”)の状態で、回路パッケージ
をウェーブ工程及びリフロ一工程に通すと、山部の肉厚
及び組成に関する仕様が充足されることがわかった。更
に、リード線のはんだのデイウエツテイング(dewe
tting)がなく、カッ、ふしこぶ、ふくれ、フレー
ク及びクラックのない均一なはんだ面が得られた。各リ
ード線の山部領域のはんだが均一な肉厚を有することに
より、購買者の要求する共平面性(coplanari
ty)が充足されることとなった。
パッケージがはんだウェーブを去り、次の蒸気層ゾーン
にリフローされると、溶融はんだは、プラスチックのパ
ッケージの面を通ってリード線の下へ流下する。即ち、
はんだは、パッケージに向かって流れ、パッケージから
離れた山部の先端を流れ去るのではなく、上方を向いて
いる山部から流れ去るものと考えられる。山部の外面に
所望の厚さのはんだを保持するのに十分な表面張力が、
はんだに存在するものと考えられる。これらの外面は、
面取付は技術において適用されるように。
印刷回路板の導電性トレースへのリード線の取付けの点
である。隣接するリード線間にはんだの橋絡がない場合
には、余分な厚さのはんだの被覆がリード線の非山部に
あることは、それほど臨界的ではない。
リード線の臨界領域(critical area)は
、PCBトレースに取付けられ、接続される面であるべ
きリード線の山部の外面である。 PCB接続を形成す
る場合に、Jまたは他のタイプのリード線に被着したは
んだは、適正に整合させかつフラックスが付けられると
、溶融され、接続部の周囲を流れ落ちて、新たに形成さ
れる接合部の周囲に、はんだのミニスカス(minis
cus)を形成する。「リードアップ」配向じ1ead
s−up” orientation)で処理された各
リード線の山部の外面は、はぼ同一面にある(はんだの
肉厚が著しく異なることがない)ので、この面は、PC
B )レース、即ち、外面が取付けられるべきPCBの
パッドと平行である。これにより、84木のリード線の
キャリアの同時に形勢される84の接合部は、いずれも
仕様の範囲内のものとなる。
本発明は、一連の、好ましくは5個の印刷回路キャリア
パッケージを、新規なパレットと交差する方向に配置さ
れる細長いフレームに装填することにより実施すること
ができ、パレットは、はんだウェーブと交差する方向に
一連の細長い平行なフレームを保持し、運ぶようになっ
ている。このように交差するように配向させることによ
り、各細長いフレームに装填された各パッケージは、は
んだウェーブに同時にかつ同温度で接触される。
パッケージが、ウェーブと交差する単一のファイルとし
て連続して進められるときには、各パッケージはウェー
ブを冷却するようになり、かつ、同時には浸漬されなく
なるので、リード線のはんだコーティングの肉厚と組成
に悪影響を及ぼすことになる。
更に、本発明は、ウェーブソルダリング装置のパラメー
タを最適にして上記目的を達成する、即ち、特に集積回
路パッケージの臨界的なトレース接続領域のはんだの肉
厚と組成の大きなばらつきを防止することもできる。
本発明は、顧客の仕様を満足するだけでなく、収率を一
層良好にして製造コストの低減を図り、かつ、面取付は
印刷回路板組立体に対する産業上の要求をも充足するも
のである。
(実施例) 第1及び2図は、本発明を実施するのに好ましく使用さ
れるウェーブソルダリング装置を概略的に示すものであ
る。基本的には、装置10は、はんだのコーティングを
受けるように、電子パッケージまたは他の電子部品の細
長いフレームのバレン)12を動かす傾斜したコンベヤ
11を備えている。
パッケージまたは部品は、先づ、フラックス容器を備え
た第1のステーションの上を通る。フラックス容器14
は、容器内のフラックスのレベルよりも上方にフラック
ス添加ゾーン15を形成するように上部バッフル(ba
r f le)とポンプ(図示せず)とを有している。
かくして、パッケージのリード線または部品は、フラッ
クスで被覆される。パッケージまたは部品は、傾斜した
コンベヤを上昇し、溶融はんだを塗布した場合の熱衝撃
を受けないように、パッケージまたは部品及びリード線
を予熱するための加熱ゾーン20を形成する輻射予熱器
18を備えた第2のステーションに通される。はんだコ
ーティングは、本技術分野において公知のような、はん
だウェーブを発生する一連のバッフル及びポンプ18を
有する溶融はんだ容器17を備えた第3のステーション
において行なわれ、このステーションは、容器17のは
んだのレベルの上方で混合オイル(intermixe
d oil)を含む溶融はんだのウェーブを形成する。
パッケージ及びリード線または他の部品は、このウェー
ブを通過する。計器板に取付けた速度制御器が、コンベ
ヤの速度を制御する。ウェーブは、該ウェーブに矩形形
状を付与するバッフル21に含まれる。
実施にあたっては、パッケージまたは部品は、上記装置
を介して運ぶコンベヤにパッケージまたは部品を保持す
るパレットその他の取付は具に装填される。活性化され
た水溶性フラックス[プラツクストーン1452(Bl
ackstone 1452)]を、発泡フラクサ(ま
たはウェーブフラクサ)を使用してゾーン15において
パッケージのリードに塗布し、過剰のフラックスをエア
ナイフ(図示せず)により除去する。パッケージまたは
部品は、予熱器のゾーンにおいて加熱され、水分をフラ
ックスの溶液から蒸発させるとともに、電気リード線の
表面から酸化物を除去する機会をフラックスに与え、か
つ、パッケージとリード線の温度を高めて、これらがは
んだウェーブを通過するときの熱衝撃を最小にする。ウ
ェーブは、液体のはんだ(公称60zSn及び40$P
b)を、バッフル間を上方に圧送することにより形成さ
れ、ウェーブゾーン19を形成する、これまでは、基本
的には、垂下したリード線だけがウェーブの頂部の下に
くるように、パッケージまたは部品は、コンベヤの傾斜
に沿った直列形(serial−in−1ine)進行
において、「リードダウン」配向でウェーブに通されて
いた。浸漬時間は、概ね、2乃至3秒である。一連の集
積回路パッケージを保持する取付は具は、産業的に受は
入れられている先行技術のウェーブソルダリング法によ
り、「リードダウン」配向で浸漬してリード線に被着し
たはんだをリフローさせるようにしてもよい、このリフ
ロー技術は、アセンブリー昏エンジニアリング(Ass
embly Engir+eering)、1977年
6月号に掲載のティー・トンプソン(T、 Thomp
son)の論文に記載されている。アメリカ合衆国、マ
サチューセッツ州、コンコルド(Concard)に所
在するエイチテイーシー〇インコーポレイテッド(HT
CInc、)社が販売するモデルIL−El(Mode
l IL−[1)装置を使用して、リフロ一工程を実施
することができる。
第3図は、平坦面23が溝付きの(castellat
ed)周縁部23aによって包囲されている代表的なカ
ッドタイプの集積回路パッケージ22を示す0周縁部2
3a間においてJリード線25は曲げられ、Jリード線
の山部25cを形成している。パッケージ22全体は、
山部25cにおいて印刷回路板のトレースに実質上面取
付けされる。各リード線の自由端部が、パッケージ表面
23の周囲に形成された矩形または他の形状のくぼみ即
ちポケットの中に曲げられている、「ポケットJ  (
”packet″)タイプのような他のタイプの電子パ
ッケージも、本発明により処理することができる。
第4図は、はんだの被覆が、上記したホリス(Ho11
is)(7)ウェーブソルダリング装置(ASTRA 
1B)を用いて行なわれる場合に、第3図のパッケージ
の先行技術によるはんだ被覆において遭遇する難点を示
すもので、Jリード線は、はんだ浸漬操作の際及び直後
は下方を向いている。リード線25の基部側内端部25
aは、パッケージ22の内側で集積回路チップ28の接
触パッドにワイヤ結合されている(wire bond
ed)チップリードフレーム27の金属被覆(+e t
a l l iza t 1on)に取付けられている
。パッケージ22には、パッケージの周辺部28cにお
いてパッケージの側縁から延びるリード部25aがエポ
キシ樹脂によりモールド即ち封入されている。下方に延
びるリード部25bは、水平になっているパッケージに
対して路上下方向に延びている。Jリード線の湾曲底部
は、底部の山部25cを形成し、山部の外面は、最終的
にはPCBトレースに面取付けされ、先端部25dは周
縁部23a間のパッケージ表面に当接しまたはこの表面
のポケットに収容されている。山部25cは、周縁部間
を、周縁部の頂部の外方へ延びている。「リードダウン
」はんだコーティングを行なうと、Jリード線の山部は
、肉厚に比較的広いばらつきのあるはんだで被覆される
0例えば、幾本かのリード線は、参照番号25eで示さ
れるように厚肉に被覆され、一方、他のリード線は参照
番号25fで示されるように、はるかに薄く被覆される
。被覆された山部は、該表面が全て同一面にある、即ち
、平坦であることが所望されるので、第4図に示すパッ
ケージのはんだコーティングは仕様外であることがわか
る。また、「リードダウン」形状に形成された被覆山部
はまた、はんだの組成も著しく変動することがわかった
第5図は、山部の被、覆が厚過ぎる場合、またはリード
線の山部に生じたつららあるいははんだの球が生じた場
合の、最終ユーザーに及ぼす影響を示すものである。一
対の隣接する(パッケージ22の縁部に対する通常の向
きから80°回転された)Jリード線25は、金属通路
(metal path)、即ち、リード線(及びパッ
ケージ)が面取付けされた印刷回路板30の表面31の
トレース32a及び32bと平行な面にある山部25c
を有するように図示されている。フラックスのコーティ
ングがトレース上にあって、リード線が、接続のために
トレース上の所定の位置に置かれたときに、リード線の
山部25Cとトレース32a及び32bとの間に適正な
はんだ接続が形成されるようにしている。第5図におい
て右側の山25cに過度に厚く被着されたはんだ25e
は、最初にトレース32bと接触し、薄いはんだコーテ
ィングを有する隣りの左側の山部(及びその他の隣接す
るリード線の山部)がトレース32aと適正に接触する
のを妨げる。従って、左側のリード線のはんだコーティ
ングの底部と表面31どの間の距#d2は、右側のリー
ド線のはんだコーティングの底部と表面31との間の距
#dlよりも大きくなり、間隙34が左側の山部被覆面
とトレース32aとの間に形成される。リード線25、
はんだコーチインク36.隣接するフラックス33及び
トレース32aと32bがはんだ付けの温度に加熱され
ると、リード線上のはんだは下方へ流れ、点線で示され
るはんだのミニスカス37を形成する。左側のリード線
25.より詳しく云うと、被覆された山部25cはトレ
ース32aと接触することができないので、接合は不完
全となり、空気及び泡が混入する可能性が大きくなる。
第6及び7図は、パッケージのストリップをはんだウェ
ーブに通すことによりパッケージのリード線にはんだ被
覆を施そうとする場合の、プラスチックチップキャリア
と集積回路パッケージの多重体の望ましい配向を示す、
各パッケージは、自動機械操作を行なうことができるよ
うに1位置合せ孔42が形成されている側縁部41を有
する細長いフレーム即ちストリップ40に取付けられて
いる。
第8図に示すように、パレットがストリップを取付けて
おり、パレットは、側部孔4Bを有するパッケージのス
トリップが載置される表面5Bから上方へ延びる一連の
短いビン55を備えている。孔4Bは、互いに隣接する
バー53のピン55と整合しかつ該ピンに嵌合されるよ
うになっている。各パッケージは、隅部が、縁部41と
パッケージ内のリードフレームストリップの一体部との
間を延びる連結リンクまたはタイバー(tie−bar
) 45によって保持されている。ウェーブソルダリン
グ後に、リンクまたはタイバーは、5つのパッケージを
フレームから取外すことができるように、切断される。
切欠または開口41a及び41bがフレームに設けられ
ている。。
本発明の特徴は、1回に、5つ以上のパッケージからな
る群が、第7図において矢印44によって示すように、
ストリップ40に対して直行する方向に、はんだのウェ
ーブを横切って進められるようにしたことにある。パッ
ケージ22の各リード線25は、山部を上にして配向さ
れた状態(crest up”orientation
)にある。このような配向とすることにより、パッケー
ジをウェーブソルダリング装置(第1及び2図)に通し
たときに、リード線の山部のコーティングも、リード線
の山部の臨界領域のはんだ組成が均一に近い範囲(仕様
の範囲内)となったものが得られるのである。5つのパ
ッケージのそれぞれは、同時にはんだのウェーブと接触
し、ウェーブのはんだの温度変化を極力おさえることが
できる。ストリップ40がウェーブの長手方向に置かれ
た場合には、それぞれのパッケージは、ウェーブの温度
を下げ、パッケージごとのコーティングの肉厚が異なっ
たものとなる。
第8図は、ウェーブソルダリング装置を介して運ぶよう
にストリップ40を載置しかつ保持する好ましい最良の
態様にある生産パレットを示す、パレット50は、軽量
性、強度及び耐蝕性を発揮することができるようにチタ
ンからつくるのが好ましい、パレット50は、それぞれ
上面52を有する2本の細長い支持部材即ちバー51a
及び51bと、バー51aと51bとの間を延びる離隔
した一連の横棒53とを備えている。各横棒は上記した
ビン55を有しており、パッケージ(第6及び7図)が
「リードアップ」配向状態で取付けられている細長いフ
レ−ムの、孔が形成された縁部を保持するようになって
いる。パレット50はフレームを強くクランプし、多重
パッケージの同時メッキを行なうことができるようにし
てあり、しかも、多数のフレームを単一の構造体の中に
支持することができるようにしている。
第8図に示すように、パッケージ支持バー80(下にス
トリップがない状態で1本が図示されている)が、パレ
ットの横棒と平行に各隣接する2本の横棒間を延び、長
手方向のバーと支持バーのそれぞれの孔64と64aを
介して延びる適当な固定具により、パレットのバー51
a及び51bに連結されている。
各支持バー80は、第9及びtob図に示すように、一
連の各組をなす少なくとも2木の下方向へ延びるピンを
有しており、これらのピンは、支持バーがストリップ4
0の上方で組立られると、少なくとも2つの離隔した点
65及びB6においてリード線25の内側でパッケージ
22の頂部側のそれぞれと当接するようになっている。
パッケージとフレームは、バー51a及び51b交差す
る方向に垂下し、かつ、横棒53間を平行に延びている
。支持バー60は、フレームとパッケージ及びパレット
がはんだウェーブを通るときに、フレームとパッケージ
が上方へ膨らまないように各フレーム及び各パッケージ
を支持している。
好ましいアストラ1B (ASTRAlB )の装置を
使用するはんだ被着操作においては、作業者は先づ、予
熱器の温度が所望のレベルにあることを確かめる。コン
ベヤの始動後、パッケージの上を向いた表面の温度をチ
ェックする。フラックス容器内のスラックスの比重が製
造業者の仕様の範囲内に保持されてル翫ることに注意し
なければならない、アストラ1Bの装置の下記の作動パ
ラメータが最適であることがわかった。
パラメータ   標準  作動範囲 チェック1、フラ
ッフ比重  1.129   ±060104時間毎2
、スラックス   約0.07  約±0.007空気
圧−泡   kg/crn”   kg/crn”(1
,0)   (±0.1PSI) 3、フラックス   約0.11  約±0.007空
気圧−噴霧k g / c rn”   k g / 
c m″(1,5)   (±0.1 Psi)4、エ
アナイフ圧  約0.14  約±0.014kg/c
rn’   kg/crn’ (2,0)   (±0.2PSI) 5、予熱器の温度  120℃  ±5℃6、はんだウ
ェーブ 180℃  ±5℃でのパッケージ 本体の温度 7、はんだ温度   255℃  ±5℃8、はんだウ
ェーブ 約10m+o   約±13IIIllの高さ
    (0,4インチ)(±0.5)9、はんだウェ
ーブ 約43mm   約±8■の幅     (l、
ツイフチ)(±0.3)10、コンベヤの 約75cm
/分 約±15cm/分速度    (2,5Ft/分
)(±0.5F七/分)11、コンベヤの  6.3°
  ±0.3角度 12、入力DI水の  2.5GPM   ±172G
PM流速 13、すすぎ水の  58℃   ±2℃温度 14、水ポンプ圧 約2kg/c rn”  約±0.
07kg/crrf(28PSI)   (±IPSI
) 15、コンベヤの 約75cm/分 約±15c+a/
分速度(クリ (2,5Ft/分)(±0.5Ft/分
)−す) ウェーブの長さを約41CI11 (約16インチ)に
すると、@が約25c+a (9,85インチ)で、長
さが約40cm(15,73インチ)のパレットに最も
良好に適応する。コンベヤの速度を約120cm/分(
約4ft/分)から約75cm/分(約2.5ft/分
)に落して、リード線間の短絡の機会を減らした。これ
により、更に、はんだの最適温度を提供し、リード線へ
の適正かつ最適なはんだ被着を行なうことができる。
「リードダウン」配向と「リードアップ」配向のJリー
ド線を使用し、試験取付は具に保持され、かつ、アメト
ラ18ウエーブソルダリング装置で得たはんだウェーブ
に通された集積回路パッケージに対して試験を行ない、
本発明の効果を確認した。リード線が84木のカッドパ
ッケージを利用し、データは、正方形の84本リード線
カッドパッケージの各辺の21木のリード線のうち、最
大10本のリード線、即ち全部で40木のリード線につ
いて得た。パッケージの細長いフレームの端部にある1
つのパッケージとパッケージの細長いフレームの中央の
パッケージに対して40回の試験を行ない、パッケージ
の細長いフレームが同時に交差するウェーブのはんだ被
覆条件を代表するようにした。
例えば、リード線がアストラ!6装置に対して下方向を
向いている中心のパッケージ#3に関する試験ロット番
号1−1−1の場合には、リード線の山部の肉厚は、X
線蛍光技術により測定したところ、約1.503xlO
mm (591,9ミクロインチ)から約2.54x1
0 11101 (1000;、 り0インチ)マチ変
化した、約2.54に10  mm  (4000ミク
* イア チ) (7)点で、警報により、測定された
40木のリード線のうち17木について、所望される公
称が約1.27xlOmm(500マイクロインチ)の
厚さからの総偏差(gross deviation)
があることを示した。実際に測定され−ま た[2.54xlO■(1000ミクロイ7チ)以下ノ
]リードmノ平均ノpi−サt*、約2.085xlO
−2+m (820゜8ミクロインチ)であった、X線
蛍光分析技術により、80XS nと40$P bの所
望されるはんだのSn成分は56.6%から100%ま
で変動していることがゎかxlo  乃至2.43xl
O■(約200乃至950 ミクロインチ)の範囲の肉
厚と58乃至70%のSn組成を規定する仕様の範囲内
にはないことがわかる。
ロット番号2−1−1のものをアメトラ1B装置で処理
したが、第6及び9図に示すように、「リードアップ」
配向で行なった。細長いフレームの5つのパッケージか
らなる群の内、中央のパッケージのはんだコーティング
は、いずれの場合にも、肉厚が約2.54xlO■(1
000ミクロインチ)以下であり、試験した40本余丁
のリード線の平均肉厚は、約1.222xlOmm(4
80,9インチ)であり、所望される平均公称(7)1
.27x10 11111  (500ミl) o イ
7チ)に極めて近いことがわかった。 40本余丁のリ
ード線の山部のSn組成の平均は83.0%で、最小は
58.5%で、最大は68.9%であり、上記した仕様
の規定の範囲内にあった。上記したパーセントはいずれ
も、重量パーセントである。
(効果) 以上のように、本発明は、多重リード線のそれぞれの臨
界領域に厚さと組成が実質上均一なはんだを被着するこ
とができるという優れた効果を奏するものである。
本発明の好ましい実施例の上記記載は、本発明を単に例
示するものであって、何らの限定をなすものではない、
当業者であれば、上記記載から、本発明の別の実施例が
明らかとなるものである。
(実施態様) 特許請求の範囲に記載した実施態様以外の本発明の実施
態様を、念のため、以下に列挙する。
(1)一連の集積回路パッケージを装填しかつ該装填し
た一連の集積回路パッケージを溶融はんだのウェーブに
通すためのパレットにおいて、細長い支持部材と、 該細長い支持部材と交差する離隔した支持バーと。
−iの集積回路パッケージを細長いフレームに線状に装
填する手段と、 一連の前記細長いフレームを前記離隔した支持バーと平
行にかつ前記離隔した支持バー間に装填する手段と。
前記一連の細長いフレームのそれぞれに含まれる前記一
連の集積回路パッケージを支持するように前記細長い支
持部材を横切って延びる一連のパッケージ支持バーとを
備えてなることを特徴とするパレット。
(2)隣接する離隔した支持バー間に前記細長いフレー
ムのそれぞれを固定する手段を備えることを特徴とする
前記第1項に記載のパレット。
(3)前記固定手段は前記離隔した支持バーから延びる
ピンと前記細長いフレームの孔とからなることを特徴と
する前記第2項に記載のパレット。
(4)前記一連パッケージ支持バーは前記細長いフレー
ムのそれぞれに保持された各集積回路パッケージの平坦
な上面を支持するように少なくとも2木の離隔した支持
ピンの組を備えることを特徴とする前記第1項に記載の
パレット。
【図面の簡単な説明】
第1図ははんだ付は装置の概略図、第2図は第1図の装
置の概略平面図、第3図は従来のJリード線?:@えた
集積回路パッケージを示す斜視図、第4図は第3図のパ
ッケージの一部切欠き側面図、第5図は隣接するJリー
ド線と印刷回路板とを示す概略側面図、第6図はJリー
ド線カッドタイプの一連の5個の集積回路パッケージを
装填した細長いフレーム即ちストリップを示す側面図、
第7図は第6図のフレームの平面図、第8図は5個のパ
ッケージ用の多数の平行な細長いフレームを装填する製
造パレットの斜視図、第9図は第8図の9−9線部分断
面図、第10a図はパレットパッケージ支持バーの平面
図、第10b図は第9図の支持バーの側面図である。 1011・・はんだ付は装置、11・・争コンベヤ、1
2・・・パレット、14−・・フラックス容器、151
1ψ−フラックス添加ゾーン、16・・・予熱器、17
・・・溶融はんだ容器、!8・・・バッフル及びポンプ
、19−争・ウェーブゾーン、20・・◆加熱ゾーン、
21す・・バッフル、22番・・パッケージ、23・争
・パッケージ表面、23a・・・周縁部、25−−−J
リード線、25a、25b m 拳* リード部。 25C@@場山部、25d −−−先端部、256e*
e厚肉被覆部、25f−φ・薄肉被覆部、28c争・・
周辺部、27す・・チップリードフレーム、28・・・
集積回路チップ、30・・・印刷回路板、31・・Φ表
面、 32a、32b・・・トレース、33・争・フラ
ックス、34−−−間隙、38−・・はんだコーティン
グ、37令・Φミニスカス、40命・・ストリップ、4
111Φ争側縁部、 41a、41 b・・・切欠きま
たは開口、42−−−位置合わせ孔、45・・争リンク
またはタイバー、48・・・側部孔、50・・・パレッ
ト、51a、51 b・・・支持部材、52・・0上面
、53−−−横櫂、55−− 、ピン、56−・−表面
、60・・・支持バー、131,82 ・・Φピン、8
5.H・φ・点。 FIG、 2 FIG、 5 1!1片伏

Claims (5)

    【特許請求の範囲】
  1. (1)対向する平坦な上面と底面とを有する集積回路パ
    ッケージの表面から延び、かつ、パッケージの周縁部か
    ら延びる第1の部分と前記集積回路パッケージの前記上
    面及び底面の一方へ延びる第2の部分とを備えた電気リ
    ード線を被覆する方法であつて、 あるレベルの溶融はんだを入れてある容器を準備する工
    程と、 溶融はんだの前記レベルの上方で前記容器の溶融はんだ
    のウェーブを間欠的に出す工程と、溶融はんだの前記ウ
    ェーブと交差する面において溶融はんだの前記レベルに
    対して前記集積回路パッケージを配向させる工程と、 前記電気リード線の第2の部分が上方へかつ溶融はんだ
    の前記レベルから離れて廷びるように前記集積回路パッ
    ケージを配向させる工程と、前記配向された集積回路パ
    ッケージを溶融はんだの前記ウェーブに通して前記電気
    リード線の前記第1及び第2の部分にはんだの被覆を施
    す工程とを備えてなる電気リード線のはんだ被覆方法。
  2. (2)上方へ傾斜した面に沿つて前記集積回路パッケー
    ジを溶融はんだの前記ウェーブに通すことを特徴とする
    特許請求の範囲第1項に記載の方法。
  3. (3)一連の集積回路パッケージをパレットに装填する
    工程と、該一連の集積回路パッケージが同時に溶融はん
    だの前記ウェーブを通るように溶融はんだの前記ウェー
    ブの山と平行な方向に前記一連の集積回路パッケージを
    配向させる工程とを備えることを特徴とする特許請求の
    範囲第1項に記載の方法。
  4. (4)一連の集積回路パッケージを多重パッケージフレ
    ームに装填する工程と、 溶融はんだの前記ウェーブと交差し、しかも上方へかつ
    溶融はんだのレベルから離れる方向へ各パッケージを配
    向させる工程と、 前記一連の集積回路パッケージを同時に溶融はんだの前
    記ウェーブに通す工程とを備えることを特徴とする特許
    請求の範囲第3項に記載の方法。
  5. (5)集積回路パッケージを含む一連の多重パッケージ
    フレームを細長いパレットを横切つて装填する工程と、 前記パレットを溶融はんだの前記ウェーブに通して多重
    パッケージフレームのそれぞれの各パッケージに連続的
    にはんだの被覆を施す工程を備えることを特徴とする特
    許請求の範囲第4項に記載の方法。
JP61257133A 1985-10-31 1986-10-30 電気リ−ド線のはんだ被覆方法 Pending JPS62108564A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/794,038 US4657172A (en) 1985-10-31 1985-10-31 Apparatus and method of solder coating integrated circuit leads
US794038 1985-10-31

Publications (1)

Publication Number Publication Date
JPS62108564A true JPS62108564A (ja) 1987-05-19

Family

ID=25161497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61257133A Pending JPS62108564A (ja) 1985-10-31 1986-10-30 電気リ−ド線のはんだ被覆方法

Country Status (4)

Country Link
US (1) US4657172A (ja)
JP (1) JPS62108564A (ja)
KR (1) KR920010190B1 (ja)
PH (1) PH22688A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795079A (en) * 1985-03-29 1989-01-03 Canon Kabushiki Kaisha Structure of joining printed circuit boards and process for producing the same
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US4766842A (en) * 1987-04-29 1988-08-30 Jon Long Method and means for wave soldering of leads of an integrated circuit package
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads
NZ225383A (en) * 1987-08-07 1990-03-27 Sankei Yakuhin Kk Cephalosporin derivatives and pharmaceutical compositions
US5241134A (en) * 1990-09-17 1993-08-31 Yoo Clarence S Terminals of surface mount components
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5379943A (en) * 1993-10-19 1995-01-10 Ncr Corporation Hot air circulation apparatus and method for wave soldering machines
JP3209977B2 (ja) * 1999-04-02 2001-09-17 沖電気工業株式会社 半導体モジュ−ル
US6805277B1 (en) * 2003-04-16 2004-10-19 Lotes Co., Ltd. Process for soldering electric connector onto circuit board
US9647363B2 (en) * 2014-09-19 2017-05-09 Intel Corporation Techniques and configurations to control movement and position of surface mounted electrical devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117263A (en) * 1979-02-23 1980-09-09 Amp Inc Lead frame for integrated circuit
JPS5827354A (ja) * 1981-07-27 1983-02-18 テキサス・インスツルメンツ・インコ−ポレイテツド 集積回路用キャリア
JPS5860565A (ja) * 1981-09-14 1983-04-11 テキサス・インスツルメンツ・インコ−ポレイテツド 集積回路用キヤリア
JPS5976662A (ja) * 1982-10-22 1984-05-01 Tamura Seisakusho Co Ltd 被はんだ付け物整列支持用の治具
JPS5984500A (ja) * 1982-11-05 1984-05-16 株式会社タムラ製作所 部品挿入方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726007A (en) * 1971-02-02 1973-04-10 Martin Marietta Corp Component side printed circuit soldering
US4011980A (en) * 1976-03-25 1977-03-15 Western Electric Company, Inc. Flow-over mass soldering
JPS5376372A (en) * 1976-12-17 1978-07-06 Matsushita Electric Industrial Co Ltd Device for attaching chip circuit parts
NL7805800A (nl) * 1978-05-29 1979-12-03 Philips Nv Werkwijze en inrichting voor het solderen van onderde- len op een gatloos dikke-film substraat alsmede dikke-film substraat met onderdelen gesoldeerd met de werkwijze.
US4390120A (en) * 1980-12-15 1983-06-28 Bell Telephone Laboratories, Incorporated Soldering methods and apparatus
US4515304A (en) * 1982-09-27 1985-05-07 Northern Telecom Limited Mounting of electronic components on printed circuit boards

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117263A (en) * 1979-02-23 1980-09-09 Amp Inc Lead frame for integrated circuit
JPS5827354A (ja) * 1981-07-27 1983-02-18 テキサス・インスツルメンツ・インコ−ポレイテツド 集積回路用キャリア
JPS5860565A (ja) * 1981-09-14 1983-04-11 テキサス・インスツルメンツ・インコ−ポレイテツド 集積回路用キヤリア
JPS5976662A (ja) * 1982-10-22 1984-05-01 Tamura Seisakusho Co Ltd 被はんだ付け物整列支持用の治具
JPS5984500A (ja) * 1982-11-05 1984-05-16 株式会社タムラ製作所 部品挿入方法

Also Published As

Publication number Publication date
PH22688A (en) 1988-11-14
US4657172A (en) 1987-04-14
KR870004511A (ko) 1987-05-11
KR920010190B1 (ko) 1992-11-19

Similar Documents

Publication Publication Date Title
US4720034A (en) Apparatus and method of solder coating integrated circuit leads
US5255839A (en) Method for solder application and reflow
TWI227657B (en) Soldering method and solder joint member
KR0124924B1 (ko) 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법
JPS62108564A (ja) 電気リ−ド線のはんだ被覆方法
KR100317717B1 (ko) 개선된 땜납 페이스트 혼합물
US3726007A (en) Component side printed circuit soldering
CN100579337C (zh) 封装结构体
TWI419294B (zh) 用於半導體裝置之引線框
JP2004165637A (ja) 半導体装置
JPS60255299A (ja) ハンダ組成物
JPH0331785B2 (ja)
AU653945B2 (en) Attaching integrated circuits to circuit boards
CN101553091B (zh) 印刷电路板及其制造工艺
JP2006114571A (ja) 半導体装置およびこれを実装した電子機器
EP0250450A1 (en) Lead finishing for a surface mount package
CN1985551B (zh) 低耐热性表面安装部件以及与其进行凸点连接的安装基板
TW200938033A (en) Printed circuit board and fabrication process capable of increasing the yield rate of lead-free fabrication process
CA1219082A (en) Surface mounting of devices on both sides of a circuit board
JPS60191659A (ja) はんだ付け方法及び装置
JPH05347473A (ja) 配線基板
US5537739A (en) Method for electoconductively connecting contacts
CA1278223C (en) Soldering method and apparatus
JPH01144698A (ja) 混成集積回路装置の製造方法とその装置
JPH0385750A (ja) 半導体装置およびその実装方法