JPS62105468A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62105468A JPS62105468A JP24650185A JP24650185A JPS62105468A JP S62105468 A JPS62105468 A JP S62105468A JP 24650185 A JP24650185 A JP 24650185A JP 24650185 A JP24650185 A JP 24650185A JP S62105468 A JPS62105468 A JP S62105468A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- single crystal
- sapphire substrate
- stabilized zirconia
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、サファイア基板を用いた半導体装置の改良に
関するものである。
関するものである。
〈従来の技術〉
従来より半導体装置、特に高温で結晶化する半導体、例
えば炭化硅素の半導体を用いて作製する場合には、炭化
硅素の半導体だけでは大きな結晶が得られないため、炭
化硅素オンサファイアや炭化硅素オンシリコン構造に半
導体装置を作製してサファイア基板上やシリコン基板上
に炭化硅素膜をエピタキシャル成長させ、その基板上に
高温度トランジスタや青色発光素子を構成し、高性能デ
バイスを作製している。
えば炭化硅素の半導体を用いて作製する場合には、炭化
硅素の半導体だけでは大きな結晶が得られないため、炭
化硅素オンサファイアや炭化硅素オンシリコン構造に半
導体装置を作製してサファイア基板上やシリコン基板上
に炭化硅素膜をエピタキシャル成長させ、その基板上に
高温度トランジスタや青色発光素子を構成し、高性能デ
バイスを作製している。
〈発明が解決しようとする問題点〉
しか（７、サファイア基板上に１１００℃以上の高温度
で炭化硅素の半導体をエピタキシャル成長させると原料
ガスに使用している水素によってサファイア基板の母体
表面の一部が還元され、サファイア基板上に形成した炭
化硅素のエピタキシャル層の中には還元された金属Ａｎ
もしくは酸素がドープばれ、汚染されていることが知ら
れている。
で炭化硅素の半導体をエピタキシャル成長させると原料
ガスに使用している水素によってサファイア基板の母体
表面の一部が還元され、サファイア基板上に形成した炭
化硅素のエピタキシャル層の中には還元された金属Ａｎ
もしくは酸素がドープばれ、汚染されていることが知ら
れている。
従って、サファイア基板上にエピタキシャル成長した半
導体層の電気的特性や結晶性が著しく低下する。このた
め、サファイア基板は実用基板としての性能が阻害され
ていて十分実用化されていないのが実情である。
導体層の電気的特性や結晶性が著しく低下する。このた
め、サファイア基板は実用基板としての性能が阻害され
ていて十分実用化されていないのが実情である。
またシリコン基板」二に直接炭化硅素をエピタキシャル
成長させる場合には、シリコン基板の融点１４１７℃以
上に温度が」二げられ々いため、また１１００℃以上で
はシリコン基板が軟化するため、比較的低温（１１，０
０℃以下）での成長しか行なうことが出来ず、従ってβ
型の炭化硅素しか得られていない。このため特性−や結
晶性に優れたα型の炭化硅素が得られず半導体デバイヌ
への応用が阻害されている。
成長させる場合には、シリコン基板の融点１４１７℃以
上に温度が」二げられ々いため、また１１００℃以上で
はシリコン基板が軟化するため、比較的低温（１１，０
０℃以下）での成長しか行なうことが出来ず、従ってβ
型の炭化硅素しか得られていない。このため特性−や結
晶性に優れたα型の炭化硅素が得られず半導体デバイヌ
への応用が阻害されている。
本発明は、結晶性に優れたび型状化硅素等の１１００℃
以上の高温で形成して結晶化する半導体を備えた半導体
装置を特性に影響を及ぼすことなく作製することが可能
な半導体装置の構造を提供することを目的としている。
以上の高温で形成して結晶化する半導体を備えた半導体
装置を特性に影響を及ぼすことなく作製することが可能
な半導体装置の構造を提供することを目的としている。
〈問題点を解決するだめの手段〉
上記の目的を達成するため本発明に係る半導体装置は、
サファイア基板とこのサファイア基板全面を被覆した安
定化ジルコニアの単結晶膜と、こぺ単結晶膜の全面被覆
された絶縁基板上に設けられた１１００℃以上の高温で
形成して結晶化する半導体層とを備えるように構成して
いる。
サファイア基板とこのサファイア基板全面を被覆した安
定化ジルコニアの単結晶膜と、こぺ単結晶膜の全面被覆
された絶縁基板上に設けられた１１００℃以上の高温で
形成して結晶化する半導体層とを備えるように構成して
いる。
〈作 用〉
−に記のように本発明に係る半導体装置は、サファイア
基板全面を酸化物単結晶の安定化ジルコニア膜で覆った
絶縁基板を用いるようになしている。
基板全面を酸化物単結晶の安定化ジルコニア膜で覆った
絶縁基板を用いるようになしている。
従って、たとえ高温度（１２００℃へ−２０００℃）に
上げて、炭化硅素等の半導体材料をエピタキシャル成長
させても、内部のサファイアは安定なジルコニアに覆わ
れているため、直接活性な水素に晒されることもなく、
還元反応は起らない。
上げて、炭化硅素等の半導体材料をエピタキシャル成長
させても、内部のサファイアは安定なジルコニアに覆わ
れているため、直接活性な水素に晒されることもなく、
還元反応は起らない。
更に、表面の安定化ジルコニア薄膜は活性な水素に対し
て安定であるため、炭化硅素等の半導体エピタキシャル
成長層にＺｒや酸素の汚染を与えることもなく、高純度
のエピタキシャル膜が得られる。
て安定であるため、炭化硅素等の半導体エピタキシャル
成長層にＺｒや酸素の汚染を与えることもなく、高純度
のエピタキシャル膜が得られる。
従って、本構造の絶縁基板を用いた炭化硅素等の半導体
装置にあっては、高品質の単結晶薄膜が得られ、しかも
ラッチアップフリーとなるため、高温度で、高速に動作
するトランジヌタや高効率の青色発光素子の作成が可能
となる。
装置にあっては、高品質の単結晶薄膜が得られ、しかも
ラッチアップフリーとなるため、高温度で、高速に動作
するトランジヌタや高効率の青色発光素子の作成が可能
となる。
〈実施例〉
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第２図は本発明に係る半導体装置に用いる絶縁基板の基
本構造の断面を図式的に示す図である。
本構造の断面を図式的に示す図である。
第２図において、１はサファイア基板であり、このサフ
ァイア基板１の全面に単結晶の安定化ジルコニア膜２
（（Ｚ ｒ０２）ｏ、ｓ（ＭｇＯ）ｏ−２、または、（
Ｚ ｒ ０２ ）０．８ （Ｙ２Ｏ３）０．２ ）が被
覆される。
ァイア基板１の全面に単結晶の安定化ジルコニア膜２
（（Ｚ ｒ０２）ｏ、ｓ（ＭｇＯ）ｏ−２、または、（
Ｚ ｒ ０２ ）０．８ （Ｙ２Ｏ３）０．２ ）が被
覆される。
サファイア基板１の全面にコーティングする単結晶の安
定化ジルコニア薄膜２は、母体材料である酸化ジルコニ
ウムＺｒＯ２だけでは温度によって相変態を起すことが
良く知られている。そのため、一般に、温度履歴によっ
て体積膨張が生じ、自己破壊を起す。しかしながら、酸
化ジルコニウムＺｒＯ□Ｏ中に酸化イツトリウムＹ２Ｏ
３や酸化マグネシウムＭｇＯを５〜２０モル％の範囲に
添加することにより、温度履歴に対しても安定なジルコ
ニアが得られることが最近分かつて来ている。
定化ジルコニア薄膜２は、母体材料である酸化ジルコニ
ウムＺｒＯ２だけでは温度によって相変態を起すことが
良く知られている。そのため、一般に、温度履歴によっ
て体積膨張が生じ、自己破壊を起す。しかしながら、酸
化ジルコニウムＺｒＯ□Ｏ中に酸化イツトリウムＹ２Ｏ
３や酸化マグネシウムＭｇＯを５〜２０モル％の範囲に
添加することにより、温度履歴に対しても安定なジルコ
ニアが得られることが最近分かつて来ている。
本発明に用いる絶縁基板は、この安定化したジルコニア
膜２をスパッタやＭＯＣＶＤ、ＡＬＥ、イオンブレーテ
ィング法等により膜厚が０．２〜１０μの範囲でサファ
イア基板１上に形成させる構成と々している。
膜２をスパッタやＭＯＣＶＤ、ＡＬＥ、イオンブレーテ
ィング法等により膜厚が０．２〜１０μの範囲でサファ
イア基板１上に形成させる構成と々している。
特に、単結晶の安定化ジルコニア膜２は、高温に耐え、
しかも熱衝撃に強い。丑だ、格子の整合性は、炭化硅素
に対し、サファイア基板やシリコン基板より良好である
。第３図は、本発明に係る半導体装置の一実施例として
の半導体用絶縁基板１１を用いた灰化硅素半導体装置の
構造を示す断面図である。第１図において、炭化硅素等
の半導体エピタキシャル膜１２が半導体用絶縁基板１１
上にメタン（ＣＨ）もしくはエタン（ＣＨ）、プロパン
（ＣＨ）とモノシラン（Ｓ ｉ Ｈ４）４ シ＜ハシシ
ラン（Ｓｉ２Ｈｓ）の混合原料ガスを使用し、基板温度
を１２００℃〜２０００℃に加熱して、基板１１の全面
に亘って、０．３〜２０μの範囲内の厚さに形成される
。形成されたエビタキシャル膜１２は、前述の如く、サ
ファイア基板からのＡｌや酸素等のｆり染の心配もなく
、良好な電気的特性や結晶性を示す。
しかも熱衝撃に強い。丑だ、格子の整合性は、炭化硅素
に対し、サファイア基板やシリコン基板より良好である
。第３図は、本発明に係る半導体装置の一実施例として
の半導体用絶縁基板１１を用いた灰化硅素半導体装置の
構造を示す断面図である。第１図において、炭化硅素等
の半導体エピタキシャル膜１２が半導体用絶縁基板１１
上にメタン（ＣＨ）もしくはエタン（ＣＨ）、プロパン
（ＣＨ）とモノシラン（Ｓ ｉ Ｈ４）４ シ＜ハシシ
ラン（Ｓｉ２Ｈｓ）の混合原料ガスを使用し、基板温度
を１２００℃〜２０００℃に加熱して、基板１１の全面
に亘って、０．３〜２０μの範囲内の厚さに形成される
。形成されたエビタキシャル膜１２は、前述の如く、サ
ファイア基板からのＡｌや酸素等のｆり染の心配もなく
、良好な電気的特性や結晶性を示す。
なお、本発明は、炭化硅素半導体デバイスだけでなく、
ＧａＮなどの化合物半導体デバイスにも適用出来ること
は言うまでも々い。
ＧａＮなどの化合物半導体デバイスにも適用出来ること
は言うまでも々い。
〈発明の効果〉
以上のように本発明によれば、α型の炭化硅素単結晶薄
膜等の１１００℃以−にの高温で形成（７て結晶化する
半導体層を備えた半導体装ＩＨを容易に得ることが出来
、寸だ用いる絶縁基板が半導体デバイスの性能に悪影響
を及ぼさない半導体装置を提供することが出来る。
膜等の１１００℃以−にの高温で形成（７て結晶化する
半導体層を備えた半導体装ＩＨを容易に得ることが出来
、寸だ用いる絶縁基板が半導体デバイスの性能に悪影響
を及ぼさない半導体装置を提供することが出来る。
第１図は本発明の一実施例と１７での炭化硅素半導体装
置の構造を示す断面図、第２図は本発明の半導体装置に
用いられる半導体絶縁基板の）、（本構造を示す断面図
である。 １・・・サファイアＭ ４Ｉｉ ％ ２・・・？１
１結晶安定化ジルコニア膜、 １１・・・半導体用絶縁
基板、１２・・・炭化硅素エピタキシャル膜。
置の構造を示す断面図、第２図は本発明の半導体装置に
用いられる半導体絶縁基板の）、（本構造を示す断面図
である。 １・・・サファイアＭ ４Ｉｉ ％ ２・・・？１
１結晶安定化ジルコニア膜、 １１・・・半導体用絶縁
基板、１２・・・炭化硅素エピタキシャル膜。
Claims (1)
- 【特許請求の範囲】 １、サファイア基板と、 該サファイア基板全面を被覆した安定化ジルコニアの単
結晶膜と、 該単結晶膜の全面被覆された絶縁基板上に設けられた１
１００℃以上の高温で形成して結晶化する半導体層と、 を備えてなることを特徴とする半導体装置。 ２、前記１１００℃以上の高温で形成して結晶化する半
導体層は炭化硅素により構成してなることを特徴とする
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24650185A JPS62105468A (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24650185A JPS62105468A (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105468A true JPS62105468A (ja) | 1987-05-15 |
| JPH0410749B2 JPH0410749B2 (ja) | 1992-02-26 |
Family
ID=17149333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24650185A Granted JPS62105468A (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105468A (ja) |
-
1985
- 1985-10-31 JP JP24650185A patent/JPS62105468A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410749B2 (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW538548B (en) | Process for producing gallium nitride crystal substrate, and gallium nitride crystal substrate | |
| Cullen | The preparation and properties of chemically vapor deposited silicon on sapphire and spinel | |
| JPH10265948A (ja) | 半導体装置用基板およびその製法 | |
| WO2002017368A1 (fr) | Composant de polysilicium a semi-conducteur et son procede de fabrication | |
| KR20180033643A (ko) | 산화물 반도체 박막 및 그의 제조 방법 | |
| JPH01196873A (ja) | 炭化珪素半導体装置 | |
| KR20200125073A (ko) | GaN 웨이퍼 제조용 HVPE 장치 및 그에 의한 GaN 웨이퍼 제조 방법 | |
| KR100438813B1 (ko) | 질화갈륨(gan) 웨이퍼 제조방법 | |
| JPS5946414B2 (ja) | 化合物半導体装置 | |
| JPS62105468A (ja) | 半導体装置 | |
| Choi et al. | Epitaxial Growth of β-Ga2O3 Thin Films on Si with YSZ Buffer Layer | |
| KR20030036668A (ko) | 에피택셜 웨이퍼 장치 | |
| JPH01143323A (ja) | 半導体素子 | |
| JP3651666B2 (ja) | 半導体素子及びその製造方法 | |
| JPS61166043A (ja) | 半導体用絶縁基板 | |
| JPS62160757A (ja) | 半導体基板 | |
| JP3631366B2 (ja) | 単結晶ダイヤモンド合成用基板 | |
| JPH0584675B2 (ja) | ||
| JPH08167740A (ja) | 焦電型赤外線薄膜素子 | |
| JP2002053398A (ja) | 結晶基板 | |
| JPH01234398A (ja) | 酸化物薄膜の製造方法 | |
| JPS6315442A (ja) | 半導体基板 | |
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR102527924B1 (ko) | 베타 산화갈륨의 분열 특성을 이용한 기계적 박리 방식의 전사 방법 | |
| JPS5816335B2 (ja) | 半導体装置 |