JPS62101195A - 交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は各ラインがディジタル的にタイム−′インター
リーブされたデータを複数のデータビットから成るデー
タワードの形態で並列に伝送する切替マ）　ＩＪフック
ス介して前記データを搬送する複数のラインをコンピュ
ータ制御で切替える交換機に関するものである。

特に切替マトリックスが種々の構成をしている斯種の交
換機は一般に既知であり、多数の加入者局を切替えるの
に用いられている。斯種交換機の障害による動作不良は
多数の加入者に悪影響を及ぼすので、斯種交換機の信頼
度は高くし、特に切替マトリックスをセットするだめの
制御データを発生させるコンピュータは、高度な要件を
満足せしめる必要がある。その理由は斯かる制御コンピ
ータ・における障害は交換機を総体的にだめにするから
である。従って、例えば定期刊行物である「フィリップ
ス　テクニカル　レビュー（”Ｐｈ１ｌｉｐｓＴｅｃｈ
ｎｉｃａｌ　Ｒｅｖｉｅｗ’″、　　Ｖｏｌ、　　４１
．　１９８３／８４．　Ｎｏ、１　、第１〜１１頁）に
記載されているように、交換機には少なくとも２個又は
３個の同一構成の制御コンピュータを用いるのが普通で
ある。上記文献には、特殊な障害−許容概念を用いるこ
とにより、複数個のコンピュータの内の１個が不良にな
っても如何にして交換機全体をブレークダウンさせない
ようにすることができるかと云うことについても記載さ
れている。

しかし、いずれの概念においても、例えば成る障害成分
は１つの切替通路、即ち２つの関連する加入者のみに悪
影響を及ぼし、所定の切替マトリックスの概念では既存
の回線を切替えて、障害が検出された場合にその障害個
所をバイパスさせることができるものとしているので、
実際の切替マトリックスの障害防止にはなっていない。

新規に設定された回線における障害を検出するには、デ
ータを伝送する前に予め規定したテストデータをリンク
を経て伝送し、そのリンクの端部にてテストデータが正
しく受信されたか、否かをチェックするのが普通である
。しかし、このような方法は時間がかかるばかりでなく
、多種類の切替マ）　ＩＪフックスは、或いは障害位置
が多数ある場合には、障害個所をバイパスさせる通路を
設定することができず、また切替えた通路に成る期間中
に発生する障害は池の手段がなくては検出することがで
きない。これは特にデータの伝送中においては極めて深
刻な結果をまねくことになる。

伝送すべきデータを、そのデータに冗長ビットを付加す
る（これは種々の方法にて行うことができる）ことによ
るか、或いは完全なる符号化によって保護することは実
際上既知であるが、この場合にはデータに付加する冗長
ビットの量に応じて、不良データワードの再構成が多少
複雑となり、いずれにせよ再度再生することのできない
不良データを認識することは厄介なことである。しかし
、誤りが発生し、この誤りが検出される場合に、それを
゛修正するのは極めて困難である。その理由は、交換機
は決してスイッチ・オフさせるべきでないからである。

本発明の目的は、特に切替マ）　ＩＪフックス障害が生
ずる場合に、それによる不良データワードを再生でき、
且つ池の不良データワードを成る程度まで認識でき、交
換機をスイッチ・オフさせることなく簡単に故障部品を
修理できるように、伝送すべきデータを切替マ）　ＩＪ
フックス介してフェイルセイフで伝送する冒頭にて述べ
た種類の交換（幾を提供することにある。

本発明は、前記切替マトリックスの前段にエンコーダを
設け、該エンコーダが各データワードからこれらの各デ
ータワードのデータビットの数以上の多数のコードビッ
トを有しているコードワードを発生すると共に前記エン
コーダが前記コードワードを切替マトリックスに供給し
、該切替マトリックスを前記コードビットの一部分から
成るサブ−コードワードを常に伝送する多数の並列副切
替マ）　ＩＪフックス分割し、かつ前記切替マ）　ＩＪ
フックス後段にデコーダを設け、該デコーダがすべての
サブ−コードワードから元のデータワードを発生し、前
記コードワード及びサブ−コードワードを、少な（とも
１個のサブ−コードワードが損なわれている場合に前記
デコーダが正しいデータワードと、前記損なわれたサブ
−コードワードを示す誤り信号とを発生するように、本
来既知の方法で構成するようにしたことを特徴とする。

本発明は伝送すべきデータを障害から保護するために、
前記文献に記載されている符号化法則を特殊な方法で利
用する。その結果、僅か１個の副切換マトトリックス内
での伝送データの障害は、はっきりはしないが、それで
もそれらの障害は検出される。同じ伝送路に対する１個
以上の副切替マトリックスが障害をこうむる場合にも障
害検出をすることができるが、この場合にはデータワー
ドを再び再生することは不可能である。しかし幾つもの
障害が同時に発生することは極めてまれなことである。

障害監視は動作中、即ち伝送路が設定された後にも継続
して行なうことができるため、回線側替え以前の伝送路
の試験は省くことができる。

副切替マトリックスに障害が生じた場合には、（分送デ
ータワードを残りの副切替マトリックスによって極めて
良好に再生することができるので、斯かる故障した副切
替マ）　ＩＪフックス交換機の動作中に簡単に切り換え
ることができる。従って、修理目的のために交換機をス
イッチ・オフさせる必要がない。

符合化は、各コードワードのコードビットの数が各デー
タワードのデータビットの故の２倍の大きさとなるよう
に行なうのが有利でる。これは切替マトリックスに要す
る追加のコスト及びそれに要する設計努力と、障害補正
の可能性との双方にとって適切な折衷策である。

切替マ）　ＩＪフックス制御は中央の切替用コンピュー
タによって行われ、このコンピュータは切替えるべき通
路を特にシグナリングデータに基づいて決定する。切替
用コンピュータによって発生され、切替えるべき通路を
指定する信号はセット用コンピュータに屡々供給され、
このセット用コンピュータは切替マ）　ＩＪソックス直
接割当てられ、しかも」１記信号に基づいて通路の切替
え、例えば個々の切替点を駆動させる。そこで、本発明
の好適例では、前記各副切換ストリックスに、それに固
有の障害許容セット用コンピュータを割当て、これらす
べてのセット用コンピュータを障害−許容タイプの１個
の中央切替コンピュータによって並列に制御するように
する。

従って成る１個のセット用コンピュータにおける障害で
は交換機をブレークダウンさせないで済む。その理由は
、副切替マトリックスで不正確な通路に切替える故障中
のセット用コンピュータは、切替マトリックスの後段に
設けるデコーダにて副切替マトリックスにおける障害と
して作用するからであり、この障害は検出することがで
き、しかも補正することができる。不正確な切替操作が
行われる可能性は無視てきる程にごく僅かである。

その理由は、少なくとも所定数のセット用コンピュータ
は全く同じ誤りをするからである。セット用コツピユー
タを関連する副切替マトリックスと一緒に１個のモジュ
ールとして組立てる場合には、動作中にそのモジュール
全体を取換えることができる。これにより先ず実際上は
不正確な結線が行われる。その理由は、セット用コンピ
ュータには未だ切替操作に必要なデータがすべてロード
されていないからであり、これは副切替マトリックスに
おける誤りとして現れるが、この誤りはデコーダにて補
正することができる。しかし上記結線は限られた期間だ
けであり、新規の結線が絶えず設定され、この際設定デ
ータはセット用コンピュータにも供給されるので、取換
えた部品によって発生される不正確なデータワードは次
第に少なくなり、最終的には部品の取換え後に切替えら
れた通路のみが有効となるまで継続する。従って、セッ
ト用コンピュータ間でのデータ交換は不要であり、同期
問題は起らない。

本発明による交換機内でのデータの障害許容伝送に対す
る追加のコスト及び設計努力は切替マトリックスに大半
が課せられるだけでなく、エンコーダ及びデコーダにも
課せられる。特にデコーダは、コードビット数をデータ
ビット数以上とするから、［目当大きなものとする必要
がある。この容積を小さくするために、本発明の好適例
によれば、前記切替マ）　ＩＪソックス前段に設けるエ
ンコーダを少なくとも２個のサブ−エンコーダで構成し
、これらの各サブ−エンコーダが前記データワードの異
なる部分を受信してサブ−コードワードを発生し、各副
切替マトリックスが少なくとも幾つかのザブ−コードワ
ードのコードビットの異なる部分から常にサブ−コード
ワードを伝送して、すべての副切換マトリックスがサブ
−コードワードをすべて伝送し、かつ前記切替マｌ−＋
Ｊフックス後段のデコーダを前記サブ−エンコーダの数
に等しい数のサブ−デコーダで構成し、これらのサブ−
デコーダを、これらのサブ−デコーダがサブ−コードワ
ードのコードビットをすべて不変的に受信し、かつデー
タワードの対応する部分を発生するように、前記切替マ
トリックスの出力端子に接続するようにする。この場合
には前記サブ−エンコーダ及び前記゛ザブーデコーダは
基本的に同一構成のものとするのが好適である。しかし
、物理的に分離されていないエンコーダを使用すること
もできるが、この場合にはこのエンコーダをこれから対
応するサブ−コードワードを取出せるように作製する。

しかし、テ゛コーダは複数１固のサブ−デコーダに分け
ると、後に詳述するように総体的なコストが著しく低く
なり、また通常起こり得る誤りの場合に、不正確なサブ
−コードワードを補正したり、又は検出したりすること
が損なわれるのはごく僅かである。各副切替マトリック
スは少なくとも数個のザブ−コートワードを成すコード
ビットの異なる部分を伝送することからして、副切替マ
トリックスが１個だけ不良になって、各サブ−デコーダ
が損なわれても、補正可能なサブ−コードワードを実際
上受信することになり、従って全データワードは以前正
確に再生することができる。

コードワードの復号化に際しては、最大数の不正コード
ワードを、たとえこれらを補正できなくても不正確なも
のとして認識することができる。

この場合に、デコーダは種々の障害を区別し得るように
、数ビットから成る対応する誤り信号を発生する。前記
文献ではデコーダの誤り信号を関連するコンピュータに
よって評価している。この原理を本発明に対応して適用
するに当り、本発明の好適例では、前記デコーダに割当
てられる誤り記憶装置を前記デコーダの誤り信号出力端
子と、切替マ）　ＩＪソックス経る伝送通路を支持する
回路、特に１フレーム内のデータワードを計数するカウ
ンタとに接続し、誤り信号の発生時に、該誤り信号及び
伝送路の支持を前記誤り記憶装置に記憶させると共に対
応する信号を監視用コンピュータに転送し、かつ該監視
用コンピュータがデータバスを介して誤り記憶装置の内
容を検索すると共に誤り記憶装置の内容を消去するよう
にする。このようにすれば、監視用コンピュータは基本
的に誤りメツセージに無関係に作動することができ、ま
た、誤り信号の発生後で、しかも監視用コンピュータに
よる誤り信号の検索後でもなお記憶されない他の誤り信
号が発生するようになる。しかし、切替マド“リックス
に永久欠陥が生ずる場合には、これにより発生する誤り
信号は周期的に発生するため、欠陥個所が幾つもある場
合でも各誤りはいつかどこかで検出される。しかし、誤
り記憶装置には幾つも連続的に発生するコードワード誤
りの信号を記ｔ！させ、しかも監視用コンピュータが、
記憶させである誤り信号の内の幾つかの検索した信号の
みを消去するようにすることもてきる。この場合、誤り
記憶装置は通常ＦＩＦＯ記憶装置と称されているタイプ
のものとして、監視用コンピュータが記憶誤り信号を検
索する目的で斯かる誤り記憶装置をアクセスする場合に
、そのコンピュータが誤り信号を幾つも検索する（記憶
誤り信号を必ずしもすべて瞬時的に検索する必要はない
）ようにすることができる。

以下図面につき本発明を説明する。

第１図は交換機の切替マトリックス１０を示し、このマ
トリックスは切替用のコンピュータ６によって制御され
る。切換マトリックス１０には多数の入力端子からディ
ジクルデータワードを好ましくはピッド並列で供給する
が、米例では多数の入力端子の内の僅か１個の入力端子
１を示しであるだけであり、この入力端子１のような各
入力端子は、常に成る加入者からの多数のチャネルをタ
イム−インターリーブモードで、しかも連続フレーム形
態で受入れる。

切替えられた、又は伝送されたデータは入力端子の数と
等しい多数の出力端子から供給されるが、本例では１つ
の出力端子１１を図示しであるだけである。各出力端子
は入力端子に供給されるチャネル数に等しい多数のチャ
ネルからのデータワードをクイムーインターリーブモー
ドで搬送するが、切替マトリックス１０で切替操作をす
るために、各出力端子は他のチャネル、又は異なるシー
ケンスでデータワードをそれぞれ搬送する。完全なる交
換機は、例えば入線及び出線用の回線及び場合によって
はマルチプレクサ及びデマルチプレクサのような池の素
子も具えているが、これらは本発明の説明には重要でな
いので図示してない。

入力端子１のような、切替マ）　ＩＪソックスＯの各入
力耐子はエンコーダ２に接続する。エンコーダ２は入力
端子１を経て供給される各データワードからコードワー
ドを発生する。本例では各データワードが８ビツトから
成り、かつ各コードワードが１６ビツトから成るものと
する。エンコーダ２によって発生されるコードワードは
、各々が４ビツトから成るサブ−コードワードに分割し
、これらのサブ−コードワードをそれぞれ別々の接続線
３゜５．７及び９を経て各副切換マトリックス１２．１
４゜１６及び１８に供給する。これらの各副切替マ）　
ＩＪソックス、切替マ）　ＩＪワックス０の前段の他の
エンコーダ（図示せず）の対応する出力端子から到来す
るコードワードを受信する池の入力端子も具えている。

同様に、各副切替マ）　ＩＪソックス出力端子を接続線
１３．１５．１７及び１９を介して各出力端子に割当て
られるデコーダの多数の入力端子に接続するが、本例で
は出力端子１１に対するデコーダ４だけを示しである。

従って斯かるデコーダ４の入力端子に−Ｃ受信されるコ
ードワードはエンコーダ２によって発生されるコードワ
ードに対応し、デコーダ４はエンコーダ２又は他のエン
コーダ（図示せず）にて形成された各コードワードから
データワードを再生して、このデータワードを出力端子
１１から１ノ（給する。

従って、前記文）歎「フィリップス　テクニカルレビュ
ーＪ　（Ｖｏｌ、　４１．　１９８３／８４．　Ｎｏ、
１．第１〜１１頁）に既に説明されているような符合化
原理を採用するも、これは本発明では伝送すべきデータ
を障害から保護するために用いるだけであり、また伝送
すべきデータワードに対して僅か１個のエンコーダ、例
えばエンコーダ２と僅か１個のデコーダ、例えばデコー
ダ４とを設けるだけであるため、本発明では異なる構成
が用いられ、さらにエンコーダとデコーダとの間には切
替マ）　ＩＪフックス０を配置し、これを同一構成の４
個の副切替マトリックスに分割している。この結果別切
替マトリックス１２、１４．１６又は１８を経るデータ
通路に障害が生ずる場合でも出力端子１１には正しい、
即ち誤りのないデータワードを発生させることができる
。これらのｒ−夕通路の内の２つのデータ通路に障害が
同時に発生する場合には、この障害は少なくとも検出す
ることができる。

切替マトリックス１０は切替用コンピュータ６によって
制御され、このコンピュータは既知方法にてライン２０
を経て切替えるべき個々のチャネルに対する制御データ
を受信すると共にこれらの制御データから切替えて通す
べき通路に対する信号を決定する。切替用コンピュータ
６はさらに他の多数のタスクもするが、これらのタスク
はここでは関係のないことである。切替用コンピュータ
６は特に前記文献に記載されている方法にて誤りを防止
することができる。

切替えるべき通路に対して切替用コンピュータによって
発生される制御データは、副切替マｌ−ＩＪフックスセ
ットするのに直接用いられるのではなく、各副切替マ）
　ＩＪフックス２．１４．１６及び１８はこれらの各々
に割当てられる固有のセツティング用のプロセッサ２２
．２４．２６及び２８を有しており、これらのプロセッ
サはそれ自体を障害−許容構造のものとすることができ
、各プロセッサは別々の接続線２３、２５．２７及び２
９を経て同じ制御データを受信し、その後例えば個々の
切替点を切替えるスペース−切替回路網又は記憶装置の
アドレス指定を行う時分割切替マトリックスにおける関
連する副切替マトリックスを総体的に同じ方法で制御す
る。なおここでは複数の段をもって構成し得る副切替マ
トリックスの構成を特定化することは重要なことではな
い。セット用のプロセッサ２２．２４．２６及び２８は
切替えた通路を示す他のデータを共通の接続線２１を経
て監視用のコンピュータ８に１１１２送する。この監視
用のコンピュータは、受信コードワードに誤りがある場
合にデコーダ４の部分４ａから誤り信号も受信し、この
デコーダ部分４ａによって発生される誤り情報は、どの
サブ−コードワードに誤りが存在していたかも示すため
、デコーダ部分４ａと監視用コンピュータ８との間の接
続線は一般に複数ビット伝送用の曳数本のラインで構成
する。監視用コンピュータ８は他のデコーダ（図示せず
）からの複数ビットから成る誤り信号も受信する。こら
に監視用コンピュータはセット用プロセッサ２２゜２４
、２６及び２８から接続線２１を経て切替えた通路につ
いての情報も受信するため、斯かる監視用コンピュータ
は誤り信号とト目俟ってどの切替データ通路が故障して
いるかを正確に決定することができる。

図示のエンコーダ２と同様なエンコーダ及び誤り信号発
生用の部分４ａを有している図示のデコーダ４と同様な
デコーダは、例えば論理組合せ回路形態又は供給される
データワード又はコードワードによってそれぞれアドレ
スさる読取専用メモリ形態のテーブルのような慣例の構
造のものとすることができる。この場合にはエンコーダ
用の読取専用メモリの容量だけを制限し、即ち８ビツト
デークワード用に制限し、そのメモリを２５６個のアド
レスを有する容量のものとし、各アドレスに１６ビツト
のコードワードを記憶させ、このコードワードを読取専
用メモリの出力端子を経て各々４ビットを搬送する４本
の接続線３，５．７及び９に分配させる。これに対し、
デコーダ用の記憶装置は、これが接続線１３．１５．１
７及び１９を経て副切替マトリックスから全部で１６ビ
ツトのコードワードをアドレスとして常に受信するので
非常に大容量のものとする必要がある。この場合には実
際上客アドレスが僅か１個の８ビツトデータワード、又
はマルチ−ビットの誤り信号だけをそれぞれ含むだけで
あるが、それにも拘わらずアドレスボリュームは必要な
コスト及び設計努力に極めて著しい影響を及ぼす。

上述したようなコストを低減させるために、第２図には
２個のサブ−エンコーダ３２及び３６と２個のザブ−デ
コーダ４２及び４６とを具えている交換機回路を示して
あり、特にサブ−デコーダは各々僅か８ビツトのアドレ
スボリュームを有しているだけである。このために記号
的に示しである８ビツトコードワード３０を各々４ビツ
トから成る２つの部分に分ける。これら２つの４ビツト
部分の一方はザブ−エンコーダ３２の入力端子３１に供
給し、他方はサブ−エンコーダ３６の入力端子３５に供
給する。

各サブ−エンコーダ３２及び３６はそれらの各出力端子
３３′又は３７にそれぞれ僅か１つの８ビットサブ−コ
ードワードを発生ずる。双方のサブ−エンコーダ３２及
び３６は同一構成のもの、即ちこれらが双方共に同じ入
力ビットの組合せに応答して同じサブ−コードワードを
発電するものとする。２個のサブ−エンコーダ３２及び
３６はト目当するような大きな読取専用メモリを含む１
個の単一エンコーダで構成することもでき、或いはそれ
らの双方を１個の単一読取専用メモリで実現し、このメ
モリを双方のエンコーダに対し時分割多重で用いること
ができることは明らかである。

出力端子３３及び３７に現れる８ビツトのコードワード
から常に２ビツトを１つのザブ−コードワードに絹合せ
、このサブ−コードワードを副切替マトリックス１２．
１４．１６及び１８に供給して、２つのサブ−コードワ
ードの各々を全部で４つの切替マトリックスに分配して
、それらに伝送する。

この際、２つのザブ−コードワードの部分を常に表わす
副切替マ）　ＩＪフックス２．１４．１６及び１８の出
力に発生するサブ−コードワードは矢印で示すように、
２つのサブ−デコーダ４２及び４６の入力端子４１及び
４５に、これらの入力端子が常に完全なサブ−コードワ
ードを含むように分配される。各サブ−コードワードは
対応するサブ−デコーダ４２又は４６にてそれぞれ４ビ
ツトの組合せに変換され、これはサブ−コードワードを
発生する各サブ−エンコーダ３２及び３６の入力端子３
１又は３５における対応するビットの組合せに相当する
。符合化（コーディング）は、既に述べたような方法で
、副切替マトリックスの１つが故障又は不良である場合
に、各サブ−デコーダ４２又は４６が正確に受信した２
ビツトコードワード部分から各出力端子４３及び４７に
常に正しいビット組合せを発生し得るように選定し、２
つのビット組合せにより符合４０で記号的に示す元の８
ビツトデークワードを供給せしめるようにする。障害を
補正し、かつ検出する可能性は２つのサブ−デコーダ４
２及び４６に分けることによって低減されることは確実
であるが、その程度は実際上極めて僅かである。これは
、各サブ−デコーダは８ビツトのアドレス幅を有するｌ
　ｆＩＮの読取専用−メモリで構成するだけで良く、即
ちこれらのサブ−デコーダには２５６以上のアドレスを
必要としないので、デコーダに対するコスト及び設計努
力が著しく低減されると云うことにより補償される。２
つのサブ−デコーダ４２及び４６の誤り信号の発生につ
いては敢えて図示してないが、これは当業者には自明の
ことである。

これらの誤り信号の処理、即ち誤り信号を監視用コンピ
ュータに伝送する方法を第３図に示してあり、この場合
のデコーダは第２図に示すように２つのサブ−デコーダ
で形成することができるが、池の方法で１．１．７成す
ることもできる。デコーダ４はそれに供給されるサブ−
コードワードから接続線１１にデータワードを発生し、
デコーダ４の部分４ａは、デコーダ４を読取専用メモリ
として作製した場合には、このメモリの他の出力端子に
よって構成されるだけであり、この部分４ａが誤り信号
を発生し、これらの誤り信号はラインＦ１〜Ｆ４に搬送
さる。これらのラインＦｌ−Ｆ４における誤り信号の構
成は次表に示す通りである。

表 正常　　　ｏｏｏ。

この表は障害がないか、又は１個の副切替マトリックス
だけが故障している場合だけに関するものである。例え
ば２つの副切替マ）　ＩＪフックス同時に故障する場合
でも、これはデコーダ４によって検出することができ、
この場合には接続線１１にデータワードは搬送されず、
ラインＦ１〜Ｆ４の内の２つのラインが対応する誤り信
号を同時に搬送する。

ラインＦ１〜Ｆ４を中間記憶装置５２の入力端子に接続
すると共にＯＲ部材６２の入力端子にも接続し、デコー
ダの部分４ａからの出力の１つに誤り（信号が゛ある場
合に、ＯＲ部材６２は対応する信号をライン６３を経て
制御論理回路５８に供給する。この論理回路は制御ハス
５５に対応する信号を発生する。

制御バス５５は監視用コンピュータに接続され、このコ
ンピュータに障害がデコーダ、即ち伝送路に生じたこと
を知らせる。

さらに、誤り信号が生じている瞬時に交換機にて切替え
られているチャネルの番号を示す信号をライン５３を経
て中間記１意装置５２に供給する。本例ではチャネルカ
ウンタ５１Ｉを設け、交換機での各フレームの開始時に
斯かるカウンタ５４がライン５１ａを経てリセット信号
を受信すると共に各新規のチャネルにて前記カウンタ５
４がライン５１ｂを経て計数クロック信号を受信するよ
うにする。

故障が知らされる場合にＯＲ部材６２からライン６３に
発生される信号はＡＮＤ部財６４にも供給する。

ＡＮＤ部材６４は先ず制御論理回路５８からライン６５
を経て到来する信号によって使用可能状態にされる。

これかため、故障が報告される場合にＡＮＤ部材６４の
出力ライン６７に信号が発生し、この信号は中間記憶装
置５２の入力端子に現れて、この中間記憶装置に供給さ
れる。中間記憶装置が一杯になると直ちにＡＮＤ部材６
４はライン６５を経て非導通にされるため、池の誤り信
号が生じても中間記憶装置には情報を入れることができ
ず、即ちこれらの他の誤り信号は無視される。中間記憶
装置５２を簡単なレンスタだけとするで場合には、関連
するチャネル番号で誤り信号を１個しか人力させること
ができない。中間記憶装置５２に例えばＦＩＦＤ形態で
複数個の記憶位置を設けると、記憶させる誤り信号の数
がライン６３を経て制御論理回路５８にて計数され、且
つ記憶装置５２が一陣になると直ちにＡＮＤ部材６４は
ライン６５を経て非導通にされる。

監視用コンピュータ（第３図には図示せず）が記憶障害
メツセージ（これについては制御バス５５における信号
によって既に説明したとおりである）の検索を望む場合
には、斯かるコンピュータが制御ハス５５からの制御信
号と一絡に制御論理回路５８を駆動するアドレスをアド
レスバス５９を経て１云送して、論理回路が中間記１．
α装置５２の出力端子における゛スイッチ５６を閉じて
、この中間記憶装置５２に記憶されている障害メツセー
ジがデータバス５７を経て監視用コンピュータに搬送さ
れるようにする。

中間記１．！装置５２が幾つもの障害メツセージに対す
る幾つもの記憶位置を具えている場合には、これらの障
害メツセージの内の幾つかのもの又はすべての障害メツ
セージを逐次伝送することができる。

制御論理回路５８は中間記憶装置５２における読取メモ
リ位置をライン６９を経て消去する。ついでＡ　Ｎ　Ｄ
部材６４が再び使用可能状態にされるため、その後は新
規の障害メツセージを中間記憶装置５２に記憶させるこ
とができる。監視用コンピュータは検索した障害メツセ
ージ及びチャネル番号に基づいて、個々の副切替マトリ
ックスのセット用コンピュータにより搬送される伝送路
情報とト目俟って回路における故障が生じた個所を正確
に決定することができる。

従って、交換機、例えば切跡マ）　ＩＪックス内の故障
でも、出力端子にて供給データワードを正確に得ること
ができるだけでなく、さらに故障が生じている個所を正
確に決定することもてき、モジュール、特にこのモジュ
ールが副切替マトリックスを構成するか、場合によって
は関連するセット用のプロセッサを構成する場合には交
換成回路全体をスイッチオフさせることはなく斯かるモ
ジュールだけを取換えることによて障害をなくすことが
できる。

【図面の簡単な説明】

第１図は本発明による交換磯の一例を示すブロック線図
、 第２図はデータワードの分割を説明するためのエンコー
ダ、副−切替マトリックス及びデコーダの簡単なブロッ
ク線図、 第３図はデータワードが不正確に伝送された場合にデコ
ーダから到来する誤り信号を処理する回路のブロック線
図である。 １・・・データワード入力端子 ２・・・エンコーダ　　　　３，５，７．９・・・接続
線４・・・デコーダ　　　　　４ａ・・誤り信号発生部
分６・・・切替用コンピュータ ８・・監視用コンピュータ １０・・・切替マトリックス　１１・・・データワード
出力端子１２、１４．１６．１８・・・副切替マトリッ
クス１３、１５．１７．１９　　・・接続線２０・・・
チャネル切替用制御データ（般送用ライン２１・・・切
替通路支持用データ搬送用ライン２２、２４．２６．２
８・・・セット用コンピュータ（プロセッサ）２３、２
５．２７．２９・・・接続線　３０・・・データワード
３１．３５・・・サブ−エンコーダの入力端子３２、３
６　　・・サブ−エンコーダ ３３、３７・・・ザブ−エンコーダの出力端子４０・・
・データワード ４１４５−・・・サブ−デコーダの入力端子４３、４７
・・・サブ−デコーダの出力端子４２、４６・・・サブ
−デコーダ ５１ａ・・・リセット信号受信、ライン５１ｂ・・・タ
ロツク信号受信ライン ５２・・・中間記憶装置 ５３・・・切替えられたチャネル番号を示すライン５１
１・・・チャネルカウンタ ５５・・・制御バス　　　　　５６・・・スイッチ５７
・・・データバス　　　　５８・・・制御論理回路５９
・・・アドレスバス　　　６２・・・○Ｒ部材６４・・
・ＡＮＤ　　部材 特許　出願人　　エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 日９．１ Ｆｉｇ、２ Ｆｉｇ、３

Claims (1)

1. 【特許請求の範囲】 １、各ラインがディジタル的にタイム−インターリーブ
   されたデータを複数のデータビットから成るデータワー
   ドの形態で並列に伝送する切替マトリックスを介して前
   記データを搬送する複数のラインをコンピュータ制御で
   切替える交換機において、前記切替マトリックス（１０
   ）の前段にエンコーダ（２）を設け、該エンコーダが各
   データワードからこれらの各データワードのデータビッ
   トの数以上の多数のコードビットを有しているコードワ
   ードを発生すると共に前記エンコーダが前記コードワー
   ドを切替マトリックス（１０）に供給し、該切替マトリ
   ックスを前記コードビットの一部分から成るサブ−コー
   ドワードを常に伝送する多数の並列副切替マトリックス
   （１２、１４、１６、１８）に分割し、かつ前記切替マ
   トリックス（１０）の後段にデコーダ（４、４ａ）を設
   け、該デコーダがすべてのサブ−コードワードから元の
   データワードを発生し、前記コードワード及びサブ−コ
   ードワードを、少なくとも１個のサブ−コードワードが
   損なわれている場合に前記デコーダ（４、４ａ）が正し
   いデータワードと、前記損なわれたサブ−コードワード
   を示す誤り信号とを発生するように、本来既知の方法で
   構成するようにしたことを特徴とする交換機。 ２、各コードワードのコードビットの数を各データワー
   ドのデータビットの数の２倍としたことを特徴とする特
   許請求の範囲第１項に記載の交換機。 ３、前記各副切換ストリックス（１２、１４、１６、１
   ８）に、それに固有の障害許容セット用コンピュータ（
   ２２、２４、２６、２８）を割当て、これらすべてのセ
   ット用コンピュータを障害−許容タイプの１個の中央切
   替コンピュータ（６）によって並列に制御するようにし
   たことを特徴とする特許請求の範囲第１又は２項のいず
   れか一項に記載の交換機。 ４、前記切替マトリックス（１０）の前段に設けるエン
   コーダ（２）を少なくとも２個のサブ−エンコーダ（３
   ２、３６）で構成し、これらの各サブ−エンコーダが前
   記データワードの異なる部分を受信してサブ−コードワ
   ードを発生し、各副切替マトリックス（１２、１４、１
   ６、１８）が少なくとも幾つかのサブ−コードワードの
   コードビットの異なる部分から常にサブ−コードワード
   を伝送して、すべての副切換マトリックスがサブ−コー
   ドワードをすべて伝送し、かつ前記切替マトリックス（
   １０）の後段のデコーダを前記サブ−エンコーダ（３２
   、３６）の数に等しい数のサブ−デコーダ（４２、４６
   ）で構成し、これらのサブ−デコーダを、これらのサブ
   −デコーダ（４２、４６）がサブ−コードワードのコー
   ドビットをすべて不変的に受信し、かつデータワードの
   対応する部分を発生するように、前記切替マトリックス
   （１０）の出力端子に接続するようにしたことを特徴と
   する特許請求の範囲第１〜３項のいずれか一項に記載の
   交換機。 ５、前記サブ−エンコーダ（３２、３６）及び前記サブ
   −デコーダ（４２、４６）を同一構成のものとしたこと
   を特徴とする特許請求の範囲第１〜４項のいずれか一項
   に記載の交換機。 ６、前記デコーダの誤り信号をコンピュータによって評
   価するようにした特許請求の範囲第１〜５項のいずれか
   一項に記載の交換機において、前記デコーダ（４、４ａ
   ）に割当てられる誤り記憶装置（５２）を前記デコーダ
   （４、４ａ）の誤り信号出力端子（Ｆ１〜Ｆ４）と、切
   替マトリックス（１０）を経る伝送通路を指示する回路
   （５４）、特に１フレーム内のデータワードを計数する
   カウンタとに接続し、誤り信号の発生時に、該誤り信号
   及び伝送路の指示を前記誤り記憶装置（５２）に記憶さ
   せると共に対応する信号を監視用コンピュータ（８）に
   転送し、かつ該監視用コンピュータ（８）がデータバス
   （５７）を介して誤り記憶装置（５２）の内容を検索す
   ると共に誤り記憶装置の内容を消去するようにしたこと
   を特徴とする交換機。 ７、障害メモリ（５２）が幾つも連続的に発生するコー
   ドワード誤りの信号を記憶し、かつ監視用コンピュータ
   （８）は記憶させた誤りの検索信号を消去するだけとし
   たことを特徴とする特許請求の範囲第６項に記載の交換
   機。