JPS62101175A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は高品位な再生画像を得るための画像処理装置に
関する。

〔従来技術〕

従来ディザ法や濃度パターン法を用いて中間調画像を再
現することが考えられている。しかし。

いずれの場合も小さいサイズの闇値マトリックスではＩ
−分な階調性が得られず、大きいサイズの悶イ１マトリ
ックスを用いなければならない。この結果解像力の低丁
やマトリックスの周期構造によるテキスチャー構造が１
１立つ等が原因で高品位出力を得ることが出来ない。

Ｌ記の欠点を除去するためにディザ法に於いては、複数
のディザマトリックスを使用してドツト情報を多値化す
る方法も考えられる。しかしこのような方法に於ては各
ディザマトリックスの同期をとる為に複雑な回路構成が
必要となり、システムとしては大型かつ複雑とならざる
を得ない。

従って複数のディザマトリックスによる多値化にも限界
がある。

また、画像情報は、階調数の多い状！Ｅ、すなわちビッ
ト数の多い状ｆＥで処理をすることが９ノましいが、伝
送あるいは記憶といったことを考慮すると、少ないビッ
ト数の方が好都合であった。

〔目　的〕

本発明は１−記の点に鑑みなされたもので、高画質の１
１ｆ生画像を得ることができる画像処理装置を提供する
ことを１］的とする。

本発明の他の目的は筒中な構成により優れた中間調画像
を得ることができる画像処理装置を提供することを目的
とする。

本発明の更なる］１的は比較的少ない情報がで優れた階
調＋ｌｒ現を行なうことができる画像処理装置を提供す
ることを目的とする。

〔実施例〕

以ド図面を参照して本発明の実施例を詳細に説明する。

第１図は本実施例における画像処理装置の回路図を示す
ものであり、図に於てｌはディジタルデータ出力装置で
あり、図示されないＣＣＤセンサやビデオカメラからの
画像データをＡ／Ｄ変換し、ｅ淡情報を持った所定ビッ
トのディジタルデータを出力する。このディジタルデー
タは一旦メモリーにストアされていても構わないし通信
等により外部機器から入力しても良い。このディジタル
データ出力装置ｌからは、１ラインの絵素データ（画麦
データ）が連続した形で出力され、先頭の画素データは
まず第１のラッチ回路２でラッチされ、次の画像クロッ
クで第２のラッチ回路３にラッチされる。

ところで、第１の加算回路◆では第１のラッチ回路２で
ラッチされた画像データとそれに続く画像データを加算
処理する。また第２の加算回路５は第１の加算回路４で
加算したデータ値と第２のラッチ回路３にラッチされた
データ値とを加算処理する。すなわち第２の加算回路５
は連続した３つの絵麦データを加算処理した＆ｉを出力
する。

本実施例では第１の加算回路と第２の加算回路の２つの
加算回路を行なったが、１つの加算回路で行なうことも
回部である。その後３画素分の加算データはディジタル
−アナログ変換回路（Ｄ／Ａ変換回路）６によってアナ
ログ値に変換され、増幅回路７を介して比較回路１０の
一方の端子に入力する。

一方、パルスパターン発生回路８からは３つの絵素デー
タに同期してパルス波形の信号（パルスパターン）が発
生される。本実施例ではパルスパターンの波形は三角波
を用いたがノコギリ波。

台形波、正弦波であっても構わない。又、パルスパター
ンの波形はドツトの太り方や記録、表示装置の特性等に
応じて選択される。このパルスパターンは増幅回路９に
よって画像データのダイナミックレンジとのマツチング
をとられ比較回路１０の他方の端子に入力する。Ｄ／Ａ
変換回路６から出力されたアナログ画像データは、比較
回路ＩＯにおいてパルスパターンの波形とレベル比較さ
れ、３絵素ごとにパルス幅変調されて出力される。本実
施例ではディジタルデータ出力装２２１から出力される
ディジタル画像データは４ビツトすなわち１７階調の信
号であるが、第２の加算回路５で加算合成されると４９
階調の信号となる。

そしてこの４９階調の画像信号はパルス幅変調された後
、例えばレーザビームを変調するため変調回路へ入力さ
れる。そしてパルス幅に応じてレーザビームはオン／オ
フされ不図示の記録媒体りに中間調画像が形成される。

また水モ同期信号発生回路１４から各ライン毎に発生さ
れる水Ｗ同期信号（ライン同期信号）に同期して、基本
クロックジェネレータ１１からの基準クロックはカウン
タ１２により例えば８分の１周期にカウントダウンされ
て画像クロック（画像データの転送りロック、加算回路
の同期クロック）となる、尚、水モ同期信号は内部的に
発生しても良いし、外部から′ｊえられるものであって
も良い、又、水モ同期信号とは本装置がレーザビームプ
リンタに適用されるものであるならば、例えば周知のビ
ームディチク）　（ＢＤ）信号に相当する。又、３進カ
ウンタ１３はカウンタ１２からのクロックを更に３分の
１周期にカセットダウンしてパルスパターン発生回路８
、加算回路５及びＤ／Ａ変換回路６の同期クロックを形
成する。

第２図は第１図の装置の各部の信号波形を説明するため
の図である。第２図（ａ）は基本クロックジェネレータ
１１の基準クロックであり、第２図（ｂ）は前述した水
４１同期信号である。又、第２図（Ｃ）は基準クロック
をカウンタ１２でカウントダウンした画像クロックを示
すものであクロックは水モ同期信号と同期が取られて出
力される。第２図（ｃｌ）はカウンタ１２によって得ら
れた画像クロックを更に３進カウンタ１３により３分の
１周期にカウントダウンして得られた３画像クロックに
１回の周期のパルスパターン回期クロックである。すな
わち第２図（ｄ）のクロックはパルスパターン発生の為
の同期信号であり、パルスパターン発生器８へ入力ごれ
る。又第２図（ｅ）はディジタルデータ出力装置ｌかも
の出力信−Ｊを加算合成しないで直接Ｄ／Ａ変換した場
合を示す。又、３絵素分の画素データが加算合成される
と第２図（ｆ）の破線のようになる。第２図（ｆ）の実
線はパルスパターン発生器８の三角波出力を増幅回路９
で増幅した後の波形である。

尚、図に示される如く丁に行く程濃度は高くなる。比較
回路１０では第２図（ｆ）の破線で示される如き加算合
成信号と第２図（ｆ）の実線で示される如きパルスパタ
ーンとが比較され、：５２図（ｇ）に示すようなパルス
幅変調された２値化データが出力される。

この様に本実施例においては３画素分のディジ　　〜タ
ル画像データを加算合成した後、この加算データをアナ
ログ画像データに変換し、所定周期の七角波と比較する
ものである。この結果はぼ連続的なパルス幅変調が回走
となり、高階調の画像出力が得られるものである。

又１本実施例によればパルスパターン（−二角波）発生
の為の同期性すの周波数より高い周波数の基やクロック
を用いて水モ同期信ｔＪ−に同期したパルスパターン同
期クロックを形成しているので、パルスパターン発生回
路８から発生するパルスパターンのゆらぎ（例えば１ラ
イン１−１と２ライン［１のパルスパターンのずれ）は
本実施例ではパルスパターン周期の２４分の１となる。

従ってゆらぎの少ないパルスパターンを用いて濃淡情報
をほぼ無段階にパルス幅変調しているので高品位のＩｌ
ｉ生画像を得ることができる。

尚、未実施例においてはパルスパターンの周期を３絵素
クロツクに１回の割合で発生するようにしたか、それ以
ヒの周期であってもそれ以ｆの周１υｊであっても良い
。これは装置の応答速度や解像度等を配慮して決められ
る。

また本実施例では、パルスパターンの同期はすべてのラ
インで同じタイミングで行なわれる様にしたが、ライン
毎にパルスパターン発生の為の同期信号を１絵素分ずつ
ずらすのも好ましいやり方である。こうすることにより
パルス幅の成長中心位置が各ライン毎にずれて行き、マ
クロ的にみた出カバターンは斜めに配夕１された網点の
ようなパターンとなり１］に自然に見える。さらにパル
ス幅のＪＡ長中心が出力０画面中において均等化され解
像再現の点でも好ましい、第３図はＬ記効果をｆｉＩる
へ〈パルスパターン発生の為の同期信号をライン毎に１
画素分ずつずらすことが可能な回路構成を示した図であ
る。

第３図に於て第１図と同様の機能を有するものには同じ
符号−を付した。図の回路において３進のカウンタ１３
からは前述した様に水モ同期信号にｒ、７１１ｆｆｌ　
＋　イ　りＪｉ　−ｊ、’　／ｙ口・すｈＩ’　Ｉ　Ｉ
＾■小１小人１八ぐ１１．マパターン同期クロックが発
生する。又、Ｄタイプフリップフロップ回路１５及び１
６からはカウンタ１３より発生するパルスパターン回期
クロックよりｌ絵素クロックおよび２絵素クロツク遅れ
た同期信号が各々作られる。−力水モ同期信号発生回路
１４からの出力をもとに３進カウンタ１７によりライ／
ゲート信りが３種類形成され、各アンドゲート１８〜２
０に人力される。すなわち水ゼ同期信りが入力される度
にカウンタ１７の各端子からはゲート信りが順次繰り返
し出力されアンドゲート１８〜２０に人力される。従っ
てパルスパターン発生の為の同期クロックはｌラインご
とに切換えられる。尚、ゲー）１８〜２０から出力され
た同期クロックはオアケート２１を介してパルスパター
ン発生器８に入力される。

第４図（ａ）はカウンタ１２で形成される絵素クロック
を／Ｉ＼すものであり、第２図（Ｃ）の信号に相当する
。又、第４図（ｂ）、（ｃ）、（ｄ）は各々３ａカウン
タ１３．Ｄフリップクロップ１５．１６の出力クロック
を示す。尚第４図（ｂ）のクロックは第２図（ｄ）のク
ロックに相当する。また第５図は水平同期信号及び３進
カウンタ１７からの出力を示すものである。すなわち、
水モ同期信号が第５図（ａ）に示されるタイミングで３
進カウンタ１７に入力すると３進カウンタ１７からは第
５図（ｂ）、（ｃ）、（ｄ）に示す３種類のラインゲー
ト信号が形成される。

従って１ライン毎に第４図に示した（ｂ）。

（ｃ）、（ｄ）の同期信号の１つだけが順次選択されパ
ルスパターン発生回路８へ入力されることとなる。

第３図の如く構成することによりｌライン毎に１絵素ク
ロツク（１画像クロック）ずれたパルスパターンが形成
され、この結果出力されるパルス幅変調をうけた画像デ
ータの成長中心はライン毎に順次ずれた形で得られる。

〔効　果〕

以に説明した様に、本発明によれば、解像度をそこなう
基なくｅ淡情報を高階調で再現することかｉｊ７能とな
るものである。又、複数の画素情報を合成することによ
り階調数を増加させて、なめらかな階調再現がＩＩｆ能
となるものである。

又、本発明によれば簡単な構成で高画質の再生画像を得
ることができるものである。

尚１本発明はファクシミリ、レーザビームプリンタ等あ
らゆる画像処理装置に適用できるものである。

【図面の簡単な説明】

第１図は本実施例における画像処理装置を説明する為の
回路図、第２図は第１図で示される回路の各部波形を示
す図、第３図は他の実施例を説明する為の回路図、第４
図、第５図は第３図の回路の各部波形を示す図である。 図におい′Ｃ１はディジタルデータ出力装置、２．３は
ラッチ回路、４．５は加算回路、６はＤ／Ａ変換回路、
７，９は増幅回路、８はパルスパターン発生回路、１０
は比較回路、１１は基本グロックジェネレータ、１２．
１３はカウンタ、１４は水モ回期信号発生回路、１５．
１６はＤタイプフリップフロップ回路、１８〜２０はア
ンドゲート、？■はオフゲートである。 特許出願人　　キャノン株式会社 ６１）　　　印岨肛側胴胴用胴胴肥皿胴朧トーＣＣン′
「［−一一一一−−−−−−」”］−］１−１−ｒ−Ｌ
［］−「１−」「１−Ｉ−Ｌ−［］−」−１−Ｊ−し、
［］−一−！。 第２図

Claims (1)

【特許請求の範囲】
1. 画素データを出力する画素データ出力手段と、前記画素
   データ出力手段から出力された複数の画素データを合成
   する合成手段と、所定周期のパルスパターンを発生する
   パルスパターン発生手段とを有し、前記合成手段から出
   力される合成画素データと前記パルスパターンとを比較
   してパルス幅変調された画素信号を出力する様構成した
   ことを特徴とする画像処理装置。