JPS6197871A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6197871A JPS6197871A JP22002784A JP22002784A JPS6197871A JP S6197871 A JPS6197871 A JP S6197871A JP 22002784 A JP22002784 A JP 22002784A JP 22002784 A JP22002784 A JP 22002784A JP S6197871 A JPS6197871 A JP S6197871A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- transistor
- field effect
- depletion
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title description 11
- 239000002184 metal Substances 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｉ業上の利用分野
本発明は、マイクロ波通信機器に用いられる電界効果ト
ランジスタに関するものである。
ランジスタに関するものである。
従来例の構成とその問題点
近年、ＳＨＦ帯の通信機器用として、 Ｇ４ＡＳ を用
いた電界効果トランジスタの開発が進められている。こ
の電界効果トランジスタは、その用途から、低雑音増幅
用の品種と、発振用の品種とに態別に設計され製造され
ている。つまり、低雑音増幅用では、最小雑音指数が得
られる小ドレイン電流でも、十分な利得が得られるよう
、チャネルとなる活性層の厚さを薄く設計する。この結
果、ゲート、ソース間短絡時のドレイン電流（以下より
ＳＳと呼ぶ）は３Ｑ○μｍゲート幅で、２０〜５０ｍＡ
程度となる。これに対し発振用では、高出力を得るため
に、ドレインバイアス電流を大きく流せるよう、活性層
の厚さを厚く設計する。従って、発振用のトランクそ夕
の工９８．は８０〜１５０ｍＡ程度になっている。この
ように、従来のマイクロ波用トランジスタは、その用途
に合わせ、活性層の厚さを変えて、製造する必要があり
、１品種では、それぞれの用途に十分対応することは出
来なかった。
いた電界効果トランジスタの開発が進められている。こ
の電界効果トランジスタは、その用途から、低雑音増幅
用の品種と、発振用の品種とに態別に設計され製造され
ている。つまり、低雑音増幅用では、最小雑音指数が得
られる小ドレイン電流でも、十分な利得が得られるよう
、チャネルとなる活性層の厚さを薄く設計する。この結
果、ゲート、ソース間短絡時のドレイン電流（以下より
ＳＳと呼ぶ）は３Ｑ○μｍゲート幅で、２０〜５０ｍＡ
程度となる。これに対し発振用では、高出力を得るため
に、ドレインバイアス電流を大きく流せるよう、活性層
の厚さを厚く設計する。従って、発振用のトランクそ夕
の工９８．は８０〜１５０ｍＡ程度になっている。この
ように、従来のマイクロ波用トランジスタは、その用途
に合わせ、活性層の厚さを変えて、製造する必要があり
、１品種では、それぞれの用途に十分対応することは出
来なかった。
発明の目的
本発明は、上記欠点に鑑み、同じトランジスタで、低雑
音増幅用にも、発振用にも使える電界効果トランジスタ
を提供するものである。
音増幅用にも、発振用にも使える電界効果トランジスタ
を提供するものである。
発明の構成
この目的を達成するために、本発明の電界効果トランジ
スタは、活性層と基板の間に金属層を介在させ、この金
属層を第２ゲート電極とした構造によシ構成されている
。この構成により、第２ゲート電極への印加電圧を変え
て、よりＳ３を大きくしたシ、小さくしたり出来、同じ
トランジスタが発振用にも、低雑音増幅用にも使えると
いう、非常に用途の広い汎用的なマイクロ波用トランジ
スタが実現される。
スタは、活性層と基板の間に金属層を介在させ、この金
属層を第２ゲート電極とした構造によシ構成されている
。この構成により、第２ゲート電極への印加電圧を変え
て、よりＳ３を大きくしたシ、小さくしたり出来、同じ
トランジスタが発振用にも、低雑音増幅用にも使えると
いう、非常に用途の広い汎用的なマイクロ波用トランジ
スタが実現される。
実施例の説明
以下本発明の一実施例について図面を参照しながら説明
する。第１図は、本発明の実施例における電界効果トラ
ンジスタの断面概略を示す。半絶縁性Ｇ＆ムＳ基板１の
上に、分子線エピタキシャル法で、単結晶のム１層２を
成長させる。厚さは５００人である。ひきつづき、ｎ−
ＧａムＳ活性層を分子線エピタキシャル法で成長させ、
エツチングにより、メサ状の活性層３を形成する。活性
層３のドーピングはＳｌを用い、３×１ｏ ｃｌｎ と
し、厚さは、１６００人である、活性層表面に第１のゲ
ート電極４．ソース電極５．ドレイン電極６を設け、そ
れぞれ第１ゲート端子Ｖ、４．ソース端子ｖｓ 、ドレ
イン端子ＶＤに接続する。さらにム１層２を、第２ゲー
ト端子ｖＧ２に接続する。
する。第１図は、本発明の実施例における電界効果トラ
ンジスタの断面概略を示す。半絶縁性Ｇ＆ムＳ基板１の
上に、分子線エピタキシャル法で、単結晶のム１層２を
成長させる。厚さは５００人である。ひきつづき、ｎ−
ＧａムＳ活性層を分子線エピタキシャル法で成長させ、
エツチングにより、メサ状の活性層３を形成する。活性
層３のドーピングはＳｌを用い、３×１ｏ ｃｌｎ と
し、厚さは、１６００人である、活性層表面に第１のゲ
ート電極４．ソース電極５．ドレイン電極６を設け、そ
れぞれ第１ゲート端子Ｖ、４．ソース端子ｖｓ 、ドレ
イン端子ＶＤに接続する。さらにム１層２を、第２ゲー
ト端子ｖＧ２に接続する。
以上の様に構成された電界効果トランジスタについて、
以下その動作について説明する。
以下その動作について説明する。
本発明の電界効果トランジスタは、２個のゲート電極２
，４を持つため、空乏層７，８が活性層３の中に生じ、
２個のゲート端子ｖ、１．ｖＧ２ の電圧を変えるこ
とにより、空乏層７，８の大きさを変え、ドレイン電流
を制御出来る。例えば、第２図に示すように、ソース接
地で、第２ゲート端子ｖ、２も接地すると、空乏層７の
広がりは小さく、従って工、８．は１ｏＯ〜１５Ｑｍ人
となり、発振用のトランジスタとして使用可能になる。
，４を持つため、空乏層７，８が活性層３の中に生じ、
２個のゲート端子ｖ、１．ｖＧ２ の電圧を変えるこ
とにより、空乏層７，８の大きさを変え、ドレイン電流
を制御出来る。例えば、第２図に示すように、ソース接
地で、第２ゲート端子ｖ、２も接地すると、空乏層７の
広がりは小さく、従って工、８．は１ｏＯ〜１５Ｑｍ人
となり、発振用のトランジスタとして使用可能になる。
また第３図に示すように、ソース接地で、第２ゲート端
子ｖＧ２に負電圧、例えば−１ｖを印加すると、空乏層
７が大きく広がり、工。、Ｂは３ｏ〜ｓｏｎ人となり、
低雑音増幅用として、適当なトランジスタとなる。
子ｖＧ２に負電圧、例えば−１ｖを印加すると、空乏層
７が大きく広がり、工。、Ｂは３ｏ〜ｓｏｎ人となり、
低雑音増幅用として、適当なトランジスタとなる。
以上のように本実施例によれば、活性層の上。
下両面に、金属層からなるゲート電極を設け、第１のゲ
ート端子ｖ、１には信号を加え、第２のゲート端子ｖＧ
２には、零または負のバイアス電圧を印加することによ
り、工。、Ｓを自在に変えることが出来、同じトランジ
スタを発振用にも、低雑音増幅用にも使用することが出
来る。
ート端子ｖ、１には信号を加え、第２のゲート端子ｖＧ
２には、零または負のバイアス電圧を印加することによ
り、工。、Ｓを自在に変えることが出来、同じトランジ
スタを発振用にも、低雑音増幅用にも使用することが出
来る。
発明の効果
以上の様に本発明は、活性層の上下両面に金属層からな
るゲート電極を設け、第１のゲート端子には信号を加え
、第２のゲート端子には零または負のバイアス電圧を印
加することにより、工０，８を自在に変え、同じトラン
ジスタで、マイクロ波発振用にも、低雑音増幅用にも使
用可能な電界効果トランジスタを実現するものであり、
その実用的効果は大なるものがある。
るゲート電極を設け、第１のゲート端子には信号を加え
、第２のゲート端子には零または負のバイアス電圧を印
加することにより、工０，８を自在に変え、同じトラン
ジスタで、マイクロ波発振用にも、低雑音増幅用にも使
用可能な電界効果トランジスタを実現するものであり、
その実用的効果は大なるものがある。
第１図は本発明実施例の電界効果トランジスタの断面概
略図、第２図は第２ゲート端子を接地した時の動作説明
図、第３図は第２ゲート端子を負にバイアスした時の動
作説明図である。 １・・・・・・基板、２・・・・・・金属層、３・・・
・・・活性層、４・・・・・・ゲート電極、５・・・・
・・ソース電極、６・・・・・・ドレイン電極、７，８
・・・・・・空乏層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｖ＆。 第２図 第３図
略図、第２図は第２ゲート端子を接地した時の動作説明
図、第３図は第２ゲート端子を負にバイアスした時の動
作説明図である。 １・・・・・・基板、２・・・・・・金属層、３・・・
・・・活性層、４・・・・・・ゲート電極、５・・・・
・・ソース電極、６・・・・・・ドレイン電極、７，８
・・・・・・空乏層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｖ＆。 第２図 第３図
Claims (1)
- 活性層の上下両面に金属層からなるゲート電極を設け
、一方の前記ゲート電極には信号電圧を加え、他方の前
記ゲート電極には、零または負のバイアス電圧を印加す
ることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22002784A JPS6197871A (ja) | 1984-10-18 | 1984-10-18 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22002784A JPS6197871A (ja) | 1984-10-18 | 1984-10-18 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197871A true JPS6197871A (ja) | 1986-05-16 |
Family
ID=16744785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22002784A Pending JPS6197871A (ja) | 1984-10-18 | 1984-10-18 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4775878A (en) * | 1986-09-30 | 1988-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device formed in semi-insulative substrate |
| US6221699B1 (en) | 1996-12-10 | 2001-04-24 | Yean-Kuen Fang | Method of fabricating an infrared optical bulk channel field effect transistor |
-
1984
- 1984-10-18 JP JP22002784A patent/JPS6197871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4775878A (en) * | 1986-09-30 | 1988-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device formed in semi-insulative substrate |
| US6221699B1 (en) | 1996-12-10 | 2001-04-24 | Yean-Kuen Fang | Method of fabricating an infrared optical bulk channel field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033942A (en) | Method of forming a metal-semiconductor field effect transistors having improved intermodulation distortion using different pinch-off voltages | |
| CA1155969A (en) | Field effect transistor device and method of production thereof | |
| JPS6197871A (ja) | 電界効果トランジスタ | |
| EP0803912A4 (en) | FIELD EFFECT TRANSISTOR | |
| JPH0228254B2 (ja) | Denkaikokatoranjisutaoyobisonoseizohoho | |
| JPS6254476A (ja) | 横形電界効果トランジスタ及びその製法 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JP2723098B2 (ja) | 電界効果トランジスタ | |
| JPH01264269A (ja) | 電界効果トランジスタ | |
| JPH04159730A (ja) | 半導体装置 | |
| JPH06140629A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58162070A (ja) | 電界効果トランジスタ | |
| JPH04206736A (ja) | 電界効果型半導体装置 | |
| JPS62279678A (ja) | 半導体装置 | |
| JPS6222461B2 (ja) | ||
| JPH03191532A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JPS60160670A (ja) | 半導体装置及びその製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61189670A (ja) | 半導体装置 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPS60245188A (ja) | トンネル注入レ−ザ−装置 | |
| JPS63161668A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60127763A (ja) | 電界効果型トランジスタ | |
| JPH04155840A (ja) | 半導体装置 | |
| JPS63191654U (ja) |