JPS6196831A - Ａ−ｄ変換器補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ−ディジタル（Ａ−Ｄ）変換器の補正
方式に係り、特に補正テーブルを用いて局部復号器の出
力を補正する方式において初期補正シーケンスを必要と
せず、従って補正周期な゛設けることができない応用に
対しても高精度のＡ−Ｄ変換器を適用することを可能に
するＡ−Ｄ変換器の補正方式（＝関するものである。

〔従来の技術〕

逐次比較形Ａ−Ｄ変換器の精度は局部復号器の発生する
復号出力の精度によって定まり、また復号出力の精度は
局部復号器を構成する素子の□精度Ｉ：よって定まる。

一般にピット数が多い高精度のＡ−Ｄ変換器を実現する
場合、局部復号器を構成する素子の精度は所望のＡ−Ｄ
変換器精度に対して不十分なことが多く、そのため何ら
かの手段で内部的（＝補正を行って必要な精度を維持し
なければならない。通常、１６ピツト程度のＡ、Ｄ変換
器をモノリシックＩＣとして作る場合、このような補正
なしＣ：は実現困難である。

従来、このようなＡ−Ｄ変換器の補正方式としては、初
期時において補正シーケンスを設けて局部復号器に対す
る補正テーブルを発生し、動作時においてはこの補正テ
ーブルを用いて補正を行って局部復号出力を発生する方
式が用いられていた。

第２図は従来のおよび本発明が適用される補正機能付き
Ａ−Ｄ変換器の構成を示したものである。

同図において、１は比較器、２は局部復号器、３は逐次
比較レジスタ、４は補正テーブル、５は補正量発生回路
、６は加算器である。また第６図は第２図に示されたＡ
−Ｄ変換器ｆ二おける従来の補正テーブル発生方法の原
理を示すタイムチャートである。

第２図において、局部復号器２は逐次比較レジスタ乙の
発生するディジタル信号に応じて、２進数的に大きさの
変化する局部復号出力を発生する。

比較器１は入力と局部復号出力との大小を比較し、入力
が大きいかまたは小さいかに応じて逐次比較レジスタは
下位の１ビツトを加算しまたは減算した出力を発生する
。局部復号器２はこれに応じて新たな局部復号出力を発
生し、これによって比較器１５：おいて再び入力との比
較が行われる。このような動作を最上位ビットから下位
ビット（＝向って、各変換サイクルごとＣ；特定のタイ
ムスロットにおいて順次繰り返して行うことによって１
回のＡ−Ｄ変換が行われ、変換終了時入力アナログ信号
に対応するディジタル信号？出力として発生する。従っ
てルビットのＡ−Ｄ変換器の場合、通常ル変換タイムス
ロットごと（二１回のＡ−Ｄ変換動作が完成する。

一方、補正テーブル４は局部復号器２の各桁ごとの復号
出力（二対して、その誤差乞補正するための補正データ
をディジタル値として記憶していて、これを逐次比較レ
ジスタ３のディジタル値（二対窓して出力する。補正量
発生回路５は補正テーブル４の補正データＣ二応じてア
カログ量からなる補正出力を発生し、加算器６はこＡＹ
局部復号器２の復号出力に加算して、補正された復号出
力？発生し、比較器１はこの補正された復号出力（二よ
って入力との比較を行う。

なお補正量発生回路５Ｃ二おいて補正量の出力音アナロ
グ信号として発生せず、補正テーブルの補正データ全逐
次比較レジスタのディジタル出力と加算または減算した
のち、局部復号器２Ｃ二おいて演算結果（二基づいて復
号出力を発生するようＣ二してもよい。

ｓ２図における補正テーブル４は、従来は第６図に示さ
れるごとく電源投入（またはリセット）時Ｃ二補正テー
ブル作成期間を設け、この期間Ｃ：例えば２ｓのビット
に対応する出力が２”＋２’＋２°＋２゜の各ピット対
応の出力の和Ｃ二等しく、２２のビット（；対応する出
力が２１＋２°＋２°の各ビット対応の出力の和Ｃ二等
しく、２１のビットに対応する出力が２°＋２°の各ビ
ット対応の出方の和（二等しくなるよう（二、各桁の出
力ととＣ二次位以下の全ビットの和Ｃ二対応する出力に
等しくなるようＣ二補正データを定め、この補正テーブ
ルを用いて復号出力を発生するよう（二していた。

〔発明が解決しようとする問題点」 上述のように初期時Ｃ二補正テーブル発生ンーケンスを
設けるＡ−Ｄ変換器補正方式Ｃ；よった場合、電源投入
（または９セツト）時に補正チェックの期間？必要とし
、初期時から直ちに所要のＡ−Ｄ変換動作を実行する必
要がある装置例えば通信用機器等の場合適用することが
できず、また動作中Ｃ二おいて誤差の補正を行う必要が
ある場合にも適用す２ことができないという問題があっ
た。

〔問題点を解決するための手段〕

本発明のＡ−Ｄ変換器補正方式は、各桁の変換サイクル
Ｃ：おける特定タイムスロットを補正データ発生用とし
て割当ててこのタイムスロットととＣ＝各桁の補正デー
タを発生し、全桁に対する補正データの更新を終了した
とき補正テーブルの入れかえを行うように：したもので
ある。

〔作用〕

本発明の方式では、各桁の変換サイクルごとに各桁の補
正データを発生し、全桁の補正データの更新を終了した
とき補正テーブルの入れかえを行ってＡ−Ｄ変換を行う
ので、動作開始時から直ちにＡ−Ｄ変換動作を行うこと
ができ、また動作中に゛おいても誤差の補正を行うこと
ができる。

〔実施例〕

第１図は本発明のＡ−Ｄ変換器補正方式の一案施例な示
すタイムチャートである。

本発明の補正方式においては、第１図に示されるごとく
各サンプリング周期ごとに補正データ更新期間を設け、
例えばルピットのＡ−Ｄ変換器の場合ル個の連続した変
換サイクルで、１回に１ビツト対応分ずつ補正テーブル
を更新するデータを作成し、全ビット対応の補正テーブ
ル更新データが作成されたとき、補正テーブルを入れか
えて以後新たに作成された補正テーブルによってＡ−Ｄ
変換動作を行う。このような動作をル変換サイクルまた
はこれより長い任意の変換サイクルごとに繰り返す。

このようＬ：することＬ：よって、電源投入（またはリ
セット）時補正チェックのための期間を必要とせず直ち
ぽ二Ａ−Ｄ変換動作を行うことができるだけでなく、動
作時においても補正テーブルの修正を常時行うことがで
きる。通信用機器へのＡ　−り変換器の応用ｉ二線して
は、補正テーブルを書込み続出しメモリ（Ｒｍ）に蓄え
ることが多い。このような場合回路へのノイズの侵入に
よって補正テーブルが破壊されることがあるが１本発明
の方式ではこの障害が発生しても僅かの時間の後には再
び修復されるので、Ａ−Ｄ変換器の信頼性が著しく向上
する。なお補正データの発生は連続した変換サイクルご
とに行わなくてもよく、任意の変換サイクルごと区；行
うようＣ二してもよい。さらに１回の変換サイクルにお
いて１桁の補正データを発生するのでなく、２桁以上の
補正データを発生するようにしてもよい。

〔発明の効果〕

以上説明したよう（二本発明のＡ−Ｄ変換器補正方式に
よれば、Ａ−Ｄ変換動作中において補正テーブルを構成
する各桁の補正データを発生し、全桁の補正データの更
新を終了したとき補正テーブルの入れかえを行ってＡ−
Ｄ変換を行うので、動作開始時から直ちにＡ−Ｄ変換動
作を行うことができるとともに、動作中においても誤差
の補正を行い、また補正テーブルの修復を行うことが可
能になる。

【図面の簡単な説明】

第１図は本発明のＡ−Ｄ変換器補正方式の一実施例の構
成を示す図、第２図は従来のおよび本発明が適用される
ＡＤ変換器の構成例を示す図。 第３図は従来のＡ−Ｄ変換器補正方式の一例を示す図で
ある。 １０１．比較器、２・・・局部復号器、３・・・逐次比
較レジスタ、４・・・補正テーブル、５・・・補正量発
生回路。 ６・・・加算器

Claims (1)

【特許請求の範囲】
1. 補正テーブルを具え該補正テーブルの補正データに従つ
   て各桁の復号出力を補正して入力信号との比較を行う逐
   次比較形のＡ−Ｄ変換器において、各桁の変換サイクル
   における特定タイムスロットを補正データ発生用として
   割当てて該タイムスロットごとに各桁の補正データを発
   生し、全桁に対する補正データの更新を終了したとき補
   正テーブルの入れかえを行うことを特徴とするＡ−Ｄ変
   換器補正方式。