JPS6196752A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6196752A
JPS6196752A JP21771984A JP21771984A JPS6196752A JP S6196752 A JPS6196752 A JP S6196752A JP 21771984 A JP21771984 A JP 21771984A JP 21771984 A JP21771984 A JP 21771984A JP S6196752 A JPS6196752 A JP S6196752A
Authority
JP
Japan
Prior art keywords
film
insulating film
insulating
thickness
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21771984A
Other languages
English (en)
Inventor
Kichiji Ogawa
吉司 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21771984A priority Critical patent/JPS6196752A/ja
Publication of JPS6196752A publication Critical patent/JPS6196752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体装置に係り、特に複数の導電体層を有す
る半導体装置の層間膜の構成に関する。
(従来技術) 半導体装置は通常、構成要素として単結晶半導体、多結
晶半導体、絶縁膜、金属配線等で構成され、これらの構
成要素は半導体装置の製造過程において、微細加工され
、各々の構成要素の寸法や加工の程度が反映された凹凸
全半導体基板の一主面上に形成する。特に集積回路装置
におりて高集積化に伴い、微細化が進むにつれ、これら
の凹凸は金属配線工程に督いて該金属配線の断線を引き
起こし、製造上の良品率の低下、および半導体装置の信
頼性の低下上きたす。したがって4電体間の絶縁層間膜
においても、微細化が進むにつれ工り低温で、工り薄い
膜厚で平担化が実現でき、しかも、膜質的にもピンホー
ルの少ない一信頼性の高い膜が要求されるようになった
従来、層間絶縁膜として、熱処理によりリフローされた
リンを含むケイ酸ガラス膜(以下PSG膜と略記する)
が用いられて米た。
以下、MO8型半導体装置全例にとり、第2図に従って
、従来技術について説明する。第2図はMO8型半導体
装置の断面図の一部であり、21は半導体基板、22は
基板と反対の極性を有するソース領域またはドレイン領
域、23はシリコン酸化膜、24は熱処理により、リフ
ローされたPSG膜、25はモリブデンシリサイド配線
、26はモリブデンシリサイドゲート電極27はゲート
電極のエッチ部、28は実効ゲート長である。PSG膜
は通常、気相成長法により、形成されているが、成長後
の表面凹凸形状に段差部において悪いので、次工程の金
属配線工程において、この金属配線の断線あるいに金属
配線相互間の短絡を引き起す。
このため、PSG膜の成長後、例えば、窒素中雰囲気に
て1000℃の温度で30分間の熱処理全行ない該PS
σ膜のりフローを行なってbる。該1!フローされたP
8G膜24は表面凹凸が僅少であり、次工程の金属配線
加工が容易となる。しかし仁      ながら、10
00℃、30分間の熱処理の間に前記ソース領域または
ドレイン領域を形成する不純物が拡散され、実効ゲート
長28が小さくなり、その結果半導体装置の性能に重大
な影#を及ぼす。
特に集積度の大なる半導体装置においては、このような
熱処理は致命的な影響を及ぼすという欠点があった。ま
た、PSG膜にスチーム雰囲気中で熱処理すると窒素雰
囲気中エリもより低温でリフローすることが知られてお
り、ソース・ドレイン領域22の不純物の拡散金おさえ
るために、スチーム雰囲気中で例えば、950℃の温度
で30分間熱処理してリフローさせることもできるが、
ゲート電極あるいは配線にシリサイド金柑いた場合には
、スチーム雰囲気中で熱処理すると、シリサイドが酸化
され抵抗値が増大し、半導体装置の動作速度を下げるな
ど装置の性能全悪化させるという重大な欠点を有する。
また、集積回路の高集積化に伴い層間膜の膜厚も薄くす
ることが要求される工うになってきたが、PSG膜24
の膜厚が薄い場合、第2図に示したようにリフロー後、
ゲート電極のエッチ部27において、PSG膜の膜厚が
極端に薄くなり、モリブデンシリサイドゲート電極26
とモリブデンシリサイド配線25との間で絶縁耐圧不良
金起こし、製造上の良品率の低下、および半導体装置の
信頼性の低下をきたすという欠点を有する。
(発明の目的) 本発明の目的は上記欠点を除去し、層間膜の膜厚が薄く
てもゲート電極と配線間等の絶縁耐圧が良好で、しかも
スチーム雰囲気中で熱処理してもゲート電極の抵抗値を
増大させず、且つ信頼性の高い層間絶縁膜を有する半導
体装置を提供することにある。
(発明の構成) 本発明の特徴は複数の導電体層を有する半導体装置にお
いて該導電体層間に、化学気相成長法によって成長され
た窒化シリコン膜を第1の絶縁膜とし、次に該第1の絶
縁膜上に化学気相成長法によって成長された多結晶シリ
コン膜が酸化されて形成されたシリコン酸化膜全第2の
絶縁膜とし、次に該第2の絶縁膜上に化学気相成長法に
よって成長された3価あるいは5価の不純物原子を少な
くとも一種以上含むケイ酸ガラス膜を第3の絶縁膜とし
て構成される層間膜余有する半導体装置にある。
(発明の作用及び効果) 本発明を用いれば、第1の窒化シリコン膜は酸化種を通
しにくい性質があるので、再2の絶縁膜を形成するため
に化学気相成長法によって成長された多結晶シリコン膜
が酸化される工程において層間膜下のゲート電極あるい
は、金属配線は酸化されず、抵抗値を増加させることは
なく、シたがって半導体装置の性能全悪化させることは
ない。
また化学気相成長法によって成長された多結晶シリコン
膜は表面凹凸に依らず、均一に成長されるので、第2の
絶縁膜である多結晶シリコンのシリコン酸化ah多結晶
シリコンの膜厚の均一性を反映して均一な膜厚を有し、
しかも熱酸化膜であるのでピンホールの少ない膜質的に
良好な絶縁膜であるので、ゲート電極あるいは金属配線
のエッチ部や凹部で導電体層間の絶縁耐圧不良を起こす
こともなく、半導体装置の良品率及び信頼性の向上をも
たらす。また、第3の絶縁膜である、3価あるいは5価
の不純物としてボロンあるいはリンなどを含むケイ酸ガ
ラス膜はスチーム雰囲気[おいては950″O程度の温
度で!/71:I−でき、表面凹凸形状が良好であるの
で、次工程の金属配線工程において、金属配線の断線を
引き起こすこともなく、集積度の高い半導体装置を高い
歩留りと信頼性をもって実現することが可能になるなど
の大きな利点金有する。
次に本発明の実施例について説明する。第1図は本発明
t−MO8型半導体装置に適用した例である。第1図に
おいて半導体基板11の上にシリコン酸化膜13′lc
形成し、次に多結晶シリコンを成長し、引き続きモリブ
デンをスバ、り法により堆積し、窒素雰囲気中で熱処理
して、シリサイド化させてモリブデンシリサイド金形成
する。該モリブデンシリサイドを選択蝕刻し、ゲート電
極および電気配線を形成した後に基板11と反対の極性
′     を有する不純物を拡散してソース領域また
はドレイン領12t−形成する。次に第1の絶縁膜とし
て窒化シリコン膜14t−通常の化学気相成長法にて成
長する。該窒化シリコン膜14は、例えば400^程度
成長させる。引き続いて、第1絶縁膜である窒化シリコ
ン膜14の上に通常の減圧化学気相成長法によって多結
晶シリコン膜を例えば、500A成長し、スチーム雰囲
気中で例えば900℃で50分間酸化して、第2の絶縁
膜であるシリコン酸化膜15−t−形成する。該シリコ
ン酸化膜15の膜厚は100OA程度になり、また表面
凹凸に依らず、膜厚が均一であるため電極、配線などの
凸部のエッヂ部や凹部での11!X厚の減少による導電
体層間の絶縁耐圧の不良の発生はなく、半導体装置の良
品率の向上をもたらす。次に該シリコン酸化膜15の上
に化学気相成長法によってPSG膜16t−形成し、第
3の絶縁膜とする。
このPEG膜16は例えば0.4μm程度成長させる。
PSG膜16はスチーム雰囲気中において950℃。
30分間の熱処理によって1lr1図に示すように充分
にリフローされ′、良好な表面凹凸形状を有する。
この工5な良好な表面凹凸形状金有する層間絶→膜が得
られることにより、次工程の金属配線工程において、こ
の金属配線の断線等の問題を起こすことも無く、半導体
装置の良品率及び信頼性の向上をもtらす。
以上説明した。ように本発明を用いれば、信頼性が高く
、且つ表面凹凸形状の良好な層間絶縁膜を有する半導体
装置を該半導体装置の性能を劣化させることなく実現で
きる。
【図面の簡単な説明】
第11図は本発明の詳細な説明した断面図であり、第2
図に従来技術を示す断面図である。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板の一主面上に複数の導電体層を有する半導
    体装置において、少なくとも1対の該導電体層間の絶縁
    膜は、窒化シリコン膜と、該窒化シリコン膜上に気相成
    長法により堆積された多結晶シリコン膜が酸化されて形
    成されたシリコン酸化膜と、該シリコン酸化膜上に形成
    された3価あるいは5価の不純物原子を少なくとも一種
    以上含むケイ酸ガラス膜とを具備することを特徴とする
    半導体装置。
JP21771984A 1984-10-17 1984-10-17 半導体装置 Pending JPS6196752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21771984A JPS6196752A (ja) 1984-10-17 1984-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21771984A JPS6196752A (ja) 1984-10-17 1984-10-17 半導体装置

Publications (1)

Publication Number Publication Date
JPS6196752A true JPS6196752A (ja) 1986-05-15

Family

ID=16708662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21771984A Pending JPS6196752A (ja) 1984-10-17 1984-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS6196752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358865U (ja) * 1986-10-06 1988-04-19

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358865U (ja) * 1986-10-06 1988-04-19
JPH0514698Y2 (ja) * 1986-10-06 1993-04-19

Similar Documents

Publication Publication Date Title
JPS607775A (ja) 半導体装置およびその製造方法
US6316339B1 (en) Semiconductor device and production method thereof
JPH07297185A (ja) 金属配線およびそれを用いた薄膜トランジスタとtft液晶表示装置と金属配線の形成方法
JPS6196752A (ja) 半導体装置
JPS6228591B2 (ja)
JPH02135759A (ja) 半導体装置およびその製造方法
JPS60193333A (ja) 半導体装置の製造方法
JPH0226783B2 (ja)
JPS5814750B2 (ja) 半導体装置の製造方法
KR850000037B1 (ko) 셀프얼라인 금속전극 복합 mos의 제조방법
JPS6047437A (ja) 半導体装置およびその製造方法
JPS61110462A (ja) 半導体装置およびその製造方法
JPH021171A (ja) Mis型半導体集積回路装置
JPS62213141A (ja) 半導体装置の製造方法
KR940008375B1 (ko) 반도체 소자의 제조방법
JPS61135156A (ja) 半導体装置およびその製造方法
JPS6251243A (ja) 半導体装置の製造方法
JPS60153147A (ja) 半導体装置
JPS60111422A (ja) 半導体装置の製造方法
JPH0324066B2 (ja)
JPH02109349A (ja) 半導体装置の製造方法
JPH05183156A (ja) 半導体装置及びその製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPS60163466A (ja) 半導体装置の製造方法
JPS6120154B2 (ja)