JPS6195559A - Lead frame and semiconductor device using the same - Google Patents
Lead frame and semiconductor device using the sameInfo
- Publication number
- JPS6195559A JPS6195559A JP59216192A JP21619284A JPS6195559A JP S6195559 A JPS6195559 A JP S6195559A JP 59216192 A JP59216192 A JP 59216192A JP 21619284 A JP21619284 A JP 21619284A JP S6195559 A JPS6195559 A JP S6195559A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- inner lead
- corner
- lead frame
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
【発明の詳細な説明】 技術分野 本発明はリードフレームに関する。[Detailed description of the invention] Technical field The present invention relates to lead frames.
特公昭４８−３９８６７号「集積回路用フレームの製法
」Ｋ示される如きリードフレーム構造が開示されている
。すなわち、インナーリード先端部が対向するタブの辺
と平行になっている構造である。この形状は、半導体チ
ップ（以上チップとも称す。）上の電極端子（以下パッ
ドとも称す。）とインナーリードとを近距離とし、パッ
ドとインナーリードとを結ぶ金属細線となる金ワイヤ（
Ａｕ線と４称ｆ、）のワイヤ長を短くするためのもので
ある。A lead frame structure as shown in Japanese Patent Publication No. 48-39867 ``Method of manufacturing integrated circuit frame'' is disclosed. In other words, the tip end of the inner lead is parallel to the side of the opposing tab. This shape allows the electrode terminals (hereinafter also referred to as pads) on the semiconductor chip (hereinafter also referred to as chips) and inner leads to be placed close together, and the gold wires (hereinafter referred to as thin metal wires) that connect the pads and inner leads to each other.
This is to shorten the wire length of the Au wire and the 4th term f,).
本発明者は近年のパッケージングの技術動向とこのリー
ドフレーム形状（ついて検討した。パッケージングの技
術動向としては、（１）高ｑ！ｉ度実装が可能な小型化
、薄型化、軽量化動向と、（２）多機化による多ビン化
動向とがある。上記２つのパッケージの動向を考慮し、
リードフレームを形成する必要がある。The present inventor has studied recent packaging technology trends and lead frame shapes.As for packaging technology trends, (1) trends toward miniaturization, thinning, and weight reduction that enable high q!i degree mounting; and (2) the trend toward multiple bins due to multifunctionalization. Considering the trends of the above two packages,
It is necessary to form a lead frame.
しかし、多ピン化になるにつれて、上記したリードフレ
ーム構造、すなわち、インナーリード先端が対向するタ
ブの辺と平行となっている構造においては、タブの４つ
の角部近傍でインナーリードとバットの距離が長くなっ
てしまい、たとえば金（Ａｕ）線を使用してワイヤボン
ディングを行なうと、半導体装置が安価に製造できない
。また、インナーリードとパッド間の金ワイヤが長いた
め、通常の樹脂を用いたレジンモールド封止技術におい
て、金ワイヤ流れ発生し、金ワイヤの短絡事故の可能性
が大きくなってしまう。However, as the number of pins increases, the distance between the inner lead and the butt is reduced near the four corners of the tab in the lead frame structure described above, that is, the structure in which the tip of the inner lead is parallel to the side of the opposing tab. For example, if a gold (Au) wire is used for wire bonding, the semiconductor device cannot be manufactured at low cost. Furthermore, since the gold wire between the inner lead and the pad is long, the gold wire tends to flow in the resin mold sealing technique using a normal resin, increasing the possibility of a gold wire short-circuit accident.
一方、タブの角部でのインナーリードとパッド間の距離
を短くすべく、リンナーリード先端をタブに平行な状！
ＩＩＫしたままタブに近づけると、インナーリードとパ
ッドの間隔は短くなるものの、各インナーリードのボン
ディング時の自由度が低下するばかシでなく、ボンディ
ング作業が難しくなる。On the other hand, in order to shorten the distance between the inner lead and the pad at the corner of the tab, the tip of the inner lead should be parallel to the tab!
If the tab is brought close to the tab while IIK is maintained, the distance between the inner lead and the pad will be shortened, but this will not only reduce the degree of freedom in bonding each inner lead, but will also make the bonding work difficult.
以上から分る如く、多ビンのリードフレームにおいては
、インナーリードからパッドへのボンディングが容易で
しかもボンディング自由度が大きい設計が望ましく、又
、チップ上のパッドからのボンディングワイヤ距離が少
しでも短くできるようにする形状が有利である。As can be seen from the above, in a multi-bin lead frame, it is desirable to have a design that allows easy bonding from inner leads to pads and has a large degree of freedom in bonding, and also allows the distance of the bonding wire from the pad on the chip to be as short as possible. A shape that makes it so is advantageous.
本発明は、上記のリードフレーム形状を設計する過程の
中で生まれた発明である。The present invention was born in the process of designing the above lead frame shape.
本発明の目的は、ポンディング時の自由度を向上させ、
かつパッドとインナーリードとの距離が短かくできる多
ピンのリードフレーム技術を提供することにある。The purpose of the present invention is to improve the degree of freedom during pounding,
Another object of the present invention is to provide a multi-pin lead frame technology in which the distance between the pad and the inner lead can be shortened.
本発明の他の目的は、多ピンであってしかも安価に、歩
留シよく製造することができる半導体装置技術を提供す
ることにおる。Another object of the present invention is to provide a semiconductor device technology that can be manufactured with a large number of pins at low cost and with a high yield.
本発明の前記ならびにその他の目的と新規な特許は本明
細書の記載および添付図面からあきらかになるであろう
。The above and other objects and novel patents of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおシである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、複数のインナーリード先端部を結ぶ線が円弧
状又は、多角形状になるようにして、タブ角部における
タブとインナーリードの距離を短くすることによシ、金
ワイヤの使用量を減らす。That is, the amount of gold wire used can be reduced by making the line connecting the tips of a plurality of inner leads into an arc or polygon shape to shorten the distance between the tab and the inner lead at the tab corner.
また、タブ角部に対向するインナーリード先端部の辺長
さを長くすることにより、ボンディングできる領域を広
げることにより、ボンディング自由度及びボンディング
作業の作業性を向上させる。Further, by increasing the length of the side of the inner lead tip facing the tab corner, the area where bonding can be performed is expanded, thereby improving the degree of freedom of bonding and the workability of bonding work.
以上の構成によシ、前記目的を達成する。With the above configuration, the above object is achieved.
次に、第１図及び第２図を参照して４発ＢＡを適用した
半導体装置の第１実施例を述べる。Next, a first embodiment of a semiconductor device to which a four-shot BA is applied will be described with reference to FIGS. 1 and 2.
第１図に示すように、本実施例におけるインナーリード
はたとえば４４ビンになされている。As shown in FIG. 1, the inner leads in this embodiment are formed into, for example, 44 bins.
１０１はタブ、１０２ａ、ｂはタブ吊りリード、１０３
は半導体チップであシ各バッド１０４とインナーリード
１〜４４との先端は例えばＡｕ１１０５によυ実線で示
す如くボンディングされている。101 is a tab, 102a and b are tab suspension leads, 103
is a semiconductor chip, and the tips of each pad 104 and inner leads 1 to 44 are bonded to, for example, Au1105 as shown by solid lines.
ここで注目すべきは、タブ１０１に対するインナーリー
ド１〜４４の先端部の形状である。すなわち、タブ１０
１の角部（４隅）では、インナーリード５，１８，２７
．４０が直角アはなくわん曲して配置され、他のインナ
ーリード６〜１７゜２８〜３９が上記わん曲に連続して
円弧状（多角形）Ｋ配置されている。What should be noted here is the shape of the tips of the inner leads 1 to 44 relative to the tab 101. That is, tab 10
At the corners (4 corners) of 1, inner leads 5, 18, 27
．． 40 is arranged in a curved shape rather than at a right angle A, and other inner leads 6 to 17 degrees 28 to 39 are arranged in an arc shape (polygonal shape) K continuing to the curved shape.
この結果、各インナーリード５．１８．２７ 。As a result, each inner lead is 5.18.27.
４０、更に６〜１７．２８〜３９からタブ方向を見たと
き、隣接するインナーリードに接触させずにボンディン
グでき角度が広角度になっていることが理解できる。し
かも、タブ１０１に対する上記円弧状に形成されたイン
ナーリードの距離と、他のインナーリードとタブ１０１
との距離をみると大差がない。言い換えれば、インナー
リードの円弧状部分においては、ボンディング動作が行
ないやすく、しかも他のインナーリードとの短絡事故の
発生が低減されることより、信頼性の向上が計れる。40 and 6 to 17. When looking at the tab direction from 28 to 39, it can be seen that the angle is wide enough to allow bonding without contacting adjacent inner leads. Moreover, the distance of the inner lead formed in an arc shape with respect to the tab 101 and the distance between the other inner lead and the tab 101 are
Looking at the distance, there is not much difference. In other words, in the arcuate portion of the inner lead, the bonding operation is easy to perform, and the occurrence of short circuits with other inner leads is reduced, so reliability can be improved.
第２図は第１図Ｂ、 −Ｂ、’ 断面図である。同図
に示す如くタブはインナーリード主面より下方に位置し
ているため、Ａｕ線のタブショート等は効果的におさえ
られている。FIG. 2 is a sectional view of FIG. 1B, -B,'. As shown in the figure, since the tab is located below the main surface of the inner lead, tab short-circuits of the Au wire, etc. are effectively suppressed.
第５図は本発明の実施例のリードフレームの一部を示し
、第６図は従来のリードフレームの一部を示す平面図で
ある。FIG. 5 shows a part of a lead frame according to an embodiment of the present invention, and FIG. 6 is a plan view showing a part of a conventional lead frame.
９５図はＭ１図に示すインナーリードの内で６書の符号
が付されたインナーリードを示す。第５図に示される如
くインナーリード６の先端部の辺６０はタブ１０１の辺
に対して傾いている。０１はインナーリードのボンディ
ング点、１０１はタブ、１０３はチップ、１０４はバッ
ト、１０５はＡｕ線、６０１，６０２はインナーリード
先端部の角部をそれぞれ示している。ボンディング点Ｏ
８から延びる２直線１＞ 、ｌｌ’ （角度θ、）で
はさまれた領域はボンディング可能な領域すなわち、ボ
ンディング自由度を決定する領域を示す。Figure 95 shows inner leads numbered 6 out of the inner leads shown in Figure M1. As shown in FIG. 5, the side 60 of the tip of the inner lead 6 is inclined with respect to the side of the tab 101. 01 is a bonding point of the inner lead, 101 is a tab, 103 is a chip, 104 is a butt, 105 is an Au wire, and 601 and 602 are corners of the tip of the inner lead, respectively. Bonding point O
The area sandwiched by two straight lines 1> and ll' (angle θ,) extending from 8 indicates a bondable area, that is, an area that determines the bonding degree of freedom.
この直線Ａｘ ＋ Ｉｌ’ は、ボンディング点０１
と各々の角部６０１．６０２とを結ぶように引かれ、直
線１１＋１１’ 間に金線（Ａｕ線）を張ることがで
きる。いいかえれば、チップ上のパッド１０４を直線ｌ
ｉ、１１ 間（図面ではｄｌの距離の間）に形成すれば
、インナーリード６を端子として使用することができる
。これは、チップ上でのパッドのレイアウトの自由度に
も関係するため、自由度が大きい程設計も容易となる。This straight line Ax + Il' is the bonding point 01
and each corner 601, 602, and a gold wire (Au wire) can be stretched between the straight lines 11+11'. In other words, the pad 104 on the chip is a straight line l.
The inner lead 6 can be used as a terminal by forming the inner lead 6 between the terminals i and 11 (in the drawing, between the distance dl). This also relates to the degree of freedom in the layout of pads on the chip, so the greater the degree of freedom, the easier the design.
この様にボンディング領域を決定する理由は、次のよう
である。The reason for determining the bonding area in this way is as follows.
樹脂封止パッケージをインジェクタ１ンモールド技術に
よシ形成する場合、樹脂の注入圧力が高いため、Ａｕ
線流れが生じ、隣接するインナーリード、パッド間に張
られたＡｕ線とショートしたシ、Ａｕ線がタブとショー
トしたシすることがある。When forming a resin-sealed package using injector one-mold technology, the resin injection pressure is high, so Au
Wire flow may occur, resulting in a short-circuit with the Au wire stretched between adjacent inner leads or pads, or a short-circuit between the Au wire and the tab.
しかし、上記の如くボンディング領域を決定することに
より、インジェクションモールド技術を使用しても、前
記シ３−トが発生しがたい。However, by determining the bonding area as described above, the sheet is unlikely to occur even if injection molding technology is used.
第６図に示すインナーリード６′はその先端部の辺６０
がタブ１０１と平行になっている点が第５図に示される
インナーリードと異っている。ボンディング点Ｏ８とＯ
ｌは同一点（すなわち、金ワイヤは同一長さ）となって
いる。笛５回と第６図とを比較してわかるように、金ワ
イヤの長さが同一であっても、直線１１ ｒ Ｊ！’
の角度θ、と直線１１＊１１’ の角度θ、ｆｉ、
θ１〉θ、となっている。すなわち、ボンディング点を
同一として、インナーリードの辺６０ｉタブに対して第
５図の如く傾けた場合と、第６図の如く平行にした場合
には、第５図のインナーリード形状の方がボンディング
自由度（ｄｔ＞ｄｔ）が大きいことがわかる。また、第
６図では実録で示される辺６０が長く多ピンのリードフ
レームに不適当である。The inner lead 6' shown in FIG. 6 has a side 60 at its tip.
This is different from the inner lead shown in FIG. 5 in that the inner lead is parallel to the tab 101. Bonding points O8 and O
l is the same point (ie, the gold wires are the same length). As can be seen by comparing the five whistles and Figure 6, even if the length of the gold wire is the same, the straight line 11 r J! '
angle θ, and the angle θ, fi, of the straight line 11*11'
θ1>θ. In other words, when the bonding point is the same and is tilted to the side 60i tab of the inner lead as shown in Fig. 5, and when it is made parallel to the side 60i tab of the inner lead as shown in Fig. 6, the inner lead shape shown in Fig. 5 has better bonding. It can be seen that the degree of freedom (dt>dt) is large. In addition, the side 60 shown in FIG. 6 is long and unsuitable for a multi-pin lead frame.
第６図において、Ｏｓは従来のボンディング点を示し、
インナーリード先端部の辺は、一点鎖線で、ボンディン
グ自由度を決める直線ｌｓ ｒ Ｉｓ’は二点鎖線で示
される。このように１ボンディング点Ｏｓをタブから遠
ざけた従来方法では、角度θ、が小さくてもボンディン
グ中心とタブとの間隔が長いため、パッド１０４は広範
囲に配置することができボンディング自由度が大きくな
るものの、金ワイヤ長が長くなってしまい高価な半導体
装置となってしまう。In FIG. 6, Os indicates the conventional bonding point,
The side of the tip of the inner lead is shown by a dashed-dotted line, and the straight line ls r Is' that determines the degree of freedom of bonding is shown by a dashed-double-dotted line. In the conventional method in which one bonding point Os is moved away from the tab in this way, even if the angle θ is small, the distance between the bonding center and the tab is long, so the pads 104 can be arranged over a wide range, increasing the degree of freedom in bonding. However, the length of the gold wire becomes long, resulting in an expensive semiconductor device.
第６図に示すインナーリード６′形状の場合でもボンデ
ィング自由度を大きく設計する手法は考えられる。たと
えば、１にンディング点をインナーリード先端部に近接
して設ける（第６図において、ボンディング点Ｏ１をイ
ンナ−リード６′先端部の辺６０に近接して設ける）方
法でちる。しかし、この手法においては、レジンモール
ド時、金ワイヤのループがくずれた場合、ボンディング
点とインナーリード先端部の辺との距離が近いため、金
ワイヤを十分支持できず金ワイヤがインナーリード先端
部の辺とタブとの間にたれ下ると、金ワイヤとタブ又は
チップとがショートしてしまい不良となる。すなわち、
ボンディング点とインナーリード先端部の辺との距離が
長い方が信頼度が高い。Even in the case of the shape of the inner lead 6' shown in FIG. 6, it is possible to consider a method of designing the bonding degree of freedom to be large. For example, the bonding point O1 is provided close to the tip of the inner lead 6' (in FIG. 6, the bonding point O1 is provided close to the side 60 of the tip of the inner lead 6'). However, with this method, if the loop of the gold wire breaks during resin molding, the distance between the bonding point and the side of the tip of the inner lead is so close that the gold wire cannot be supported sufficiently, and the gold wire becomes attached to the tip of the inner lead. If the gold wire hangs down between the side of the tab and the tab, a short circuit will occur between the gold wire and the tab or chip, resulting in a failure. That is,
The longer the distance between the bonding point and the edge of the inner lead, the higher the reliability.
第５図のインナ−リード６先端部の辺６ｏの傾きは、上
記した点をも考慮して設計されている。すなわち、辺６
０のタブに対する傾きを大きくすれば、ボンディング自
由度は大きくなるが、前記の如く信頼度が低下してしま
うため、第１図の如き傾きとしである。The inclination of the side 6o at the tip of the inner lead 6 in FIG. 5 is designed taking the above-mentioned points into consideration. That is, side 6
If the inclination with respect to the tab 0 is increased, the degree of freedom of bonding will be increased, but the reliability will be lowered as described above, so the inclination as shown in FIG. 1 is adopted.
第５図に示されるインナーリード形状は、第６図のボン
ディング点Ｑｏ、ｌ ｏ！ とした２つの場合のそれぞ
れの利点を持ち合せているものでめり、ボンディング自
由度が大きくかつ金ワイヤ長の短くできさらに、信頼度
の高いリードフレーム形状である。The inner lead shape shown in FIG. 5 has the bonding points Qo, lo! in FIG. It has the advantages of the two cases, and has a high degree of freedom in bonding, a short gold wire length, and a highly reliable lead frame shape.
さらに注目すべきは、第１図に示される如く、インナー
リード６〜１１のボンディング点の間隔はタブの角部に
行くに従って大きくなっているため、インナーリード６
．７．８のボンディング点は密集することがない。すな
わち、ボンディング作業が容易に行えるように工夫され
ている。また、インナーリード５，４．３も上記と同様
の工夫がされている。What should be noted further is that, as shown in FIG.
．． 7.8 bonding points are not crowded together. That is, it is devised so that bonding work can be easily performed. Further, the inner leads 5, 4.3 are also designed in the same way as described above.
上記に述べてきたように本発明のｌ／−ト”−ｙレーム
は、タブ角部に行くにしたがってインナーリード先端部
とタブとの距離が短くなっているため、金ワイヤ長が短
くできる。しかも、タブ角部にあるインナーリードの先
端部はタブと平行でないため、ボンディング自由度が大
きくできる。さらＫ、タブ角部に行＜Ｋしたがってイン
ナーリードのボンディング点の間隔を大きくすることに
より、タブ角部にあってもボンディング作業が容易とな
っている。As described above, in the l/-t''-y frame of the present invention, the distance between the inner lead tip and the tab becomes shorter toward the tab corner, so the length of the gold wire can be shortened. Moreover, since the tip of the inner lead at the tab corner is not parallel to the tab, the degree of freedom for bonding can be increased.Furthermore, by increasing the distance between the bonding points of the inner lead, Even if the tab is located at the corner, bonding work is easy.
また、ボンディング自由度が大きい事の利点は、前記し
たばかりでなく、同一のリードフレームに多種のチップ
すなわち、パッド位置の異なるチップを載置することが
できることをも意味し、リードフレームの設計時間の短
縮をも可能とする。第３図、第４図は、第１図に示すリ
ードフレームのタブ上に第１図に示すチップ１０３より
大きなチップ１０３を載置した状態を示す。第４図は第
３図Ｂ、−Ｂ、 断面図でろる。なお、同一部分には
同一符号を付しその説明を省略する。In addition, the advantage of having a large degree of freedom in bonding is not only as mentioned above, but also means that various types of chips, that is, chips with different pad positions, can be placed on the same lead frame, which reduces lead frame design time. It also makes it possible to shorten the 3 and 4 show a state in which a chip 103 larger than the chip 103 shown in FIG. 1 is placed on the tab of the lead frame shown in FIG. Figure 4 is a sectional view of Figures 3B and -B. Note that the same parts are denoted by the same reference numerals and their explanations will be omitted.
第３図に示すように、半導体チップ１０３がタブ吊りリ
ード１０２ａ、１０２ｂ方向に大きな形状になされてい
るが、各Ａｕ線１０５間の距離は充分にあり、前記実施
例と同様の効果がある。As shown in FIG. 3, although the semiconductor chip 103 has a larger shape in the direction of the tab suspension leads 102a and 102b, there is a sufficient distance between each Au wire 105, and the same effect as in the previous embodiment is obtained.
壕だ、さらに、第１図、第３図において注目すべきは、
インナーリード１〜４．１９〜２６゜４１〜４４の先端
部の辺はタブ０辺と平行となっていることである。この
理由は、タブ１０１にチップ１０３を区１定する際に、
タブ吊りリード１０２ａ、１０２ｂ方向にスクラブ（振
動）が加えられ、タブ１０１全体がタブ吊りリード１０
２ａ、１０２ｂ方向に移動するが、前記形状とすること
により、タブの外周がインナーリード１〜４，１９〜２
６゜４１〜４４先端部に接着しない。これにより、タブ
とインナーリードの接触全防止し、（ｉ頼性を向上させ
る。Furthermore, what should be noted in Figures 1 and 3 is the trench.
The sides of the tips of the inner leads 1-4, 19-26 degrees 41-44 are parallel to the zero side of the tab. The reason for this is that when assigning the chip 103 to the tab 101,
A scrub (vibration) is applied in the direction of the tab suspension leads 102a and 102b, and the entire tab 101 is moved to the tab suspension lead 10.
2a and 102b, but by adopting the above shape, the outer periphery of the tab is aligned with the inner leads 1 to 4 and 19 to 2.
6°41-44 Do not adhere to the tip. This completely prevents contact between the tab and the inner lead and improves reliability.
第７図は、前記リードフレームを使用した（；１脂封止
型半導体装置１１０を斜視図で示す。上記半導体装置は
高密度実装可能な面付実装タイプのパッケージであり、
ビン数は、前記本発明のリードフレーム同様４４ビンと
多ピンになっている。シ（脂としては、たとえば安価な
エポキシ系レジンズ：使用される。この＃Ｓ４体装置は
前記本発明のリードフレーム全使用していることより、
Ａｕ線の使用量が短く々っているため、さらに安価なレ
ジン材で封脂されているため、低コストでしかも前記パ
ッケージ動向に対応した小型、薄型軽量、多ビンの条件
を溝足するものである。また、本発明のリードフレーム
を使用しているため、信頼性も向上している。FIG. 7 shows a perspective view of a fat-sealed semiconductor device 110 using the lead frame. The semiconductor device is a surface mounting type package that can be mounted at high density;
The number of bins is 44, which is a large number of pins, similar to the lead frame of the present invention. For example, an inexpensive epoxy resin is used as the resin.Since this #S4 body device uses the entire lead frame of the present invention,
Since the amount of Au wire used is short and it is sealed with a cheaper resin material, it is low cost and meets the requirements of small size, thin and light weight, and multiple bottles that correspond to the packaging trends mentioned above. It is. Furthermore, since the lead frame of the present invention is used, reliability is also improved.
（１１タブの角部に対向するインナーリードの先端とタ
ブの直線部に対向するインナーリードの先端とを円弧状
に形成することにより、多ビンのリードフレームであっ
ても、タブ角部てインナリードと半導体チップとのボン
ディング距離を少さくできることより、金ワイヤ（Ａｕ
ｌ） ）の使用量を減らすことができ、低コストの半
導体装置が提供できる。(11) By forming the tip of the inner lead facing the corner of the tab and the tip of the inner lead facing the straight portion of the tab into an arc shape, even if the lead frame has multiple bins, the inner lead can be inserted at the corner of the tab. Gold wire (Au) can reduce the bonding distance between the leads and the semiconductor chip.
l) It is possible to reduce the usage amount of (1)), and a low-cost semiconductor device can be provided.
（２）タブの角部に対向するインナーリードの先端部の
辺をタブに対して傾きを持って形成したことにより、タ
ブに対向するインナーリード先端の辺が大きいため、イ
ンナーリードのボンディング点をタブ側に近づけてもボ
ンディング自由度を大きくすることができる。(2) The side of the tip of the inner lead facing the corner of the tab is formed at an angle with respect to the tab, so the side of the tip of the inner lead facing the tab is large, making it difficult to bond the inner lead. Even if it is moved closer to the tab side, the degree of freedom in bonding can be increased.
１３）タブの辺中央からタブ角部方向にかけて対向する
複数のインナーリードにおいて各々インナーリードのボ
ンディング点の間隔が上記方向にしたがって、大きく形
成されているため、多ピンのリードフレームであっても
タブ角部に対向するインナーリードのボンディング作業
が容易となり、ボンディング作業の作業性を向上させる
ことができる０
ｆ４） （１）、 ＋２１． （３）より、Ａｕ線の
使用量を低減するとともにボンディングの自由度が大き
く、かつ、ボンディング作業が容易であることより、多
ビンのパッケージであっても、安価で信頼性の高い半導
体装置が得られる。13) In the plurality of inner leads facing each other from the center of the side of the tab to the corner of the tab, the distance between the bonding points of each inner lead is formed to be large in the above direction, so even if the lead frame has a large number of pins, the tab The bonding work of the inner lead facing the corner becomes easy, and the workability of the bonding work can be improved.0 f4) (1), +21. (3) Because the amount of Au wire used is reduced, the degree of freedom in bonding is large, and the bonding work is easy, inexpensive and highly reliable semiconductor devices can be produced even in multi-bin packages. can get.
以上に、本発明者によってなされた発＋３Ａを実施例に
もとづき具体的に説明しだが、本発明は上記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変足可能でちることはいうまでもない。Above, the invention +3A made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist of the invention. Needless to say.
例えば、４４ピン以上のＩＣに適用してもよい。For example, it may be applied to an IC with 44 pins or more.
また、前記実施例ではタブの２辺に対向する各インナー
リード先端を円弧状又は多角形としたが、タブの４辺に
対向する各インナーリードの先端を円弧状又は多角形と
してもよい。この場合には、チップ固定に際して注意を
用するが、全体としての金ワイヤの使用量を著しく低減
することが可能であり、低コストの半導体装置が提供で
きる。Further, in the above embodiment, the tips of the inner leads facing the two sides of the tab are arcuate or polygonal, but the tips of the inner leads facing the four sides of the tab may be arcuate or polygonal. In this case, although care is taken when fixing the chip, it is possible to significantly reduce the overall amount of gold wire used, and a low-cost semiconductor device can be provided.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のリード
フレーム技術に適用した場合について説明したが、それ
に限定さｎるものではない。In the above description, the invention made by the present inventor is mainly applied to lead frame technology for semiconductor devices, which is the background field of application, but the invention is not limited thereto.
たとえば、セラミックパッケージの電極形成、テープキ
ャリアの電極形成技術にも適用できる。For example, it can be applied to electrode formation techniques for ceramic packages and tape carriers.
本発明は、少なくとも多数の電極（リード）を有するパ
ッケージにおいて、チップ角部に対向するＩＩＩ極（イ
ンナーリード）の形成に利用できる。INDUSTRIAL APPLICATION This invention can be utilized for forming the III pole (inner lead) which opposes the corner part of a chip in the package which has at least many electrodes (leads).
第１図は本発明の実施例金示すフレームの平面図を示し
、
第２図は第１図のＢ、−Ｂ１’ 線に沿う断面図を示し
、
第３図は本発明の他の実施例を示すフレームの平面図を
示し、
第４図はＭ３図のＢｔ −Ｂ、’ 線に沼う断面図を
示し、
第５図は本発明のフレームの効果を説明するための平面
図を示し、
第６図は、第５図と比較するための従来７レームの平面
図を示し、
第７図は、本発明のリードフレームを使用した半導体装
置の斜視図を示す。
１〜４４・・・インナーリード、１０１・・・タブ、１
０２ａ、１０２ｂ＝タブ吊りリード、１０３−・・半導
体チップ（チップ）、１０４・・・パット、１０５・・
・Ａｕ線（金ワイヤ）。
代理人 弁理士 高 橋 明 夫−＼第 １ 図
第 ２ 図
第 ３ 図
第 ４ 図
第 ７ 図
／／ＣFIG. 1 shows a plan view of a frame showing an embodiment of the present invention, FIG. 2 shows a sectional view taken along line B and -B1' in FIG. 1, and FIG. 3 shows another embodiment of the invention. FIG. 4 shows a cross-sectional view taken along the line Bt-B,' of the M3 diagram, and FIG. 5 shows a plan view for explaining the effects of the frame of the present invention. FIG. 6 shows a plan view of a conventional seven-frame structure for comparison with FIG. 5, and FIG. 7 shows a perspective view of a semiconductor device using the lead frame of the present invention. 1 to 44...Inner lead, 101...Tab, 1
02a, 102b = tab suspension lead, 103-... semiconductor chip (chip), 104... pad, 105...
・Au wire (gold wire). Agent Patent Attorney Akio Takahashi - Figure 1 Figure 2 Figure 3 Figure 4 Figure 7 //C
Claims (1)
主面の複数の電極端子と電気的に金属細線を介して接続
される複数のインナーリードとを有するとともに、前記
インナーリードは前記タブを囲むように配置されたリー
ドフレームであって、前記タブ角部に対向するインナー
リード先端部と前記タブ外周縁との距離が他のインナー
リード先端部とタブ外周縁との距離より短いことを特徴
とするリードフレーム。 ２、半導体チップを載置するタブと、前記半導体チップ
主面の複数の電極端子と電気的に金属細線を介して接続
される複数のインナーリードとを有するリードフレーム
であって、前記タブの角部近傍に対向するインナーリー
ド先端部の辺と前記タブの角部近傍に対向しないインナ
ーリード先端部の辺とを結ぶ線が円弧状又は多角形とな
るとともに前記タブ角部に対向するインナーリード先端
部とタブ外周縁との距離が最も短いことを特徴とするリ
ードフレーム。 ３、前記タブ角部近傍に対向して設けられたインナーリ
ード先端部の辺の長さは、タブ角部からタブ外周縁に沿
う方向に行くにしたがって短くなることを特徴とする特
許請求の範囲第２項記載のリードフレーム。 ４、前記タブ角部近傍に対向して設けられたインナーリ
ード間相互の金属細線接続点間隔が、タブ角部からタブ
外周縁に沿う方向に行くにしたがって短くなることを特
徴とする特許請求の範囲第２項記載のリードフレーム。 ５、半導体チップと、前記半導体チップを載置固定する
タブ及び前記半導体チップ主面にある電極端子と金属細
線を介して電気的に接続されるインナーリードを有する
リードフレームとを封脂してなる半導体装置であって、
前記タブの角部近傍に対向するインナーリード先端部の
辺と他のインナーリード先端部の辺とを結ぶ線が円弧状
又は多角形となるとともに、前記タブ角部に対向するイ
ンナーリード先端部とタブ外周線との距離が最も短いリ
ードフレームを具備した半導体装置。[Scope of Claims] 1. A tab on which a semiconductor chip is placed, and a plurality of inner leads electrically connected to a plurality of electrode terminals on the main surface of the semiconductor chip via thin metal wires; The lead is a lead frame arranged to surround the tab, and the distance between the inner lead tip facing the tab corner and the tab outer periphery is equal to the distance between the other inner lead tip and the tab outer periphery. A lead frame characterized by its shorter length. 2. A lead frame having a tab on which a semiconductor chip is placed, and a plurality of inner leads electrically connected to a plurality of electrode terminals on the main surface of the semiconductor chip via thin metal wires, the corner of the tab A line connecting the side of the inner lead tip that faces the vicinity of the tab and the side of the inner lead tip that does not face the vicinity of the corner of the tab has an arc shape or a polygon, and the inner lead tip faces the tab corner. A lead frame characterized by the shortest distance between the outer edge of the tab and the outer edge of the tab. 3. Claims characterized in that the length of the side of the tip of the inner lead provided opposite to the vicinity of the tab corner becomes shorter as it goes from the tab corner to the direction along the tab outer periphery. The lead frame described in Section 2. 4. The spacing between the thin metal wire connection points between the inner leads provided oppositely in the vicinity of the tab corner portion becomes shorter as it goes from the tab corner portion to the direction along the tab outer periphery. Lead frame described in scope 2. 5. A semiconductor chip, a tab for mounting and fixing the semiconductor chip, and a lead frame having inner leads that are electrically connected to electrode terminals on the main surface of the semiconductor chip via thin metal wires are sealed together. A semiconductor device,
A line connecting the side of the inner lead tip facing near the corner of the tab and the other side of the inner lead tip has an arc shape or a polygon, and the inner lead tip facing the tab corner A semiconductor device equipped with a lead frame that has the shortest distance from the tab outer circumferential line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216192A JPS6195559A (en) | 1984-10-17 | 1984-10-17 | Lead frame and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216192A JPS6195559A (en) | 1984-10-17 | 1984-10-17 | Lead frame and semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195559A true JPS6195559A (en) | 1986-05-14 |
Family
ID=16684724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216192A Pending JPS6195559A (en) | 1984-10-17 | 1984-10-17 | Lead frame and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195559A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419941A2 (en) * | 1989-09-12 | 1991-04-03 | Kabushiki Kaisha Toshiba | Method of producing a plastic packaged semiconductor device |
| US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
| US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
| JP2007012857A (en) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | Semiconductor device |
| JP2009200253A (en) * | 2008-02-21 | 2009-09-03 | Powertech Technology Inc | Semiconductor device |
-
1984
- 1984-10-17 JP JP59216192A patent/JPS6195559A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419941A2 (en) * | 1989-09-12 | 1991-04-03 | Kabushiki Kaisha Toshiba | Method of producing a plastic packaged semiconductor device |
| US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
| US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
| JP2007012857A (en) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | Semiconductor device |
| JP2009200253A (en) * | 2008-02-21 | 2009-09-03 | Powertech Technology Inc | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149798B1 (en) | Semiconductor device and method of manufacture and lead frame | |
| US6835604B2 (en) | Methods for transverse hybrid LOC package | |
| JP2983620B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6195559A (en) | Lead frame and semiconductor device using the same | |
| JPH0233961A (en) | Lead frame | |
| JPH0955407A (en) | Structure of tape carrier | |
| JP2810626B2 (en) | Semiconductor device | |
| JPH0864748A (en) | Semiconductor device and manufacture thereof | |
| JPH0519958Y2 (en) | ||
| EP0375217B1 (en) | Semiconductor package having an outwardly arced die cavity | |
| JP2521944B2 (en) | Integrated circuit package | |
| JPH0621304A (en) | Manufacture of lead frame and semiconductor device | |
| JP3250992B2 (en) | Stacked chip package | |
| JPH10125850A (en) | Lead frame, semiconductor device and manufacturing method thereof | |
| JP2551354B2 (en) | Resin-sealed semiconductor device | |
| KR940008336B1 (en) | Semiconductor package | |
| JP2595908B2 (en) | Semiconductor device | |
| JP2968769B2 (en) | Resin-sealed semiconductor device | |
| JPH0290558A (en) | Lead frame | |
| JPS6384054A (en) | Resin sealed semiconductor device | |
| JP3331099B2 (en) | Lead-on-chip lead frame, semiconductor device mounting method, and semiconductor device | |
| JPH01128440A (en) | Resin-sealed semiconductor device | |
| JPS63181362A (en) | Lead frame | |
| JPS60226152A (en) | Lead frame | |
| JPH11121677A (en) | Resin encapsulated-type semiconductor device |