JPS6193623A - ２値化回路 - Google Patents
２値化回路Info
- Publication number
- JPS6193623A JPS6193623A JP59214311A JP21431184A JPS6193623A JP S6193623 A JPS6193623 A JP S6193623A JP 59214311 A JP59214311 A JP 59214311A JP 21431184 A JP21431184 A JP 21431184A JP S6193623 A JPS6193623 A JP S6193623A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- hysteresis
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000012431 wafers Nutrition 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の分野］
本発明は、入力信号をあるレベルでスライスして２値化
する回路に関し、特に、半導体焼付装置のマスク上に形
成された集積回路パターンをウェハ上に焼付ける前の工
程において、マスクとウェハの位置合せをするためマス
ク上とウェハ上に形成された位置合せマークの位置を高
精度で検出するために使用する好適な２値化回路に関す
る。
する回路に関し、特に、半導体焼付装置のマスク上に形
成された集積回路パターンをウェハ上に焼付ける前の工
程において、マスクとウェハの位置合せをするためマス
ク上とウェハ上に形成された位置合せマークの位置を高
精度で検出するために使用する好適な２値化回路に関す
る。
［発明の背景］
第１図は、一般的な半導体焼付装置における信号検出部
の概略の構成を示す。同図の装置は、集積回路パターン
およびアライメントマークを具えたマスク１、マスク１
上のパターンを縮少投影するためのレンズ２、感光層を
具えかつアライメントマークを具えたウェハ３、ウェハ
３をＸ、Ｙ。
の概略の構成を示す。同図の装置は、集積回路パターン
およびアライメントマークを具えたマスク１、マスク１
上のパターンを縮少投影するためのレンズ２、感光層を
具えかつアライメントマークを具えたウェハ３、ウェハ
３をＸ、Ｙ。
Ｚ、θ方向に移動可能なステージ４、アライメントマー
ク上をスキャンしマーク上の散乱光を得るための光源と
してのレーザ発振器５、レーザスキャンをするためのポ
リゴンミラー６、ミラー７゜８、プリズム９、アライメ
ントマークからのレーザ散乱光を電気信号に変化するフ
ォトディテクタ１０、およびフォトディテクタ１０によ
り得られた信号を処理しアライメントマーク位置を検出
する信号検出回路１１を備えている。
ク上をスキャンしマーク上の散乱光を得るための光源と
してのレーザ発振器５、レーザスキャンをするためのポ
リゴンミラー６、ミラー７゜８、プリズム９、アライメ
ントマークからのレーザ散乱光を電気信号に変化するフ
ォトディテクタ１０、およびフォトディテクタ１０によ
り得られた信号を処理しアライメントマーク位置を検出
する信号検出回路１１を備えている。
上記の構成により、従来から、マスク１とウェハ３との
位置合せを行なうためｔこ、第２図（ａ＞に示されるよ
うに、マスクアライメントマーク１ａとウエハアライメ
ンマーク３ａをレーザ光により光走査して両者のアライ
メントマークから得られる散乱光をフォトディテクタ１
０により時′系列的に検出し各マークの位置情報を光検
出器の時間情報に変換している。このフォトディテタ１
０の出力は電流信号として出力され、さらに電圧信号に
変換され、第２図（ｂ）のアナログ信号となる。この信
号がオートアライメント信号であり、以下これをＡＡ倍
信号略す。
位置合せを行なうためｔこ、第２図（ａ＞に示されるよ
うに、マスクアライメントマーク１ａとウエハアライメ
ンマーク３ａをレーザ光により光走査して両者のアライ
メントマークから得られる散乱光をフォトディテクタ１
０により時′系列的に検出し各マークの位置情報を光検
出器の時間情報に変換している。このフォトディテタ１
０の出力は電流信号として出力され、さらに電圧信号に
変換され、第２図（ｂ）のアナログ信号となる。この信
号がオートアライメント信号であり、以下これをＡＡ倍
信号略す。
アライメントマーク位置を検出するためには、このＡＡ
倍信号ピーク時間間隔を測定する必要があり、実際には
、第３図（ａ）のようにＡＡ倍信号ピーク値に対応した
スライスレベルに一定のヒステリシスを設けたスライス
信号を作り、このスライス信号とＡＡ倍信号大小を比較
して２値化信号を得、前記時間間隔を測定していた。
倍信号ピーク時間間隔を測定する必要があり、実際には
、第３図（ａ）のようにＡＡ倍信号ピーク値に対応した
スライスレベルに一定のヒステリシスを設けたスライス
信号を作り、このスライス信号とＡＡ倍信号大小を比較
して２値化信号を得、前記時間間隔を測定していた。
しかしながら、このような従来形においては、ＡＡ倍信
号コンパレータ以前に混入する電気的ノイズにより信号
のＳ／Ｎが悪化した場合、第３図（ｂ）のようにノイズ
をも２値化することがあり、先に述べたアライメント位
置間隔の測定動作に誤りを生じるという不都合があった
。
号コンパレータ以前に混入する電気的ノイズにより信号
のＳ／Ｎが悪化した場合、第３図（ｂ）のようにノイズ
をも２値化することがあり、先に述べたアライメント位
置間隔の測定動作に誤りを生じるという不都合があった
。
［発明の目的］
本発明の目的は、２値化回路において、先に挙げた従来
例の欠点を除去し、入力信号のレベルが低く電気的ノイ
ズが大きい場合においても正確な２値化を行うことを可
能とし、例えば半導体焼付装置に適用することによりマ
スクとウェハとの位置合せを高精麿化することにある。
例の欠点を除去し、入力信号のレベルが低く電気的ノイ
ズが大きい場合においても正確な２値化を行うことを可
能とし、例えば半導体焼付装置に適用することによりマ
スクとウェハとの位置合せを高精麿化することにある。
［発明の構成］
上記目的を達成するため本発明では、２値化回路におい
て、入力信号と比較されるスライス信号にヒステリシス
を設け、このスライス信号のヒステリシス特性をこの２
値化回路の入力段に設けられ前記ＡＡ倍信号レベルを適
正化するための利得制御回路へのゲイン情報に基づいて
決定することを特徴とする。
て、入力信号と比較されるスライス信号にヒステリシス
を設け、このスライス信号のヒステリシス特性をこの２
値化回路の入力段に設けられ前記ＡＡ倍信号レベルを適
正化するための利得制御回路へのゲイン情報に基づいて
決定することを特徴とする。
［実施例の説明］
第４図は本発明の一実施例に係る２値化回路の概略の構
成を示す。同図の回路は、先に述べたマスクおよびウェ
ハ上のアライメントパターンのレーザ散乱光を電気信号
に変換したＡＡ倍信号出力するフォトディテクタ１２．
ＡＡ倍信号一定レベルにするためのゲインコントロール
可能な増幅器１３、ＡＡ倍信号ピーク値を検知するピー
クホールド回路１４、ピークホールド回路１４によって
与えられるピーク値をＡ／Ｄ変換するためのＡ／Ｄ変換
器１５、マイクロプロセッサ等を有しゲイン情報および
スライスレベル情報を演算出力する制御部１６、制御部
１６からのゲイン情報に基づき増幅器１３をゲインコン
トロールするゲイン設定回路１７、制御部１６からのス
ライスレベル情報およびゲイン情報をそれぞれスライス
レベル電圧信号およびヒステリシス電圧信号に変換する
Ｄ／Ａ変換器１８および１９、スライスレベル電圧とヒ
ステリシス電圧を電気的に減算しスライス信号を作るた
めの演算回路２０．２値化信号出力により演算回路２０
をコントロールする演算コントロール回路２１、増幅器
１３を介して供給されるＡＡ倍信号演算回路２０からの
スライス信号とを比較し２値化信号を出力するコンパレ
ータ２２を備えている。
成を示す。同図の回路は、先に述べたマスクおよびウェ
ハ上のアライメントパターンのレーザ散乱光を電気信号
に変換したＡＡ倍信号出力するフォトディテクタ１２．
ＡＡ倍信号一定レベルにするためのゲインコントロール
可能な増幅器１３、ＡＡ倍信号ピーク値を検知するピー
クホールド回路１４、ピークホールド回路１４によって
与えられるピーク値をＡ／Ｄ変換するためのＡ／Ｄ変換
器１５、マイクロプロセッサ等を有しゲイン情報および
スライスレベル情報を演算出力する制御部１６、制御部
１６からのゲイン情報に基づき増幅器１３をゲインコン
トロールするゲイン設定回路１７、制御部１６からのス
ライスレベル情報およびゲイン情報をそれぞれスライス
レベル電圧信号およびヒステリシス電圧信号に変換する
Ｄ／Ａ変換器１８および１９、スライスレベル電圧とヒ
ステリシス電圧を電気的に減算しスライス信号を作るた
めの演算回路２０．２値化信号出力により演算回路２０
をコントロールする演算コントロール回路２１、増幅器
１３を介して供給されるＡＡ倍信号演算回路２０からの
スライス信号とを比較し２値化信号を出力するコンパレ
ータ２２を備えている。
以上の構成において、ウェハ上とマスク上の第２図（ａ
）に示すようなアライメントマークをレーザスキャンす
ることによって得られる光学散乱信号は、フォトディテ
クタ１２により電流信号に変換されさらに電圧信号に変
換されて第２図（ｂ）のようなＡＡ倍信号して出力され
る。このＡＡ倍信号ウェハやマスクパターンの形状、ウ
ェハ表面に塗布される材質等により散乱光の強度が違う
ことから、ウェハ個別にレベルが異っている。そのため
、以後の信号処理上必要とされる適正なＡＡ信号レベル
を得るために増幅器１３により増幅を行なう場合、ウェ
ハおよびマスク等の状態に応じたゲインを選ぶ必要があ
る。このため、ピークホールド回路１４によって検知さ
れた△Ａ信号ピーク値の電圧レベル情報を制御部１６に
入力し、予め記憶されている適正なＡＡ信号レベルとこ
のピーク値レベルを比較して必要なゲインを算出しゲイ
ン設定回路１７にゲイン情報を与える。ゲイン設定回路
１７は入力されたゲイン情報により増幅器１３の増幅率
を変えてゲインコントロールを行う。
）に示すようなアライメントマークをレーザスキャンす
ることによって得られる光学散乱信号は、フォトディテ
クタ１２により電流信号に変換されさらに電圧信号に変
換されて第２図（ｂ）のようなＡＡ倍信号して出力され
る。このＡＡ倍信号ウェハやマスクパターンの形状、ウ
ェハ表面に塗布される材質等により散乱光の強度が違う
ことから、ウェハ個別にレベルが異っている。そのため
、以後の信号処理上必要とされる適正なＡＡ信号レベル
を得るために増幅器１３により増幅を行なう場合、ウェ
ハおよびマスク等の状態に応じたゲインを選ぶ必要があ
る。このため、ピークホールド回路１４によって検知さ
れた△Ａ信号ピーク値の電圧レベル情報を制御部１６に
入力し、予め記憶されている適正なＡＡ信号レベルとこ
のピーク値レベルを比較して必要なゲインを算出しゲイ
ン設定回路１７にゲイン情報を与える。ゲイン設定回路
１７は入力されたゲイン情報により増幅器１３の増幅率
を変えてゲインコントロールを行う。
制御部１６は、また、ＡＡ倍信号ピーク値レベル情報を
もとに、ピーク値電圧レベルが大の場合はスライスレベ
ル全体を大きく、ピーク値電圧レベルが小の場合にはス
ライスレベル全体を小さくするような適正スライスレベ
ルを算出しＤ／Ａ変換器１８に出力する。
もとに、ピーク値電圧レベルが大の場合はスライスレベ
ル全体を大きく、ピーク値電圧レベルが小の場合にはス
ライスレベル全体を小さくするような適正スライスレベ
ルを算出しＤ／Ａ変換器１８に出力する。
制御部１６は、さらに、本発明の主眼であるヒステリシ
スに対し、先に述べたゲイン設定回路１７へ与えたのと
同様のゲイン情報をＤ／Ａ変換器１９に出力する。これ
は、ＡＡ信号レベルを適正化するように増幅器１３のゲ
インを制御する場合、ＡＡ信号中に含まれるノイズは、
増幅器１３のゲインに比例することから、ＡＡ倍信号ピ
ーク値が小さく、増幅器１３のゲインが大きければヒス
テリシスを大きくし、一方、増幅器１３のゲインが小さ
ければヒステリシスを小さくするのである。
スに対し、先に述べたゲイン設定回路１７へ与えたのと
同様のゲイン情報をＤ／Ａ変換器１９に出力する。これ
は、ＡＡ信号レベルを適正化するように増幅器１３のゲ
インを制御する場合、ＡＡ信号中に含まれるノイズは、
増幅器１３のゲインに比例することから、ＡＡ倍信号ピ
ーク値が小さく、増幅器１３のゲインが大きければヒス
テリシスを大きくし、一方、増幅器１３のゲインが小さ
ければヒステリシスを小さくするのである。
演算回路２０は、演算コントロール回路２１により、第
３図（Ｃ）に示すように、２値化信号オン時はスライス
レベルよりヒステリシスを電気的に減算し、２値化信号
オフ時にはスライスレベルよりのヒステリシス減算は行
なわないというコントロールを受け、スライス信号にヒ
ステリシスをもたせる。したがって、演算回路２０は、
例えば第５図に示すように、演算コントロール回路２１
からの制御信号によりＤ／Ａ変換器１９の出力とグラン
ド電位とを切換えるスイッチ３１と、このスイッチ３１
の出力をＤ／Ａ変換器１８の出力から減算する減算回路
３２とによって構成することができる。
３図（Ｃ）に示すように、２値化信号オン時はスライス
レベルよりヒステリシスを電気的に減算し、２値化信号
オフ時にはスライスレベルよりのヒステリシス減算は行
なわないというコントロールを受け、スライス信号にヒ
ステリシスをもたせる。したがって、演算回路２０は、
例えば第５図に示すように、演算コントロール回路２１
からの制御信号によりＤ／Ａ変換器１９の出力とグラン
ド電位とを切換えるスイッチ３１と、このスイッチ３１
の出力をＤ／Ａ変換器１８の出力から減算する減算回路
３２とによって構成することができる。
コンパレータ２２は、演算回路２０から入力されるスラ
イス信号とゲインコントロールされたＡＡ倍信号の比較
を行い２値化信号を出力する。
イス信号とゲインコントロールされたＡＡ倍信号の比較
を行い２値化信号を出力する。
このように、ＡＡ倍信号適正レベルに増幅するためのゲ
イン設定値の大小によりヒステリシスの大小を変えるこ
とによって第３図（ｄ）のごとく誤りのない２値化を行
うことができる。
イン設定値の大小によりヒステリシスの大小を変えるこ
とによって第３図（ｄ）のごとく誤りのない２値化を行
うことができる。
［実施例の変形例］
なお、上述においては、ＡＡ倍信号ピーク値を検出して
スライスレベルおよびゲインを決定する制御部は、マイ
クロプロセッサにより処理を行なうものとして説明した
が、この制御部を専用の電気回路により構成することも
可能である。
スライスレベルおよびゲインを決定する制御部は、マイ
クロプロセッサにより処理を行なうものとして説明した
が、この制御部を専用の電気回路により構成することも
可能である。
［発明の効果コ
以上説明したように本発明によれば、ＡＡ倍信号スライ
ス信号により２値化する場合において、ＡＡ倍信号適正
レベルに増幅するためのゲインの大小に対応してヒステ
リシス量を調節することにより光学的、電気的なノイズ
の増大によって誤動作を生じることなく２値化を行なう
ことが可能になる。
ス信号により２値化する場合において、ＡＡ倍信号適正
レベルに増幅するためのゲインの大小に対応してヒステ
リシス量を調節することにより光学的、電気的なノイズ
の増大によって誤動作を生じることなく２値化を行なう
ことが可能になる。
また、ＡＡ信号ピーク値の変化に対するヒステリシス堡
の変化の割合を例えばソフトウェアにより自由に変える
ことができることから、半導体焼付装置の位置合せに適
用して電気的ノイズ変動した場合あるいは種々のマスク
またはウェハを使用することにより光学的ノイズが変動
した場合等においても適確な２値化が行なわれ、高精度
の位置合せを行なうことが可能となる。
の変化の割合を例えばソフトウェアにより自由に変える
ことができることから、半導体焼付装置の位置合せに適
用して電気的ノイズ変動した場合あるいは種々のマスク
またはウェハを使用することにより光学的ノイズが変動
した場合等においても適確な２値化が行なわれ、高精度
の位置合せを行なうことが可能となる。
第１図は、一般的な半導体焼付装置における信号検出部
の概略構成図、 第２図（ａ）は、ウェハアライメントマークとマスクア
ライメントマークの形状を示す説明図、第２図（ｂ）は
、ＡＡ倍信号示す波形図、第３図（ａ）〜（ｄ）は、そ
れぞれＡＡ倍信号２値化状態を示す波形図、 第４図は、本発明の一実施例に係る２値化回路を示すブ
ロック回路図、 第５図は、第４図における演算回路部分のより具体的な
例を示す回路図である。 １：マスク、２：レンズ、３：ウェハ、４：ステージ、
５：レーザ発振器、６：ポリゴンミラー、７．８：ミラ
ー、９ニブリズム、１０：フォトディテクタ、１１：信
号検出回路、１２：フォトディテクタ、１３：増幅器、
１４：ピークホールド回路、１５：Ａ／Ｄ変換器、１６
：制御部、１７：ゲイン設定回路、１８、１９： Ｄ／
Ａ変換器、２０：演算回路、２１：演算コントロール回
路、２２：コンパレータ。 第１ 図 、Ｕ 第２ 図 （ａ） （ｂ）
の概略構成図、 第２図（ａ）は、ウェハアライメントマークとマスクア
ライメントマークの形状を示す説明図、第２図（ｂ）は
、ＡＡ倍信号示す波形図、第３図（ａ）〜（ｄ）は、そ
れぞれＡＡ倍信号２値化状態を示す波形図、 第４図は、本発明の一実施例に係る２値化回路を示すブ
ロック回路図、 第５図は、第４図における演算回路部分のより具体的な
例を示す回路図である。 １：マスク、２：レンズ、３：ウェハ、４：ステージ、
５：レーザ発振器、６：ポリゴンミラー、７．８：ミラ
ー、９ニブリズム、１０：フォトディテクタ、１１：信
号検出回路、１２：フォトディテクタ、１３：増幅器、
１４：ピークホールド回路、１５：Ａ／Ｄ変換器、１６
：制御部、１７：ゲイン設定回路、１８、１９： Ｄ／
Ａ変換器、２０：演算回路、２１：演算コントロール回
路、２２：コンパレータ。 第１ 図 、Ｕ 第２ 図 （ａ） （ｂ）
Claims (1)
- １、入力信号とスライス信号とを比較し両者の信号レベ
ルの大小に応じた２値化信号を出力する回路において、
該スライス信号にヒステリシスを設ける手段と、該スラ
イス信号のヒステリシス特性を該２値化回路への入力信
号を適正なレベルに増幅するためのゲイン情報に基づい
て制御する手段とを設けたことを特徴とする２値化回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214311A JPS6193623A (ja) | 1984-10-15 | 1984-10-15 | ２値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214311A JPS6193623A (ja) | 1984-10-15 | 1984-10-15 | ２値化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6193623A true JPS6193623A (ja) | 1986-05-12 |
Family
ID=16653639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59214311A Pending JPS6193623A (ja) | 1984-10-15 | 1984-10-15 | ２値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176010A (ja) * | 1999-12-10 | 2001-06-29 | Seiko Epson Corp | 磁気パターンの認識装置、認識方法、および、情報記録媒体 |
-
1984
- 1984-10-15 JP JP59214311A patent/JPS6193623A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176010A (ja) * | 1999-12-10 | 2001-06-29 | Seiko Epson Corp | 磁気パターンの認識装置、認識方法、および、情報記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59163506A (ja) | 電子ビ−ム測長装置 | |
| EP0105185B1 (en) | Target body position measuring method for charged particle beam fine pattern exposure system | |
| JPH0212215A (ja) | カメラ用距離検出装置 | |
| US4652738A (en) | Edge detecting device in optical measuring instrument | |
| EP0332781A2 (en) | Optical measuring device | |
| JPS6193623A (ja) | ２値化回路 | |
| JPS60168149A (ja) | 位置合わせ信号処理装置 | |
| JPH0565001B2 (ja) | ||
| JPS6193626A (ja) | ２値化回路 | |
| US6326606B2 (en) | Method and apparatus for checking shape | |
| US4050821A (en) | Linewidth measurement method and apparatus | |
| JP2507370B2 (ja) | 試料面位置測定装置 | |
| JPH10227632A (ja) | 対象物の距離測定用光学装置および光学測定装置から対象物への距離測定方法 | |
| KR970004476B1 (ko) | 웨이퍼 정렬시스템의 웨이퍼 수평상태 자동측정장치 | |
| JPS58168904A (ja) | 位置変位検出装置 | |
| JPH05322559A (ja) | 光学式変位センサ | |
| JPS58190704A (ja) | 線巾の測定方法 | |
| JPS56153732A (en) | Method for exposure of electronic beam | |
| JPH05209717A (ja) | 半導体位置検出素子信号処理回路 | |
| JPH05275314A (ja) | ステッパ | |
| JPS61170605A (ja) | 半導体ウエ−ハの傾き検出装置 | |
| JPS61120908A (ja) | マ−ク位置検出装置 | |
| JPS5992528A (ja) | パタ−ン検査方法および検査装置 | |
| JPH0377006A (ja) | 物体形状計測装置 | |
| JPS6125281A (ja) | カラ−マ−クセンサ |