JPS6191960A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6191960A JPS6191960A JP21384384A JP21384384A JPS6191960A JP S6191960 A JPS6191960 A JP S6191960A JP 21384384 A JP21384384 A JP 21384384A JP 21384384 A JP21384384 A JP 21384384A JP S6191960 A JPS6191960 A JP S6191960A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- base region
- collector
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、バイポーラトランジスタ素子を含む半昨体集
積回路に関するものでめる・ 口、従来の技術 従来、バイボー２・トランジスタ素子を基本構成素子と
する半導体集積回路においては、ベース領域の平向図形
が正方形または長方形であった。
積回路に関するものでめる・ 口、従来の技術 従来、バイボー２・トランジスタ素子を基本構成素子と
する半導体集積回路においては、ベース領域の平向図形
が正方形または長方形であった。
従って、ベースとコネクタとの間のＰＮ接会に逆方向電
圧が印加された状態では、その四隅の角頂点において電
界が集中する０その結果、ベース領域の不純物＃菫とコ
ネクタ領域の不純物濃度とで決まる本来のＷ壊亀圧（約
２０Ｖ）より約３ｖ低い電圧から前部的破壊電流が流れ
始めていた。この前駆的級Ｗ電流は、本来の破壊電圧に
おいて、ｌＸｌ０−”〜ｌＸｌ０−”Ａである。この現
象自体は。
圧が印加された状態では、その四隅の角頂点において電
界が集中する０その結果、ベース領域の不純物＃菫とコ
ネクタ領域の不純物濃度とで決まる本来のＷ壊亀圧（約
２０Ｖ）より約３ｖ低い電圧から前部的破壊電流が流れ
始めていた。この前駆的級Ｗ電流は、本来の破壊電圧に
おいて、ｌＸｌ０−”〜ｌＸｌ０−”Ａである。この現
象自体は。
ベース領域の深さが浅くなった仁と、および、写Ａ雌刻
技術の進歩に伴ない、４Ｎ形のベース領域の４隅が直角
に近くなったことによシ、′電界集中が強くなり、その
結果、明確に観測される電流量に達したものである。
技術の進歩に伴ない、４Ｎ形のベース領域の４隅が直角
に近くなったことによシ、′電界集中が強くなり、その
結果、明確に観測される電流量に達したものである。
他方、従来の回路設計では、ｌＸｌ０−−Ａ以上の電流
を扱ってきた０しかし現在は、半導体集積回路の島集積
化と低消費電力化の要求から、１個のトランジスタ素子
における電流量を、より小さな値まで考慮して設計する
必要が生じてらる。従って、上記の前部的破壊電流の存
在は、コレクタとベースとの間の破壊電圧の実効的低下
として扱われなけれ＃′ｉならない。しかも今後は、ス
イッチング速度の高速化の要求から、コレクタを流の？
ＥＩＪ’Ｍ夏化、つま夛、コレクタ領域の不純物濃度の
高濃度化を図る方向にめる。この方向は、ベース領域の
不純″物濃度とコレクタ領域の不純物１ｌＪｋ度で決ま
る本来のｆｉｉｋ２電圧をよシ低下させる方向であるた
めｓ ｕ’ｌＪ札的破壊電流による破壊電圧の実効的低
下はｌ大な問題になる〇 ハ、兄明が解決しようとする問題点 上記のように、従来の半棉体集植回路におけるトランジ
スタ素子のベース領域の四隅の角頂点における電界集中
によって、コレクタｅベース接合の破壊１、出が実効的
に低下するという問題点がある。
を扱ってきた０しかし現在は、半導体集積回路の島集積
化と低消費電力化の要求から、１個のトランジスタ素子
における電流量を、より小さな値まで考慮して設計する
必要が生じてらる。従って、上記の前部的破壊電流の存
在は、コレクタとベースとの間の破壊電圧の実効的低下
として扱われなけれ＃′ｉならない。しかも今後は、ス
イッチング速度の高速化の要求から、コレクタを流の？
ＥＩＪ’Ｍ夏化、つま夛、コレクタ領域の不純物濃度の
高濃度化を図る方向にめる。この方向は、ベース領域の
不純″物濃度とコレクタ領域の不純物１ｌＪｋ度で決ま
る本来のｆｉｉｋ２電圧をよシ低下させる方向であるた
めｓ ｕ’ｌＪ札的破壊電流による破壊電圧の実効的低
下はｌ大な問題になる〇 ハ、兄明が解決しようとする問題点 上記のように、従来の半棉体集植回路におけるトランジ
スタ素子のベース領域の四隅の角頂点における電界集中
によって、コレクタｅベース接合の破壊１、出が実効的
に低下するという問題点がある。
二０問題点を層決するための手段
本発明の半導体装置は、ベース領域の平面図形ｔ８角形
にしたトランジスタ素子全基本構成素子としている。
にしたトランジスタ素子全基本構成素子としている。
ホ１発明の作用
本発明の半導体装ｔｊｔｋ構成するトランジスタ素子の
ベース領域は、平面図形が８角形となっているので、図
形の各頂点の角度は、従来の９０°から１３５°に広け
られている。その結果、頂点に２ける電界集中が緩オロ
され、実効的破猥電圧の低下を防止する。
ベース領域は、平面図形が８角形となっているので、図
形の各頂点の角度は、従来の９０°から１３５°に広け
られている。その結果、頂点に２ける電界集中が緩オロ
され、実効的破猥電圧の低下を防止する。
へ、実施例
つきに本発明を実施例によシ説明スる。
第１図は本発明の一実施？１１の要部平面図である。
図において、集積回路基板のシリコン領域１１内にある
ベース領域１２は、”８角形の平面図形となっている。
ベース領域１２は、”８角形の平面図形となっている。
これは、フォトレジストの蕗光・現像操作によって、図
形１２の内側の７オトレジストを除去したのち、残った
フォトレジス）ｆマスクとして、選択的にボロンｔイ゛
オン注入することによりベース領域１２が一回の写真蝕
刻工程にて形成される。なお、１３はベースコンタクト
、１４はエミ、り領域、１５はコレクタコンタクトであ
る。
形１２の内側の７オトレジストを除去したのち、残った
フォトレジス）ｆマスクとして、選択的にボロンｔイ゛
オン注入することによりベース領域１２が一回の写真蝕
刻工程にて形成される。なお、１３はベースコンタクト
、１４はエミ、り領域、１５はコレクタコンタクトであ
る。
第２図は、８角形のベース領域が２回の写真蝕刻工程に
よって形成された実施例の平面図でめる０第２図におい
て、二酸化シリコンで覆われたシリコン基板に、写真蝕
刻により、石辺部が台形のシリコン領域２１を形成し、
つぎに、圧送が台形のマスク１６を亀ねて、前記右辺の
台形との兼ね合いで、シリコン領域２１内に８角形の領
域２２【形成し、領域２２にボロンを選択的にイオン注
入してベース領域２２に形成したものでおる０ト０発明
の効果 上述りと２’ ９ ｓ隅部の電界集中を緩和することに
より、コレクタとベースとの間の破壊電圧が高いことが
必散でめる、ダイオード破Ｍ現歇【用いた卜報軒込型耽
出し専用メモリの設計・製造が６易になる。また、符来
、コレクタ、領域の不純物濃度の尚角度化による超高速
論理用の牛壱体集槓回路の設計・製造を可能にする。な
お、ベース領域の平向図形を８角形以上の多角形にする
こともできるが、ベース面積が小さい集積回路用トラン
ジスタ系子では、８角形１与真蝕刻時にはぼ円ルになる
０従って、８角形以上の多角形にすることによる効果は
Ｊ９＋待できない０
よって形成された実施例の平面図でめる０第２図におい
て、二酸化シリコンで覆われたシリコン基板に、写真蝕
刻により、石辺部が台形のシリコン領域２１を形成し、
つぎに、圧送が台形のマスク１６を亀ねて、前記右辺の
台形との兼ね合いで、シリコン領域２１内に８角形の領
域２２【形成し、領域２２にボロンを選択的にイオン注
入してベース領域２２に形成したものでおる０ト０発明
の効果 上述りと２’ ９ ｓ隅部の電界集中を緩和することに
より、コレクタとベースとの間の破壊電圧が高いことが
必散でめる、ダイオード破Ｍ現歇【用いた卜報軒込型耽
出し専用メモリの設計・製造が６易になる。また、符来
、コレクタ、領域の不純物濃度の尚角度化による超高速
論理用の牛壱体集槓回路の設計・製造を可能にする。な
お、ベース領域の平向図形を８角形以上の多角形にする
こともできるが、ベース面積が小さい集積回路用トラン
ジスタ系子では、８角形１与真蝕刻時にはぼ円ルになる
０従って、８角形以上の多角形にすることによる効果は
Ｊ９＋待できない０
第１図は本発明の一実施例の要部平面図、第２図は本発
明の他の実施例の要部平面図である０１１．２１・・・
・・・シリコン１１１Ｌ１２．．２２・・・・・・ベー
ス９５ｉ域％ １３・・・・・・ベースコンタクト、
１４・・・・・・エミッタ領域、１５・・・・・・コレ
クタコンタクト、１６・・・・・・マスク穴。
明の他の実施例の要部平面図である０１１．２１・・・
・・・シリコン１１１Ｌ１２．．２２・・・・・・ベー
ス９５ｉ域％ １３・・・・・・ベースコンタクト、
１４・・・・・・エミッタ領域、１５・・・・・・コレ
クタコンタクト、１６・・・・・・マスク穴。
Claims (1)
- ベース領域の平面図形が８角形であるバイポーラトラン
ジスタ素子を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21384384A JPS6191960A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21384384A JPS6191960A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191960A true JPS6191960A (ja) | 1986-05-10 |
Family
ID=16645937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21384384A Pending JPS6191960A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191960A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328064A (ja) * | 1986-07-22 | 1988-02-05 | Canon Inc | 光電変換装置 |
| JPH02165678A (ja) * | 1988-12-20 | 1990-06-26 | Matsushita Electron Corp | Ｍｏｓトランジスタ |
| US5468989A (en) * | 1988-06-02 | 1995-11-21 | Hitachi, Ltd. | Semiconductor integrated circuit device having an improved vertical bipolar transistor structure |
| JP2002004648A (ja) * | 2000-06-23 | 2002-01-09 | Mikuni:Kk | メッシュフェンス用継手 |
-
1984
- 1984-10-12 JP JP21384384A patent/JPS6191960A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328064A (ja) * | 1986-07-22 | 1988-02-05 | Canon Inc | 光電変換装置 |
| US5468989A (en) * | 1988-06-02 | 1995-11-21 | Hitachi, Ltd. | Semiconductor integrated circuit device having an improved vertical bipolar transistor structure |
| JPH02165678A (ja) * | 1988-12-20 | 1990-06-26 | Matsushita Electron Corp | Ｍｏｓトランジスタ |
| JP2002004648A (ja) * | 2000-06-23 | 2002-01-09 | Mikuni:Kk | メッシュフェンス用継手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821834B2 (en) | Ion implantation methods and transistor cell layout for fin type transistors | |
| US6621123B1 (en) | Semiconductor device, and semiconductor integrated device | |
| JPS6191960A (ja) | 半導体装置 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| TW557516B (en) | Method of manufacturing semiconductor device and method of forming photomask | |
| JP3079369B2 (ja) | 半導体素子の製造方法 | |
| JPH04132264A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| CN111244156B (zh) | 一种调节jfet夹断电压的结构及制作方法 | |
| US20070072356A1 (en) | Method for reducing positive charges accumulated on chips during ion implantation | |
| KR19990004939A (ko) | 반도체 장치 제조 방법 | |
| JPS59208784A (ja) | 半導体装置の製造方法 | |
| JPS6228587B2 (ja) | ||
| KR960010735B1 (ko) | 롬의 구조 및 제조방법 | |
| JPH01238166A (ja) | 半導体装置 | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| KR100332472B1 (ko) | 정전기보호회로를구비한반도체장치의제조방법 | |
| JPH02170437A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| CN118610207A (zh) | 一种过压浪涌保护器件及其制造方法 | |
| JPS58158965A (ja) | 半導体装置 | |
| JPH04356965A (ja) | 半導体装置 | |
| JPS58194362A (ja) | 電子デバイス | |
| JP2001111043A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH0376124A (ja) | 半導体装置 | |
| KR20020017725A (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| JPH0410533A (ja) | 半導体装置の製造方法 |