JPS619020A - Ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、アナログ・デジタル技術さらにはＡ／Ｄ変
換回路に適用して特に有効な技術に関するもので、たと
えば、Ａ／Ｄ変換を比較的小規模に行なうのに利用して
有効な技術に関するものである。

〔背景技術〕

例えば、それほどの精密さを要求されない普及タイプの
制御装置などでは、アナログ信号を２ビットあるいは３
ビット程度のデジタル信号に変換できる簡単なＡ／Ｄ変
換回路があると便利である。

また、半導体集積回路装置の内部回路を外部からデジタ
ル信号を与えてテストする場合に、そのテスト用デジタ
ル信号を一部アナログ信号に変換してから半導体集積回
路装置内に入力させ、その半導体集積回路装置内にてデ
ジタル信号に変換しなおしてから被テスト回路に与える
ようにすれば。

そのテスト信号のための信号端子を少なくすることがで
きるなどの利点が得られる。

しかしながら、従来のＡ／Ｄ変換回路は、例えば８ビッ
トあるいはそれ以上の分解精度をもつべく高精度かつ大
規模に構成されたものがほとんどで、アナログ信号を２
ビットあるいは３ビット程度のデジタル信号に簡単に変
換する用途には、甚だしく過剰仕様となってしまう。例
えば、１９８１年に朝食書店発行の集積回路ハンドブッ
ク２２２゜２２３頁には、追従比較型のＡ／Ｄ変換回路
が記載されているが、このようなＡ／Ｄ変換回路を上述
したごとき用途に使用するには、その構成および動作が
複雑過ぎるために、無駄な要素が非常に、　　　　　　
　　多くなる。

また、複数のアナログ比較回路を用いて２あ番いは３ビ
ット程度のＡ／Ｄ変換を行な′わせるという例もあるが
、これを行なうための比較回路を構成するためには半導
体集積回路化された演算増幅器が複数個必要であった。

また、比較動作のための基準レベルを発生しなければな
らなかった。従って、その構成はかなり複雑かつ大規模
となっていた。少なくとも、半導体集積回路装置内の一
部あるいは小規模な装置にて手軽に使用するという訳に
は行かなかった。このようなことが本宛明者の検討によ
って明らかとなった。

〔発明の目的〕

この発明の目的は、簡単かつ合理的な無駄の少ない構成
でもって、アナログ信号を比較的少レット数のデジタル
信号に効率よく変換することかでき、これにより比較的
小規模な装置内にても手軽に使用できるようにしたＡ／
Ｉ？変換技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規？ な特徴については５本明細書の記述および添附図　　　
　　　　（ｙ面から明らかになるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、互いにしきい値の異なる複数のスイッチング
素子を使用することにより、簡単かつ合理的な無駄の少
ない構成でもって、アナログ信号を比較的少ビット数の
デジタル信号に効率よく変換することができ、これによ
り比較的小規模な装置内にても手軽に使用できるＡ／Ｄ
変換回路を提供する。という目的を達成するものである
。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお１図面において同一符号は同一あるいは相当部分を
示す。

□先ず、この発明の一実施例によるＡ／Ｄ変換回路は、
互いにしきい値レベルの異なる複数のスイッチング素子
を備え、各−スイッチング素子の制御端子にアナログ信
号を共通に入力させるとともに、各スイッチング素子の
導通状態をそれぞれ１ビットずつの２値デジタル信号と
して並列に取出すようにしたものである。

第１図は上記Ａ／Ｄ変換回路を具体的に示す。

同図に示すＡ／Ｄ変換回路１０では、上記複数のスイッ
チング素子として、共通のアナログ信号入力に対して相
補的に導通制御される２種類のスイッチング素子が使用
されている。さらに具体的には、この実施例では、上記
２種類のスイッチング素としてｐｎｐ型バイポーラトラ
ンジスタＱｌｌとｎｐｎ型六イボーラトランジスタＱ１
２が使用されている。この２つのトランジスタＱユ１．
Ｑ１２のベースにアナログ信号電圧Ｖｉが共通に入力さ
れるようになっている。その一方のｐｎｐ型バイポーラ
トランジスタＱｌｌは、そのエミッタが抵抗あるいは定
電流回路による負荷１を介して正電源Ｖｃｃに接続され
ている。また、その他方のｎｐｎ型バイポーラトランジ
スタＱ１２は、そのコレクタが抵抗あるいは定電流回路
による負荷１を介して正電鯨Ｖｃｃに接続されている。

そして、一方のトランジスタＱ□の導通状態が、Ｈ゛″
′　（高レベル）と′Ｌ”　（低レベル）の２値のデジ
タル信号として、そのエミッタ側からインバータＬ１を
介して取出されるようになっている。また、他方のトラ
ンジスタＱ１２のへ通状態が、ＩＩ　Ｈ＃ｌ　　（高レ
ベル）とｔｇＬＨ（低レベル）の２値のデジタル信号と
して、そのコレクタ側からインバータＬ２を介して取出
されるようになっている。これにより、この実施例の場
合は、アナログ信号電圧ＶｉがＡとＢの２ビット並列型
のデジタル信号出力Ｄｏｕｔに変換されるようになって
いる。

次に、その動作について説明する。

第１図において、先ず、アナログ信号電圧Ｖｉが最も低
い電位のとき、つまり２つのバイポーラトランジスタＱ
　ｕ、ｔ　Ｑ　ｘ２のいずれのしきい値よりも負側にあ
るときは、ｐｎｐ型バイポーラトランジスタｑｔｔだけ
が導通する。これにより、デジタル信号出力Ｄｏｕｔの
状態は、Ａ＝　、、　Ｈ，、、Ｂ　＝＝　ｔｒ　Ｌ　＃
１の状態となる。次に、上記アナログ信号電圧Ｖｉが中
間電位にあるとき、つまりｐｎｐ型バイポーラトランジ
スタＱｌｌのしきい値（ベース・エミッタ間電圧）より
も負側にあって、かつｎｐｎ型バイポーラトランジスタ
Ｑ１２のしきい値よりも正側にあるときは、両トランジ
スタＱ　＊ｘ　＋　Ｑ　１２共に導通状態となる。この
ときのデジタル信号出力Ｄｏｕｔ。

の状態は、Ａ　＝Ｉｔ　Ｈ１１、Ｂ　＝”　Ｌ　ＩＩの
状態となる。

さらに、上記アナログ信号電圧Ｖｉが最も高い電位にな
ると、つまりｐｎｐ型バイポーラトランジスタＱｕｔと
ｎｐｎ型バイポーラトランジスタＱ１２のいずれのしき
い値よりも正側にあるときは、両トランジスタＱ　ｕ　
ｔ　Ｑ　１２共に導通状態となる。このときデジタル信
号出力Ｄｏｕｔの状態は、Ａ＝“Ｈ”。

Ｂ　＝　ｓｒ　Ｌ　Ｂｙの状態となる。さらに、上記ア
ナログ信号電圧Ｖｉが最も高い電位になると、つまりＰ
ｎｐ型バイボニラトランジスタＱｌｌとｎｐｎ型バイポ
ーラトランジスタＱ１２のいずれのしきい値よりも正側
にあるときは、一方のトランジスタＱｉｉが非導通状態
になる一方、他方のトランジスタＱ１２が導通状態とな
る。これにより、デジタル信　　　　　　ｆ号出力Ｄｏ
ｕｔの状態は、Ａ＝“Ｌ＃ｌ　、　１３　＝＝　ＩＩＨ
ＩＩの状態となる。

以上の動作を整理すると１次の表１のようになる。

表１　（１におけるＶｉとＡ　Ｂの対、以上のようにし
て、アナログ信号電位Ｖｉから２ビット（Ａ、Ｂ）の並
列デジタル信号出力ＤｏｕｔがＡ／Ｄ変換されて出力さ
れる。そして、そのＡ／Ｄ変換の動作を行なうための回
路は、僅かな数のスイッチング素子および論理素子など
によって、非常に簡単かつ合理的に無駄なく構成されて
いる。

これにより、比較的小規模な装置内にても手軽に使用す
ることができる。又、アナログ信号電圧Ｖｉの特別な場
合として、３値論理信号を考えると、本方式番；よるＡ
／Ｄ変換器は、３値論理から２値論理への変換器として
用いられることがわかる。

第２図は、上記Ａ／Ｄ変換回路と組んで使用するのに適
したＤ／Ａ変換回路の一例を示す。

同図に示すＤ／Ａ変換回路２０は、複数のコレクタ電極
を有する多電極構造のｎｐｎ型バイポーラトランジスタ
Ｑ３ｕ＋Ｑｍを用１）で構成される。

このトランジスタＱｓｔｓＱａｚの各ベースに定電流回
路２から一定電流が供給される。このトランジスタＱ　
ｓｌ　ｅ　Ｑ　３２の各ベースにはそれぞれ定電流回路
２から一定電流Ｉｏが供給・される。さらに、上記トラ
ンジスタＱ３ｕｙＱ３２オン、オフを制御するためのト
ランジスタＱ２ｔｙＱ２２が設けられている。

そして、このトランジスタＱ２ｔ＊Ｑ２２がそれぞれデ
ジタル信号Ａ’、Ｂ’によってそれぞれスイッチング制
御されるようになっている。

上記多電極構造のｎｐｎ型バイポーラトランジスタＱａ
ｕｔＱ３２はそれぞれ、その複数のコレクタ電極の一部
がベース側に接続され、残りのコレクタ電極が共通接続
されている。そして、その共通接続点からアナログ信号
出力Ａｏｕｔが取出されるようになっている。

ここで、一方の多電極構造のバイポーラトランジスタＱ
　ｓｔは、そのベース側に接続されたコレクタ電極の数
と共通接続点側に接続されたコレクタ電極の数が同じに
なフている。また、他方の多電極構造のバイポーラトラ
ンジスタＱ３２は、共通接続点側に接続されたコレクタ
電極の数がベース側に接続されたコレクタ電極の数の２
倍となっている。これにより、一方のトランジスタ０３
ｍの共通接続側コレクタ電極からは、そのベース側に流
れる一定電流Ｉｏと同じ電流Ｉｏを吸込むことができる
。また、他方のトランジスタＡ　Ｑ　：ｎの共通接続側
コレクタ電極からは、そのベース側に流れる一定電流Ｉ
ｏのちょうど２倍の電流２Ｉｏを吸込むことができる。

従って、上記共通接続点からは、上記論理信号／ｌ　　
　　　　　Ａ′、Ｂ′の論理状態に応じた電流（最大で
Ｉ。

＋２Ｉｏ）を吸込むことができる。これにより、その共
通接続点から電流吸込み型のアナログ信号出力＾ｏｕｔ
を取出すことができる。

次に示す表２は、第２図に示したＤ−／Ａ変換回路２０
の動作を整理して表わしたものである。

表２（第２図におけるＡ’、Ｂ’とＡｏｕｔの対照表）
以上のように、上述したＤ／Ａ変換回路２０は、前述し
たＡ７’Ｄ変換回路１０と同様、僅かな数のスイッチン
グ素子および論理素子などによって。

非常に簡単かつ合理的に無駄なく構成されている。

これにより、比較的小規模な装置内にても、前記Ａ／Ｄ
変換回路１０と組合わせて、手軽に使用す　　　　　　
　、、することができる。

第３図は、第１図に示したＡ／Ｄ変換回路１０と鯖２図
に示したＤ／Ａ変換回路２０の好適な応用例を示す。

同図において、テスト装置６０からのデジタルテスト信
号Ａ、ＢはＤ／Ａ変換回路、２０によってアナログ信号
電圧Ｖｉに変換される。このアナログ信号電圧Ｖｉは、
テスト信号入力端子ＴＰＩから半導体集積回路装置５０
内に入力される。そして、その半導体集積回路装置ｉ５
０内のＡ／Ｄ変換回路１０によって元のデジタルテスト
信号Ａ、Ｂに戻されて、該半導体集積回路装置５０内の
被テスト回路３１．３２にそれぞれ与えられる。被テス
ト回路３１’、３２からのテスト出力信号Ａ　。

Ｂ′は、半導体集積回路装置５０内のＤ／Ａ変換回路２
０によってアナログ信号出力Ａｏｕｔに一旦変換される
。このアナログ信号出力Ａｏｕｔは、テスト出力端子Ｔ
Ｐ２から外部へ導き出されて外部のＡ／Ｄ変換回路１０
に入力される。そして、この外部Ａ／Ｄ変換回路１０に
よってデジタル信号Ａ′。

Ｂ′に変換されて、上記テスト装置６０にテ仏ト結果と
して入力される。

以上のようにして、例えば２つのテスト用端子ＴＰＩ、
ＴＰ２でもってテスト用端子４個を用いたのに相当する
テスト機能を得ることができる。

これによって半導体集積回路装置５０の端子の数を減ら
すことができる。

第４図はこの発明によるＡ／Ｄ変換回路の別の実施例を
示す。

同図に示すＡ／Ｄ変換回路１０は、前記スイッチング素
子としてＰチャンネルＭＯ８電界効果トランジスタＱＵ
ｔとｎチャンネルＭＯ８電界効果トランジスタＱ１２を
使用したものである。この回路によっても、第１図に示
したものと、同様の効果を得ることができる。

第５図は、第１図あるいは第４図に示したＡ／Ｄ変換回
路ｌＯから出力されるデジタル信号Ａ。

Ｂから択一的な選択信号Ｘ’ｌ、Ｘ２．Ｘ３を作成する
デコーダの一例を示す。

同図に示すデゴーダでは、先ず、インバータＬＬ、Ｌ２
を用いて、デジタル信号Ａ、Ｂをそれぞれ正論理と負論
理の“信号に振分ける０次に、この正論理と負論理とに
振分けられた信号をそれぞれの組合わせでもってＡＮＤ
ゲートＬ３．Ｌ４゜Ｌ５に導き、デコード操作を行なう
。これにより、デジタル信号Ａ、Ｂの各状態の組合わせ
に応じていずれか１つの出力だけが能動化する選択信号
Ｘｉ、Ｘ２．Ｘ３が得られる。

〔効果」 （１）互いにしきい値レベルの異なる複数のスイッチン
グ素子を備え、各スイッチング素子の制御端子にアナロ
グ信号を共通に入力させるとともに。

各スイッチング素子の導通状態をそれぞれ１ビットずつ
の２値デジタル信号として並列に取出すようにしたこと
により、非常に簡単かつ合理的な無駄の少ない構成でも
って、アナログ信号を比較的少ビット数のデジタル信号
に効率よく変換することができ、これにより比較的小規
模な装置内にても手軽に使用できるようにしたＡ／Ｄ変
換回路を１　　　　　　　　得ることができる、という
効果が得られる。

（２）また、テスト用端子を有する半導体集積回路装置
内に上記Ａ／Ｄ変換回路を設けることによって、この半
導体集積回路装置のテスト用端子を減らすことができる
ようになる、という効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限斧され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記スイッ
チング素子を３つ以上使用する構成であってもよい。ま
た、スイッチング素子のしきい値レベルを、例えばダイ
オードの順方向効果電圧などを利用して調節してもよい
。

これにより、互いに異なるしきい値レベルをもつ３種類
以上のスイッチング素子が得られ、従って、３ビット以
上のＡ／Ｄ変換動作を行なう回路を構成することができ
るようになる。

〔利用分野〕

以上の説明では主として本発明者番こよっそなされた発
明をその背景となった利用分野である半導　　　　　　
′・」 体集積回路装置のテスト技術に適用した場合について説
明したが、それに限定されるものではなく、−例えば、
データ通信における変復調技術などにも適用できる。少
なくともアナログ量で現わされる情報をデジタル量で表
現させるようにする条件のものには適用できる。

【図面の簡単な説明】

第１図はこの発明によるＡ／Ｄ変換回路の一実施例を示
す回路図、 第２図は上記Ａ／Ｄ変換回路と組んで使用するのに適し
たＤ／Ａ変換回路の一例を示す回路図、第３図は上記Ａ
／Ｄ変換回路の好適な応用例を示すブロック図。 第４図はこの発明によるＡ／Ｄ変換回路の別の実施例を
示す回路図、 第５図は第１図あるいは第４図に示したＡ／Ｄ変換回路
の出力から選択信号を作成するデコーダの一例を示す回
路図である。 ｌ・・・負荷、２・・・定電流回路、Ｖｃｃ・・・電源
、Ｑｌｍ・・・スイッチング素子（ｐｎｐ型バイポーラ
トランジスタあるいは一チャンネルＭＯ８電界効果トラ
ンジスタ）、Ｑｍ＊スイッチング素子（ｎｐｎ型バイポ
ーラトランジスタあるいはｎチャシネ９ＭＯ８電界効果
トランジスダ）、１０・・・Ａ／Ｄ変換回路、２０・・
・Ｄ／Ａ変換回路、Ｑａｌ、ＱＨ・・・多電極構造のｎ
ｐｎ型バイポーラトランジスタ、Ｖｉ・・・アナログ信
号電圧、Ｄｏｕｔ・・・デジタル信号出力、Ａｏｕｔ・
・・アナログ信号出力、５０・・・半導体集積回路装置
、６０・・・テスト装置、ＬＬ、Ｌ２・・・インバータ
、Ｌ３．Ｌ４．Ｌ５・・・ＡＮＤゲート。 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、アナログ信号をデジタル信号に変換するＡ／Ｄ変換
   回路であって、互いにしきい値レベルの異なる複数のス
   イッチング素子を備え、各スイッチング素子の制御端子
   にアナログ信号を共通に入力させるとともに、各スイッ
   チング素子の導通状態をそれぞれ１ビットずつの２値デ
   ジタル信号として並列に取出すようにしたことを特徴と
   するＡ／Ｄ変換回路。 ２、上記複数のスイットング素子が、共通のアナログ信
   号入力に対して相補的に導通制御される２種類のスイッ
   チング素子からなることを特徴とする特許請求の範囲第
   １項記載のＡ／Ｄ変換回路。 ３、テスト用端子を有する半導体集積回路装置であって
   、上記半導体集積回路装置のテスト用端子から入力され
   るアナログのテスト信号をデジタルのテスト信号に変換
   するＡ／Ｄ変換回路を有し、このデジタルのテスト信号
   を上記半導体集積回路装置内の被テスト回路に与えるよ
   うにする一方、上記被テスト回路からのテスト出力信号
   をアナログ信号に変換するＤ／Ａ変換回路を有し、この
   Ｄ／Ａ変換回路からのアナログ信号を上記半導体集積回
   路装置のテスト用端子から外部へ導出するようにしたこ
   とを特徴とする半導体集積回路装置。