JPS619020A - Analog-digital converting circuit - Google Patents

Analog-digital converting circuit

Info

Publication number
JPS619020A
JPS619020A JP12933284A JP12933284A JPS619020A JP S619020 A JPS619020 A JP S619020A JP 12933284 A JP12933284 A JP 12933284A JP 12933284 A JP12933284 A JP 12933284A JP S619020 A JPS619020 A JP S619020A
Authority
JP
Japan
Prior art keywords
conversion circuit
analog signal
test
digital signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12933284A
Other languages
Japanese (ja)
Inventor
Shizuo Kondo
近藤 静雄
Kazuo Hoya
保谷 和男
Makoto Furuhata
降籏 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12933284A priority Critical patent/JPS619020A/en
Publication of JPS619020A publication Critical patent/JPS619020A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To simplify the titled device and to attain ease of operation by inputting an analog signal in common to a control terminal of plural switching elements having different threshold level and extracting the conductive state of each switching element as a 1-bit binary digital signal respectively in parallel. CONSTITUTION:A PNP and an NPN bipolar transistor (TR) Q11, Q12 are used two kinds of switching elements and an analog signal Vi is inputted in common to the two TRs Q11, Q12. Then the conductive state of the one TRQ11 is extracted from the emitter via an inverter L1 as a binary digital signal of H (high level) and L (low level). Further, the conductive state of the other TRQ12 is extracted from the collector via an inverter L2 as the H and L digital signal. Thus, the analog signal voltage Vi is converted into a digital signal output Dout of A, B two-bit parallel type.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、アナログ・デジタル技術さらにはA/D変
換回路に適用して特に有効な技術に関するもので、たと
えば、A/D変換を比較的小規模に行なうのに利用して
有効な技術に関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a technology that is particularly effective when applied to analog/digital technology and A/D conversion circuits. It relates to effective techniques that can be used to carry out this task.

〔背景技術〕[Background technology]

例えば、それほどの精密さを要求されない普及タイプの
制御装置などでは、アナログ信号を2ビットあるいは3
ビット程度のデジタル信号に変換できる簡単なA/D変
換回路があると便利である。
For example, in popular type control devices that do not require much precision, analog signals are 2-bit or 3-bit.
It would be convenient to have a simple A/D conversion circuit that can convert into bit-sized digital signals.

また、半導体集積回路装置の内部回路を外部からデジタ
ル信号を与えてテストする場合に、そのテスト用デジタ
ル信号を一部アナログ信号に変換してから半導体集積回
路装置内に入力させ、その半導体集積回路装置内にてデ
ジタル信号に変換しなおしてから被テスト回路に与える
ようにすれば。
In addition, when testing the internal circuit of a semiconductor integrated circuit device by applying a digital signal from the outside, it is possible to partially convert the test digital signal into an analog signal and input it into the semiconductor integrated circuit device. If you convert it back into a digital signal within the equipment and then feed it to the circuit under test.

そのテスト信号のための信号端子を少なくすることがで
きるなどの利点が得られる。
Advantages such as the ability to reduce the number of signal terminals for the test signals can be obtained.

しかしながら、従来のA/D変換回路は、例えば8ビッ
トあるいはそれ以上の分解精度をもつべく高精度かつ大
規模に構成されたものがほとんどで、アナログ信号を2
ビットあるいは3ビット程度のデジタル信号に簡単に変
換する用途には、甚だしく過剰仕様となってしまう。例
えば、1981年に朝食書店発行の集積回路ハンドブッ
ク222゜223頁には、追従比較型のA/D変換回路
が記載されているが、このようなA/D変換回路を上述
したごとき用途に使用するには、その構成および動作が
複雑過ぎるために、無駄な要素が非常に、      
  多くなる。
However, most conventional A/D conversion circuits are highly accurate and large-scale configurations with resolution accuracy of 8 bits or more, and convert analog signals into two
For purposes of simply converting to a bit or 3-bit digital signal, the specifications are extremely excessive. For example, the integrated circuit handbook published by Shokusen Shoten in 1981, pages 222 and 223, describes a follow-up comparison type A/D conversion circuit, but such an A/D conversion circuit is not used for the above-mentioned purposes. Because its structure and operation are too complex, there are a lot of useless elements.
There will be more.

また、複数のアナログ比較回路を用いて2あ番いは3ビ
ット程度のA/D変換を行な′わせるという例もあるが
、これを行なうための比較回路を構成するためには半導
体集積回路化された演算増幅器が複数個必要であった。
There is also an example of using multiple analog comparison circuits to perform A/D conversion of about 2 or 3 bits, but semiconductor integrated circuits are required to configure the comparison circuits for this purpose. Multiple operational amplifiers were required.

また、比較動作のための基準レベルを発生しなければな
らなかった。従って、その構成はかなり複雑かつ大規模
となっていた。少なくとも、半導体集積回路装置内の一
部あるいは小規模な装置にて手軽に使用するという訳に
は行かなかった。このようなことが本宛明者の検討によ
って明らかとなった。
Also, a reference level for comparison operations had to be generated. Therefore, its configuration was quite complex and large-scale. At least, it has not been possible to easily use it in a part of a semiconductor integrated circuit device or in a small-scale device. This has become clear through consideration by the present addressee.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、簡単かつ合理的な無駄の少ない構成
でもって、アナログ信号を比較的少レット数のデジタル
信号に効率よく変換することかでき、これにより比較的
小規模な装置内にても手軽に使用できるようにしたA/
I?変換技術を提供するものである。
An object of the present invention is to be able to efficiently convert an analog signal into a digital signal with a relatively small number of rets using a simple and rational configuration with less waste, and thereby to convert the analog signal into a digital signal with a relatively small number of rets. A/ that is easy to use
I? It provides conversion technology.

この発明の前記ならびにそのほかの目的と新規? な特徴については5本明細書の記述および添附図   
    (y面から明らかになるであろう。
What are the above and other objects and novelties of this invention? Regarding the characteristics, please refer to the description in this specification and the attached drawings.
(It will become clear from the y-plane.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、互いにしきい値の異なる複数のスイッチング
素子を使用することにより、簡単かつ合理的な無駄の少
ない構成でもって、アナログ信号を比較的少ビット数の
デジタル信号に効率よく変換することができ、これによ
り比較的小規模な装置内にても手軽に使用できるA/D
変換回路を提供する。という目的を達成するものである
That is, by using a plurality of switching elements with mutually different threshold values, an analog signal can be efficiently converted into a digital signal with a relatively small number of bits with a simple and rational configuration with little waste. This allows A/D to be easily used even in relatively small-scale equipment.
Provides a conversion circuit. This goal is achieved.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお1図面において同一符号は同一あるいは相当部分を
示す。
Note that in one drawing, the same reference numerals indicate the same or corresponding parts.

□先ず、この発明の一実施例によるA/D変換回路は、
互いにしきい値レベルの異なる複数のスイッチング素子
を備え、各−スイッチング素子の制御端子にアナログ信
号を共通に入力させるとともに、各スイッチング素子の
導通状態をそれぞれ1ビットずつの2値デジタル信号と
して並列に取出すようにしたものである。
□First, the A/D conversion circuit according to an embodiment of the present invention is as follows:
It is equipped with a plurality of switching elements having different threshold levels, and an analog signal is commonly input to the control terminal of each switching element, and the conduction state of each switching element is expressed in parallel as a binary digital signal of 1 bit each. It was designed to be taken out.

第1図は上記A/D変換回路を具体的に示す。FIG. 1 specifically shows the A/D conversion circuit.

同図に示すA/D変換回路10では、上記複数のスイッ
チング素子として、共通のアナログ信号入力に対して相
補的に導通制御される2種類のスイッチング素子が使用
されている。さらに具体的には、この実施例では、上記
2種類のスイッチング素としてpnp型バイポーラトラ
ンジスタQllとnpn型六イボーラトランジスタQ1
2が使用されている。この2つのトランジスタQユ1.
Q12のベースにアナログ信号電圧Viが共通に入力さ
れるようになっている。その一方のpnp型バイポーラ
トランジスタQllは、そのエミッタが抵抗あるいは定
電流回路による負荷1を介して正電源Vccに接続され
ている。また、その他方のnpn型バイポーラトランジ
スタQ12は、そのコレクタが抵抗あるいは定電流回路
による負荷1を介して正電鯨Vccに接続されている。
In the A/D conversion circuit 10 shown in the figure, two types of switching elements whose conduction is controlled in a complementary manner with respect to a common analog signal input are used as the plurality of switching elements. More specifically, in this embodiment, the two types of switching elements are a pnp type bipolar transistor Qll and an npn type hexa-Ibora transistor Q1.
2 is used. These two transistors QU1.
The analog signal voltage Vi is commonly input to the base of Q12. One of the pnp bipolar transistors Qll has its emitter connected to the positive power supply Vcc via a load 1 formed of a resistor or a constant current circuit. The collector of the other npn bipolar transistor Q12 is connected to the positive voltage Vcc via a load 1 formed of a resistor or a constant current circuit.

そして、一方のトランジスタQ□の導通状態が、H゛″
′ (高レベル)と′L” (低レベル)の2値のデジ
タル信号として、そのエミッタ側からインバータL1を
介して取出されるようになっている。また、他方のトラ
ンジスタQ12のへ通状態が、II H#l  (高レ
ベル)とtgLH(低レベル)の2値のデジタル信号と
して、そのコレクタ側からインバータL2を介して取出
されるようになっている。これにより、この実施例の場
合は、アナログ信号電圧ViがAとBの2ビット並列型
のデジタル信号出力Doutに変換されるようになって
いる。
Then, the conduction state of one transistor Q□ is H
' (high level) and 'L'' (low level) as a binary digital signal, which is taken out from its emitter side via inverter L1. Also, the conduction state of the other transistor Q12 is , II H#l (high level) and tgLH (low level) are taken out from the collector side via the inverter L2 as a binary digital signal.Thus, in this embodiment, , the analog signal voltage Vi is converted into a 2-bit parallel type digital signal output Dout of A and B.

次に、その動作について説明する。Next, its operation will be explained.

第1図において、先ず、アナログ信号電圧Viが最も低
い電位のとき、つまり2つのバイポーラトランジスタQ
 u、t Q x2のいずれのしきい値よりも負側にあ
るときは、pnp型バイポーラトランジスタqttだけ
が導通する。これにより、デジタル信号出力Doutの
状態は、A= 、、 H,、、B == tr L #
1の状態となる。次に、上記アナログ信号電圧Viが中
間電位にあるとき、つまりpnp型バイポーラトランジ
スタQllのしきい値(ベース・エミッタ間電圧)より
も負側にあって、かつnpn型バイポーラトランジスタ
Q12のしきい値よりも正側にあるときは、両トランジ
スタQ *x + Q 12共に導通状態となる。この
ときのデジタル信号出力Dout。
In FIG. 1, first, when the analog signal voltage Vi is at the lowest potential, that is, when the two bipolar transistors Q
When it is on the negative side of either threshold value u or t Q x2, only the pnp bipolar transistor qtt is conductive. As a result, the state of the digital signal output Dout is A= , , H, , B == tr L #
The state becomes 1. Next, when the analog signal voltage Vi is at an intermediate potential, that is, on the negative side of the threshold (base-emitter voltage) of the pnp bipolar transistor Qll, and the threshold of the npn bipolar transistor Q12. When it is on the positive side, both transistors Q*x + Q12 are in a conductive state. Digital signal output Dout at this time.

の状態は、A =It H11、B =” L IIの
状態となる。
The state is A=It H11, B=”L II.

さらに、上記アナログ信号電圧Viが最も高い電位にな
ると、つまりpnp型バイポーラトランジスタQutと
npn型バイポーラトランジスタQ12のいずれのしき
い値よりも正側にあるときは、両トランジスタQ u 
t Q 12共に導通状態となる。このときデジタル信
号出力Doutの状態は、A=“H”。
Furthermore, when the analog signal voltage Vi reaches the highest potential, that is, when it is on the positive side of the threshold of either the pnp bipolar transistor Qut or the npn bipolar transistor Q12, both transistors Q u
Both t and Q12 become conductive. At this time, the state of the digital signal output Dout is A=“H”.

B = sr L Byの状態となる。さらに、上記ア
ナログ信号電圧Viが最も高い電位になると、つまりP
np型バイボニラトランジスタQllとnpn型バイポ
ーラトランジスタQ12のいずれのしきい値よりも正側
にあるときは、一方のトランジスタQiiが非導通状態
になる一方、他方のトランジスタQ12が導通状態とな
る。これにより、デジタル信      f号出力Do
utの状態は、A=“L#l 、 13 == IIH
IIの状態となる。
The state becomes B = sr L By. Furthermore, when the analog signal voltage Vi reaches the highest potential, that is, P
When it is on the positive side of the threshold of either the np-type bibonilla transistor Qll or the npn-type bipolar transistor Q12, one transistor Qii becomes non-conductive, while the other transistor Q12 becomes conductive. As a result, the digital signal f signal output Do
The state of ut is A="L#l, 13 == IIH
The state becomes II.

以上の動作を整理すると1次の表1のようになる。The above operations can be summarized as shown in Table 1 below.

表1 (1におけるViとA Bの対、以上のようにし
て、アナログ信号電位Viから2ビット(A、B)の並
列デジタル信号出力DoutがA/D変換されて出力さ
れる。そして、そのA/D変換の動作を行なうための回
路は、僅かな数のスイッチング素子および論理素子など
によって、非常に簡単かつ合理的に無駄なく構成されて
いる。
Table 1 (Pair of Vi and A B in 1) As described above, the 2-bit (A, B) parallel digital signal output Dout is A/D converted and output from the analog signal potential Vi. A circuit for performing an A/D conversion operation is constructed very simply, rationally, and without waste using only a small number of switching elements, logic elements, and the like.

これにより、比較的小規模な装置内にても手軽に使用す
ることができる。又、アナログ信号電圧Viの特別な場
合として、3値論理信号を考えると、本方式番;よるA
/D変換器は、3値論理から2値論理への変換器として
用いられることがわかる。
Thereby, it can be easily used even in a relatively small-scale device. Also, considering a ternary logic signal as a special case of the analog signal voltage Vi, A according to the system number;
It can be seen that the /D converter is used as a converter from ternary logic to binary logic.

第2図は、上記A/D変換回路と組んで使用するのに適
したD/A変換回路の一例を示す。
FIG. 2 shows an example of a D/A conversion circuit suitable for use in combination with the above A/D conversion circuit.

同図に示すD/A変換回路20は、複数のコレクタ電極
を有する多電極構造のnpn型バイポーラトランジスタ
Q3u+Qmを用1)で構成される。
The D/A conversion circuit 20 shown in the figure is constructed using 1) npn type bipolar transistors Q3u+Qm having a multi-electrode structure having a plurality of collector electrodes.

このトランジスタQstsQazの各ベースに定電流回
路2から一定電流が供給される。このトランジスタQ 
sl e Q 32の各ベースにはそれぞれ定電流回路
2から一定電流Ioが供給・される。さらに、上記トラ
ンジスタQ3uyQ32オン、オフを制御するためのト
ランジスタQ2tyQ22が設けられている。
A constant current is supplied from a constant current circuit 2 to each base of this transistor QstsQaz. This transistor Q
A constant current Io is supplied from the constant current circuit 2 to each base of the sleQ 32, respectively. Further, a transistor Q2tyQ22 is provided for controlling on/off of the transistor Q3uyQ32.

そして、このトランジスタQ2t*Q22がそれぞれデ
ジタル信号A’、B’によってそれぞれスイッチング制
御されるようになっている。
The switching of these transistors Q2t*Q22 is controlled by digital signals A' and B', respectively.

上記多電極構造のnpn型バイポーラトランジスタQa
utQ32はそれぞれ、その複数のコレクタ電極の一部
がベース側に接続され、残りのコレクタ電極が共通接続
されている。そして、その共通接続点からアナログ信号
出力Aoutが取出されるようになっている。
The above multi-electrode structure npn bipolar transistor Qa
A part of the plurality of collector electrodes of each utQ32 is connected to the base side, and the remaining collector electrodes are commonly connected. Then, the analog signal output Aout is taken out from the common connection point.

ここで、一方の多電極構造のバイポーラトランジスタQ
 stは、そのベース側に接続されたコレクタ電極の数
と共通接続点側に接続されたコレクタ電極の数が同じに
なフている。また、他方の多電極構造のバイポーラトラ
ンジスタQ32は、共通接続点側に接続されたコレクタ
電極の数がベース側に接続されたコレクタ電極の数の2
倍となっている。これにより、一方のトランジスタ03
mの共通接続側コレクタ電極からは、そのベース側に流
れる一定電流Ioと同じ電流Ioを吸込むことができる
。また、他方のトランジスタA Q :nの共通接続側
コレクタ電極からは、そのベース側に流れる一定電流I
oのちょうど2倍の電流2Ioを吸込むことができる。
Here, one bipolar transistor Q with a multi-electrode structure
The number of collector electrodes connected to the base side of st is the same as the number of collector electrodes connected to the common connection point side. Further, in the other bipolar transistor Q32 having a multi-electrode structure, the number of collector electrodes connected to the common connection point side is twice the number of collector electrodes connected to the base side.
It has doubled. As a result, one transistor 03
The common connection side collector electrode of m can absorb the same current Io as the constant current Io flowing to its base side. In addition, a constant current I flows from the common connection side collector electrode of the other transistor AQ:n to its base side.
It can absorb a current 2Io, which is exactly twice the current 2Io.

従って、上記共通接続点からは、上記論理信号/l  
     A′、B′の論理状態に応じた電流(最大で
I。
Therefore, from the common connection point, the logic signal /l
Current depending on the logic state of A' and B' (maximum I.

+2Io)を吸込むことができる。これにより、その共
通接続点から電流吸込み型のアナログ信号出力^out
を取出すことができる。
+2Io) can be inhaled. As a result, a current sink type analog signal output is output from that common connection point.
can be taken out.

次に示す表2は、第2図に示したD−/A変換回路20
の動作を整理して表わしたものである。
Table 2 below shows the D-/A conversion circuit 20 shown in FIG.
This is an organized representation of the operations.

表2(第2図におけるA’、B’とAoutの対照表)
以上のように、上述したD/A変換回路20は、前述し
たA7’D変換回路10と同様、僅かな数のスイッチン
グ素子および論理素子などによって。
Table 2 (Comparison table of A', B' and Aout in Figure 2)
As described above, the D/A conversion circuit 20 described above, like the A7'D conversion circuit 10 described above, uses a small number of switching elements, logic elements, and the like.

非常に簡単かつ合理的に無駄なく構成されている。It is structured very simply and rationally without waste.

これにより、比較的小規模な装置内にても、前記A/D
変換回路10と組合わせて、手軽に使用す      
 、、することができる。
As a result, even within a relatively small-scale device, the A/D
Easy to use in combination with conversion circuit 10.
,,can do.

第3図は、第1図に示したA/D変換回路10と鯖2図
に示したD/A変換回路20の好適な応用例を示す。
FIG. 3 shows a preferred application example of the A/D conversion circuit 10 shown in FIG. 1 and the D/A conversion circuit 20 shown in FIG.

同図において、テスト装置60からのデジタルテスト信
号A、BはD/A変換回路、20によってアナログ信号
電圧Viに変換される。このアナログ信号電圧Viは、
テスト信号入力端子TPIから半導体集積回路装置50
内に入力される。そして、その半導体集積回路装置i5
0内のA/D変換回路10によって元のデジタルテスト
信号A、Bに戻されて、該半導体集積回路装置50内の
被テスト回路31.32にそれぞれ与えられる。被テス
ト回路31’、32からのテスト出力信号A 。
In the figure, digital test signals A and B from a test device 60 are converted into an analog signal voltage Vi by a D/A conversion circuit 20. This analog signal voltage Vi is
From the test signal input terminal TPI to the semiconductor integrated circuit device 50
entered within. And the semiconductor integrated circuit device i5
The digital test signals A and B are returned to the original digital test signals A and B by the A/D conversion circuit 10 in the semiconductor integrated circuit device 50, and are applied to the circuits under test 31 and 32 in the semiconductor integrated circuit device 50, respectively. Test output signal A from the circuit under test 31', 32.

B′は、半導体集積回路装置50内のD/A変換回路2
0によってアナログ信号出力Aoutに一旦変換される
。このアナログ信号出力Aoutは、テスト出力端子T
P2から外部へ導き出されて外部のA/D変換回路10
に入力される。そして、この外部A/D変換回路10に
よってデジタル信号A′。
B' is the D/A conversion circuit 2 in the semiconductor integrated circuit device 50.
0, it is once converted into an analog signal output Aout. This analog signal output Aout is the test output terminal T.
External A/D conversion circuit 10 led out from P2
is input. Then, this external A/D conversion circuit 10 converts the digital signal A'.

B′に変換されて、上記テスト装置60にテ仏ト結果と
して入力される。
It is converted into B' and input to the test device 60 as a test result.

以上のようにして、例えば2つのテスト用端子TPI、
TP2でもってテスト用端子4個を用いたのに相当する
テスト機能を得ることができる。
In the above manner, for example, two test terminals TPI,
With TP2, a test function equivalent to using four test terminals can be obtained.

これによって半導体集積回路装置50の端子の数を減ら
すことができる。
This allows the number of terminals of the semiconductor integrated circuit device 50 to be reduced.

第4図はこの発明によるA/D変換回路の別の実施例を
示す。
FIG. 4 shows another embodiment of the A/D conversion circuit according to the present invention.

同図に示すA/D変換回路10は、前記スイッチング素
子としてPチャンネルMO8電界効果トランジスタQU
tとnチャンネルMO8電界効果トランジスタQ12を
使用したものである。この回路によっても、第1図に示
したものと、同様の効果を得ることができる。
The A/D conversion circuit 10 shown in the figure includes a P-channel MO8 field effect transistor QU as the switching element.
It uses a t and n channel MO8 field effect transistor Q12. With this circuit as well, effects similar to those shown in FIG. 1 can be obtained.

第5図は、第1図あるいは第4図に示したA/D変換回
路lOから出力されるデジタル信号A。
FIG. 5 shows a digital signal A output from the A/D conversion circuit IO shown in FIG. 1 or 4.

Bから択一的な選択信号X’l、X2.X3を作成する
デコーダの一例を示す。
B to alternative selection signals X'l, X2 . An example of a decoder that creates X3 is shown.

同図に示すデゴーダでは、先ず、インバータLL、L2
を用いて、デジタル信号A、Bをそれぞれ正論理と負論
理の“信号に振分ける0次に、この正論理と負論理とに
振分けられた信号をそれぞれの組合わせでもってAND
ゲートL3.L4゜L5に導き、デコード操作を行なう
。これにより、デジタル信号A、Bの各状態の組合わせ
に応じていずれか1つの出力だけが能動化する選択信号
Xi、X2.X3が得られる。
In the degoder shown in the same figure, first, inverters LL, L2
The digital signals A and B are divided into positive logic and negative logic signals using
Gate L3. The signal is guided to L4° and L5, and a decoding operation is performed. As a result, only one output of the selection signals Xi, X2 . X3 is obtained.

〔効果」 (1)互いにしきい値レベルの異なる複数のスイッチン
グ素子を備え、各スイッチング素子の制御端子にアナロ
グ信号を共通に入力させるとともに。
[Effects] (1) A plurality of switching elements having different threshold levels are provided, and an analog signal is commonly input to the control terminal of each switching element.

各スイッチング素子の導通状態をそれぞれ1ビットずつ
の2値デジタル信号として並列に取出すようにしたこと
により、非常に簡単かつ合理的な無駄の少ない構成でも
って、アナログ信号を比較的少ビット数のデジタル信号
に効率よく変換することができ、これにより比較的小規
模な装置内にても手軽に使用できるようにしたA/D変
換回路を1        得ることができる、という
効果が得られる。
By extracting the conduction state of each switching element in parallel as a binary digital signal of 1 bit each, it is possible to convert analog signals into digital signals with a relatively small number of bits using a very simple and rational configuration with little waste. It is possible to efficiently convert the signal into a signal, thereby providing an effect that an A/D conversion circuit that can be easily used even in a relatively small-scale device can be obtained.

(2)また、テスト用端子を有する半導体集積回路装置
内に上記A/D変換回路を設けることによって、この半
導体集積回路装置のテスト用端子を減らすことができる
ようになる、という効果が得られる。
(2) Furthermore, by providing the A/D conversion circuit in a semiconductor integrated circuit device having test terminals, it is possible to reduce the number of test terminals of this semiconductor integrated circuit device. .

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限斧され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記スイッ
チング素子を3つ以上使用する構成であってもよい。ま
た、スイッチング素子のしきい値レベルを、例えばダイ
オードの順方向効果電圧などを利用して調節してもよい
Although the invention made by the present inventor has been specifically explained above based on examples, it is to be understood that this invention is not limited to the above-mentioned examples and can be modified in various ways without departing from the gist thereof. Not even. For example, a configuration may be adopted in which three or more of the above switching elements are used. Further, the threshold level of the switching element may be adjusted using, for example, the forward effect voltage of a diode.

これにより、互いに異なるしきい値レベルをもつ3種類
以上のスイッチング素子が得られ、従って、3ビット以
上のA/D変換動作を行なう回路を構成することができ
るようになる。
As a result, three or more types of switching elements having mutually different threshold levels can be obtained, and it is therefore possible to configure a circuit that performs an A/D conversion operation of three or more bits.

〔利用分野〕[Application field]

以上の説明では主として本発明者番こよっそなされた発
明をその背景となった利用分野である半導      
′・」 体集積回路装置のテスト技術に適用した場合について説
明したが、それに限定されるものではなく、−例えば、
データ通信における変復調技術などにも適用できる。少
なくともアナログ量で現わされる情報をデジタル量で表
現させるようにする条件のものには適用できる。
The above explanation will mainly focus on the invention made by the present inventor in the field of application, which is the background of the invention.
Although the description has been made regarding the case where the present invention is applied to testing technology for integrated circuit devices, it is not limited thereto; for example,
It can also be applied to modulation and demodulation technology in data communications. It can be applied at least to conditions where information expressed in analog quantities is expressed in digital quantities.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるA/D変換回路の一実施例を示
す回路図、 第2図は上記A/D変換回路と組んで使用するのに適し
たD/A変換回路の一例を示す回路図、第3図は上記A
/D変換回路の好適な応用例を示すブロック図。 第4図はこの発明によるA/D変換回路の別の実施例を
示す回路図、 第5図は第1図あるいは第4図に示したA/D変換回路
の出力から選択信号を作成するデコーダの一例を示す回
路図である。 l・・・負荷、2・・・定電流回路、Vcc・・・電源
、Qlm・・・スイッチング素子(pnp型バイポーラ
トランジスタあるいは一チャンネルMO8電界効果トラ
ンジスタ)、Qm*スイッチング素子(npn型バイポ
ーラトランジスタあるいはnチャシネ9MO8電界効果
トランジスダ)、10・・・A/D変換回路、20・・
・D/A変換回路、Qal、QH・・・多電極構造のn
pn型バイポーラトランジスタ、Vi・・・アナログ信
号電圧、Dout・・・デジタル信号出力、Aout・
・・アナログ信号出力、50・・・半導体集積回路装置
、60・・・テスト装置、LL、L2・・・インバータ
、L3.L4.L5・・・ANDゲート。 第  1  図 第  2  図 第  3  図 第  4  図
FIG. 1 is a circuit diagram showing an embodiment of an A/D conversion circuit according to the present invention, and FIG. 2 is a circuit diagram showing an example of a D/A conversion circuit suitable for use in combination with the above A/D conversion circuit. Figure 3 is above A.
FIG. 3 is a block diagram showing a preferred application example of the /D conversion circuit. FIG. 4 is a circuit diagram showing another embodiment of the A/D conversion circuit according to the present invention, and FIG. 5 is a decoder that creates a selection signal from the output of the A/D conversion circuit shown in FIG. 1 or 4. It is a circuit diagram showing an example. l...load, 2...constant current circuit, Vcc...power supply, Qlm...switching element (pnp type bipolar transistor or one channel MO8 field effect transistor), Qm* switching element (npn type bipolar transistor or n channel 9MO8 field effect transistor), 10... A/D conversion circuit, 20...
・D/A conversion circuit, Qal, QH...n of multi-electrode structure
pn type bipolar transistor, Vi...analog signal voltage, Dout...digital signal output, Aout...
. . . Analog signal output, 50 . . . Semiconductor integrated circuit device, 60 . . . Test equipment, LL, L2 . . . Inverter, L3. L4. L5...AND gate. Figure 1 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1、アナログ信号をデジタル信号に変換するA/D変換
回路であって、互いにしきい値レベルの異なる複数のス
イッチング素子を備え、各スイッチング素子の制御端子
にアナログ信号を共通に入力させるとともに、各スイッ
チング素子の導通状態をそれぞれ1ビットずつの2値デ
ジタル信号として並列に取出すようにしたことを特徴と
するA/D変換回路。 2、上記複数のスイットング素子が、共通のアナログ信
号入力に対して相補的に導通制御される2種類のスイッ
チング素子からなることを特徴とする特許請求の範囲第
1項記載のA/D変換回路。 3、テスト用端子を有する半導体集積回路装置であって
、上記半導体集積回路装置のテスト用端子から入力され
るアナログのテスト信号をデジタルのテスト信号に変換
するA/D変換回路を有し、このデジタルのテスト信号
を上記半導体集積回路装置内の被テスト回路に与えるよ
うにする一方、上記被テスト回路からのテスト出力信号
をアナログ信号に変換するD/A変換回路を有し、この
D/A変換回路からのアナログ信号を上記半導体集積回
路装置のテスト用端子から外部へ導出するようにしたこ
とを特徴とする半導体集積回路装置。
[Claims] 1. An A/D conversion circuit that converts an analog signal into a digital signal, comprising a plurality of switching elements having mutually different threshold levels, and having a common analog signal to the control terminal of each switching element. What is claimed is: 1. An A/D conversion circuit characterized in that the conduction state of each switching element is input in parallel as a binary digital signal of 1 bit each. 2. The A/D conversion circuit according to claim 1, wherein the plurality of switching elements are comprised of two types of switching elements whose conduction is controlled in a complementary manner with respect to a common analog signal input. . 3. A semiconductor integrated circuit device having a test terminal, comprising an A/D conversion circuit for converting an analog test signal inputted from the test terminal of the semiconductor integrated circuit device into a digital test signal; A digital test signal is applied to the circuit under test in the semiconductor integrated circuit device, and a D/A conversion circuit is provided for converting a test output signal from the circuit under test into an analog signal. A semiconductor integrated circuit device, characterized in that an analog signal from a conversion circuit is led out from a test terminal of the semiconductor integrated circuit device.
JP12933284A 1984-06-25 1984-06-25 Analog-digital converting circuit Pending JPS619020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12933284A JPS619020A (en) 1984-06-25 1984-06-25 Analog-digital converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12933284A JPS619020A (en) 1984-06-25 1984-06-25 Analog-digital converting circuit

Publications (1)

Publication Number Publication Date
JPS619020A true JPS619020A (en) 1986-01-16

Family

ID=15006982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12933284A Pending JPS619020A (en) 1984-06-25 1984-06-25 Analog-digital converting circuit

Country Status (1)

Country Link
JP (1) JPS619020A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239967A (en) * 1986-04-12 1987-10-20 Fujiwara Jiyouki Sangyo Kk Roasting method for wheat or barley as brewing materials with far infrared rays and continuous roaster for wheat or barley
JP2007526995A (en) * 2003-07-12 2007-09-20 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Potentiometer diagnostics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239967A (en) * 1986-04-12 1987-10-20 Fujiwara Jiyouki Sangyo Kk Roasting method for wheat or barley as brewing materials with far infrared rays and continuous roaster for wheat or barley
JP2007526995A (en) * 2003-07-12 2007-09-20 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Potentiometer diagnostics

Similar Documents

Publication Publication Date Title
US3019426A (en) Digital-to-analogue converter
US4695826A (en) High accuracy digital-to-analog converter having symmetrical current source switching
JPS6245729B2 (en)
GB1598899A (en) Logic circuits
US4489417A (en) Multi-level communication circuitry for communicating digital signals between integrated circuits
EP0199287B1 (en) Source follower current mode logic cells
EP0028293A1 (en) Complementary transistor emitter follower circuit
KR950002090B1 (en) Logic-level converted circuit
US3430071A (en) Logic circuit
US3126537A (en) trampel
JPS619020A (en) Analog-digital converting circuit
US6072413A (en) Current output type digital-to-analog converter capable of suppressing output current fluctuation using a current mirror
US4309629A (en) MOS Transistor decoder circuit
US4124844A (en) Analog to digital converter having a high speed subtraction circuit
EP0090186A2 (en) Complementary logic circuit
US4916653A (en) Adder using multi-state logic
US4458159A (en) Large swing driver/receiver circuit
JPS59144219A (en) Integrated digital-to-analog converter
US5034630A (en) Logic circuit for use in D/A converter having ECL-type gate structure
US4791382A (en) Driver circuit
US4225854A (en) High density analog-to-binary coded decimal converter
JP2556208B2 (en) Level conversion circuit
SU1587582A1 (en) Decoding device
CA1252522A (en) Switching circuit having low speed/power product
JP2546398B2 (en) Level conversion circuit