JPS6190190A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS6190190A JPS6190190A JP59211771A JP21177184A JPS6190190A JP S6190190 A JPS6190190 A JP S6190190A JP 59211771 A JP59211771 A JP 59211771A JP 21177184 A JP21177184 A JP 21177184A JP S6190190 A JPS6190190 A JP S6190190A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- rectangular
- liquid crystal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
「発明の利用分野」
この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention relates to solid-state display devices, image sensors, etc., which solidify display parts of microcomputers, word processors, televisions, etc. by providing a display element, preferably a liquid crystal display panel. Alternatively, the present invention relates to a semiconductor device having nonlinear characteristics that is applied to a liquid crystal printer.
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、横方向640素子(フルカラーの場合
は640 X 3 =1920素子)また縦方向は20
0素子または526素子とする14判またはそれ以上の
表面積マトリックス構成の表示装置が知られている。し
かし、かかる大面積においては、その−辺が20cm
X 30cmもあるため、対角線上の一方と他方との間
にガラス様の熱膨張による誤差が発生してしまい、この
誤差はマスク合ねせを高精度に行うためにはきわめて大
きな障害であった。``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. A panel using such active elements has 640 elements in the horizontal direction (640 x 3 = 1920 elements in the case of full color) and 20 elements in the vertical direction.
A display device having a surface area matrix configuration of 14 sizes or more with 0 elements or 526 elements is known. However, in such a large area, the − side is 20 cm.
Since the mask was 30 cm wide, an error occurred between one diagonal line and the other due to glass-like thermal expansion, and this error was an extremely large obstacle for highly accurate mask alignment. .
「発明が解決しようとする問題点」
しかしかかる大面積ディスプレー装置においては、マス
クの合わせ精度を基板の熱膨張による誤差のため±15
μ以下にせんとすることがその製造コストの上昇を招い
てしまった。``Problems to be Solved by the Invention'' However, in such large-area display devices, the accuracy of mask alignment is limited to ±15% due to errors caused by thermal expansion of the substrate.
Desiring to reduce the thickness to less than μ has led to an increase in manufacturing costs.
このため、本発明は液晶の一方の電極を矩形とし、この
−辺に平行に配設する非線型素子およびその上面の素子
と同一形状の電極とがこの矩形電極の上端、下端または
中央部のどこを横切ってもよいような素子構成を有せし
めたことを特徴としている。Therefore, in the present invention, one electrode of the liquid crystal is rectangular, and an electrode having the same shape as the nonlinear element disposed parallel to the negative side and the element on the upper surface of the rectangular electrode is arranged at the upper end, lower end, or center of the rectangular electrode. It is characterized by having an element configuration that can be crossed anywhere.
「問題を解決するための手段」
本発明はかかる問題を解決するため、液晶と非線型素子
の一方の電極とを共通とし、かつその共通電極を矩形と
した。そしてその矩形の電極のどこを横切るようにして
半導体およびその上の電極(第2の電極)を設けられて
も動作が可能とせしめたものである。その結果、マスク
合わせ精度は矩形電極が420μ×420μにおいては
、±200μ(第2の電極およびその下の非線型素子が
巾20μを有する、即ち20μ×420μの場合)以内
をその位置合わせ精度として与えることができるように
なった。またこの発明に用いられる非線型素子は非単結
晶半扉体を用い、その材料構成は5i(N) −5ix
C,−x(0<X≦1) (1) −Si (N)構造
または5i(N)−5ixC1−x(0<X<1)(1
) −5ixC1−x(0<X ≦1)(1) −
5ixC,−x(0<X4)(1)−Si(N)構造(
但し、NはN型、■は真性または実質的に真性、(I)
はバリア層を示す)またはその変形構造を有せしめたこ
とを主としている。"Means for Solving the Problem" In order to solve the problem, the present invention makes one electrode of the liquid crystal and the nonlinear element common, and the common electrode is made rectangular. The device can operate no matter where the semiconductor and the electrode (second electrode) are placed across the rectangular electrode. As a result, when the rectangular electrode is 420μ x 420μ, the mask alignment accuracy is within ±200μ (when the second electrode and the nonlinear element below it have a width of 20μ, that is, 20μ x 420μ). Now I can give. Furthermore, the nonlinear element used in this invention uses a non-single crystal half door body, and its material composition is 5i (N) - 5ix
C, -x (0<X≦1) (1) -Si (N) structure or 5i(N)-5ixC1-x (0<X<1) (1
) −5ixC1−x(0<X≦1)(1) −
5ixC,-x(0<X4)(1)-Si(N) structure (
However, N is N type, ■ is intrinsic or substantially intrinsic, (I)
indicates a barrier layer) or a modified structure thereof.
かかる本発明に用いる非線形素子は、一対の電極とはそ
れぞれオーム接触性を有するが、逆向整流特性を(14
成する複合ダイオードを有する素子よりなるもので、そ
の代表例は、N型半導体−I型(以下真性または実質的
に真性という)半導体−N型半扉体を積層して設けたN
IN構造、即ちNI接合とIN接合とが電気的に逆向き
に連結され、かつ半導体として一体化したNIN接合を
有する半導体をはじめ、その変形であるNN−N、 N
P−N、 PIP、 PP−PまたはPN−P構造を有
せしめた複合ダイオードである。The nonlinear element used in the present invention has ohmic contact with each of the pair of electrodes, but has reverse rectification characteristics (14
A typical example of this is an N-type semiconductor device, an N-type semiconductor device, which is a composite diode formed by stacking an N-type semiconductor, an I-type (hereinafter referred to as intrinsic or substantially intrinsic) semiconductor, and an N-type half-gate body.
Including semiconductors with an IN structure, that is, an NIN junction in which an NI junction and an IN junction are electrically connected in opposite directions and integrated as a semiconductor, as well as its variations NN-N, N
It is a composite diode having a PN, PIP, PP-P or PN-P structure.
かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン(立ち上がり)電圧(しきい値)はNI接合のN型
半導体とI型半導体またはNl界面またはその近傍での
導電型を決める微量のリン等の不純物と、エネルギバン
ド巾(遷移領域におけるバリア(1)の高さおよびその
厚さ)を決める炭素等の不純物および添加物の濃度で決
めることができる。このため、製造プロセスを制御する
ことにより、所望の素子のしきい値電圧の値およびしき
い値以下での電流の流れにくさおよびしきい値以上での
電流の流やすさを制御し得る。The threshold voltage of such a composite diode makes the diode characteristics opposite to each other, and its build-in (rise) voltage (threshold) is determined by the conduction at or near the N-type semiconductor and I-type semiconductor or Nl interface of the NI junction. It can be determined by the concentration of impurities such as a trace amount of phosphorus, which determines the type, and of impurities and additives, such as carbon, which determine the energy band width (the height and thickness of the barrier (1) in the transition region). Therefore, by controlling the manufacturing process, it is possible to control the value of the threshold voltage of a desired element, the difficulty of current flow below the threshold value, and the ease of current flow above the threshold value.
さらに本発明は、かかる複合ダイオードとマトリックス
を構成するX配線とその下の非線型素子とが概略同一形
状を有する1つのマスク合わせで行うのみで完成させ得
るため、一方の基板側に設けられる液晶表示の一方の電
極(第3の電極)と連結した複合ダイオードの一方の電
極(第1の電極)とを共通の矩形電極と、さらにその上
方の半導体上のX配線(図面ではX配線のみのため以下
X配線として代表して示す)の形成に必要な第2のマス
クよりなる2枚のみでプロセスさせることができる。こ
の本発明の構造の代表例を第4図に示しである。Furthermore, the present invention can be completed by simply matching one mask in which the X wiring constituting the composite diode and the matrix and the nonlinear element thereunder have approximately the same shape. One electrode (third electrode) of the display and one electrode (first electrode) of the combined diode connected to a common rectangular electrode, and an X wiring on the semiconductor above it (in the drawing, only the X wiring Therefore, the process can be carried out using only two masks consisting of the second mask necessary for forming the X wiring (hereinafter representatively referred to as the X wiring). A typical example of the structure of the present invention is shown in FIG.
さらに、固体表示素子である例えば液晶に対して、交流
バイアスを液晶の他方の電極(第4の電極)、リードを
Y方向の配線とし、その電気的レベルを制御することに
よりフルカラー化および階調制御も可能であるという特
徴を有する。Furthermore, for solid-state display elements such as liquid crystals, AC bias is applied to the other electrode (fourth electrode) of the liquid crystal, leads are wired in the Y direction, and the electrical level is controlled to achieve full color and gradation. It also has the feature of being controllable.
「作用」
かくして、A4版またはそれ以上の大面積のマトリック
ス化に対しても±200μ以内の合わせ精度でよく、従
来のマスク合わせ精度の±15μよりも10倍も低い精
度でY方向の第2のマスクのずれを保障し得る。加えて
、X方向の合わせ精度に対しても、第2の電極とそれに
連結したリードとを同じ[11とすることにより、±2
00μまたはそれ以下(理論的には±3mm以内を示す
)での低い合わせ精度でプロセスが可能となった。"Function" Thus, even for large-area matrixing of A4 size or larger, the alignment accuracy is within ±200μ, and the second mask alignment accuracy in the Y direction is 10 times lower than the conventional mask alignment accuracy of ±15μ. This can ensure that the mask does not shift. In addition, with respect to alignment accuracy in the X direction, by setting the second electrode and the lead connected to it to be the same [11],
The process became possible with a low alignment accuracy of 00 μm or less (theoretically within ±3 mm).
加えて、第3図に示すごとく、液晶の他方のY配線およ
び電極を3分割し、それぞれの電極またはそれぞれのア
クティブ素子に対応して赤(Rという)、緑(Gという
)、青(Bという)のフィルタを通すことにより、その
レベルに対し独立に電圧をY軸として加えることができ
る。そのため、R,G、Bに対する階調を行うことがで
きるという特徴を有する。In addition, as shown in Figure 3, the other Y wiring and electrodes of the liquid crystal are divided into three parts, and red (referred to as R), green (referred to as G), and blue (referred to as B) correspond to each electrode or each active element. By passing the voltage through the filter, a voltage can be applied independently to that level on the Y axis. Therefore, it has the feature that it is possible to perform gradations for R, G, and B.
以下に実施例に従って本発明を説明する。The present invention will be explained below according to examples.
「実施例1」 第1図は本発明の固体表示装置を用いた回路図を示す。"Example 1" FIG. 1 shows a circuit diagram using the solid state display device of the present invention.
図面において、絵素は複合ダイオード(2)の電極(2
1)(第1の電極)より液晶(3)の一方の電極(23
)(第3の電極)に連結している。複合ダイオードはク
ロック信号を与えるX配線のアドレス線(4)、(5)
に第2の電極(22)により連結している。In the drawing, the picture element is the electrode (2) of the composite diode (2).
1) One electrode (23) of the liquid crystal (3) from (the first electrode)
) (third electrode). The compound diode is connected to the address lines (4) and (5) of the X wiring that provides the clock signal.
is connected to by a second electrode (22).
他方、液晶(3)の第4の電極(24)はY配線のデー
タ線(6) 、 (7)に連結している。Y配線は1つ
の第3の電極(23)に対応して3分割された第4の電
極(24)にそれぞれ対応して連結させている。そして
この第4の電極(14)はR(赤)、G(緑)、B(青
)のフィルタを有しており、フルカラー化を施している
。On the other hand, the fourth electrode (24) of the liquid crystal (3) is connected to the data lines (6) and (7) of the Y wiring. The Y wiring corresponds to one third electrode (23) and is connected to a fourth electrode (24) divided into three. This fourth electrode (14) has R (red), G (green), and B (blue) filters, providing full color.
このX配線は同一絶縁基板代表的にはガラス基板(第4
図(B) 、 (C) 、 (D)における(20)
’)上に設けられ、液晶(3)の他方の第4の電極(第
1図、第4図(C)における(6−1) 、 (6−2
) 、 (6−3)即ち(6)または(24))は対抗
した他の透光性絶縁基板代表的にはガラス基板(第4図
(C)における(20’))側に設けられている。This X wiring is connected to the same insulating substrate, typically a glass substrate (fourth
(20) in Figures (B), (C), and (D)
) on the other fourth electrode of the liquid crystal (3) ((6-1), (6-2 in FIG. 1, FIG. 4(C))
), (6-3), i.e., (6) or (24)) is provided on the opposite translucent insulating substrate, typically a glass substrate ((20') in FIG. 4(C)). There is.
かかる絵素をマトリックス構成せしめ、図面では2 x
2 x 3 (R,G、B)を示した。しかし本発明
はかかる小マトリックスではなく、スケール・アップし
た表示装置例えば(画素640 X 3 (R,G、B
) X20または512)といった大きなマトリック
スのパネルに対し有効である。Such picture elements are arranged in a matrix, and in the drawing, 2 x
2 x 3 (R, G, B) was shown. However, the present invention does not use such a small matrix, but a scaled-up display device such as (640 pixels x 3 (R, G, B
) It is effective for large matrix panels such as X20 or 512).
かくの如き複合ダイオードを用いた非線形素子およびそ
の特性の例を第2図、第3図に示している。Examples of nonlinear elements using such composite diodes and their characteristics are shown in FIGS. 2 and 3.
この第2図を以下に略記する。This FIG. 2 will be abbreviated below.
第2図(A)は実際の素子構造の縦断面図を示している
。FIG. 2(A) shows a longitudinal cross-sectional view of an actual device structure.
第2図(A)において、透光性絶縁基板として無アルカ
リガラス(20)を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるITOまたは酸
化スズ膜を0.1〜0.5μの厚さに形成した。この後
、この導電膜にパターニングを第1のマスク■により行
い、不要部を除去して電極を形成した。In FIG. 2(A), non-alkali glass (20) was used as the light-transmitting insulating substrate. On this upper surface, a conductive film of ITO or tin oxide was formed to a thickness of 0.1 to 0.5 μm by sputtering or electron beam evaporation. Thereafter, this conductive film was patterned using a first mask (2), unnecessary portions were removed, and electrodes were formed.
この後、これらの全面にプラズマ気相反応法によりNI
N(N(I) I(I)Nを含む)構造を有する非単結
晶半導体よりなる複合ダイオードを形成した。即ち、N
型半導体(12)をシランに13.56MHzの高周波
グロー放電を行うことにより、300〜400℃に保持
された基板上の被形成面上にアモルファス構造を有する
非単結晶半導体を作る。その電気伝導度は、10−’
〜10−’(0cm)−’を有し、50〜500 人の
厚さとした。さらに次に10−6〜1O−7torrま
で、十分真空引きをした。さらに、シラン(SimHz
mや2例えばm=lの5il14)にメチルシラン(S
illn(CH:+) 4−nn=1〜3)を混入させ
た。即ち、n =2では、JSi(Cll z)z/5
i114=1/10〜1/200を1=1として、きわ
めて薄くこのリンの不純物の1層への逆流を除くブロッ
ク層(バリア層)(■)層)を作った。さらにシランの
みをプラズマ反応をさせ、■型の非感光性非単結晶半導
体(13)を500人〜1μの厚さに、例えば0.2μ
の厚さに、N型半導体上またはバリア層上に積層して形
成した。さらに、10″b〜10− ’ torrまで
十分真空引きをした。再び、同様のバリア層またはN型
半導体(14)をアモルファス構造として50〜500
人の厚さに積層してNIN接合またはN(1)I(1
)N接合((I)はバリア層であるが、以下簡単のため
省略する)とした。After this, NI is applied to the entire surface by plasma vapor phase reaction method.
A composite diode made of a non-single crystal semiconductor having an N (including N(I) I(I)N) structure was formed. That is, N
A non-single-crystal semiconductor having an amorphous structure is produced on the formation surface of the substrate kept at 300 to 400° C. by subjecting the type semiconductor (12) to silane and subjecting it to high-frequency glow discharge at 13.56 MHz. Its electrical conductivity is 10-'
~10-' (0 cm)-' and a thickness of 50 to 500 people. Further, the chamber was sufficiently evacuated to 10-6 to 10-7 torr. Furthermore, silane (SimHz
Methylsilane (S
illn(CH:+)4-nn=1-3) was mixed. That is, for n = 2, JSi(Cll z)z/5
By setting i114=1/10 to 1/200 to 1=1, an extremely thin block layer (barrier layer) (■) layer) was made to prevent the backflow of phosphorus impurities to the first layer. Furthermore, only the silane is subjected to a plasma reaction, and the non-photosensitive non-single crystal semiconductor (13) of type 500 is made into a thickness of 500 to 1μ, for example, 0.2μ.
It was formed by laminating it on an N-type semiconductor or a barrier layer to a thickness of . Furthermore, the vacuum was sufficiently evacuated to 10"b to 10-' torr. Again, the same barrier layer or N-type semiconductor (14) was made into an amorphous structure and the
NIN junction or N(1)I(1
) N junction ((I) is a barrier layer, but will be omitted below for simplicity).
この後、この上面に、CTFとしての5n02またはI
TOを500〜1500人の厚さに、さらにリードおよ
び電極となるクロムまたはアルミニューム(500〜1
500人)を電子ビーム蒸着法またはスパッタ法により
積層した。さらに、電極(22) 、複合ダイオード(
2)として設ける領域を除き、他部を第2のフオドマス
ク■を用いてフォトエツチング法により除去して第2の
電極を構成した。After this, 5n02 or I as CTF is applied to this top surface.
TO to a thickness of 500 to 1500 mm, and chromium or aluminum (500 to 150 mm thick) for leads and electrodes.
500 people) were laminated by electron beam evaporation or sputtering. Further, an electrode (22), a composite diode (
Except for the region provided as 2), the remaining portion was removed by photo-etching using a second photomask (2) to form a second electrode.
即ち、第2図(A)において、ガラス基板(20)上の
透光性導電膜(17)よりなる第1の電極(21)、
N(12) I (13) N (14)半導体積層体
よりなるNIN接合型複合ダイオード(2) 、 CT
F (15) 、クロムまたはアルミニューム(16)
よりなる第2の電極(22)よりなっている。このNI
N構造の記号が第2図(B)に記されている。That is, in FIG. 2(A), a first electrode (21) made of a transparent conductive film (17) on a glass substrate (20),
N(12) I(13) N(14) NIN junction type composite diode (2) made of semiconductor stacked body, CT
F (15), chrome or aluminum (16)
The second electrode (22) is made of: This NI
The symbol for the N structure is shown in FIG. 2(B).
結果として、第3図に示す如き非線型特性(31)。As a result, a nonlinear characteristic (31) as shown in FIG. 3 is obtained.
(32)を第2図に対応して有せしめることができる。(32) can be provided corresponding to FIG.
また、N層と1層との界面またはその近傍に炭素を添加
すると、+Vaにおいては、しきい値を単なるPIN型
のダイオード特性の順方向のしきい値の1〜2vよりよ
り高く、液晶表示素子に最適の電圧の例えばIOV以上
にし得る。加えて1層中に炭素を若干量添加した5ix
C,−x(0<X4)とすると、この炭素が珪素と十分
結合するため、IN界面における珪素のN層への混合を
防ぎ、V−I特性において原点に対しより対称性を有せ
しめ得る。Furthermore, when carbon is added to the interface between the N layer and the first layer or in the vicinity thereof, the threshold value at +Va becomes higher than the forward threshold value of 1 to 2 V in the forward direction of a simple PIN type diode characteristic, and the liquid crystal display For example, the voltage can be higher than the optimum voltage for the element, such as IOV. In addition, 5ix with a small amount of carbon added in one layer
When C, -x (0 < .
「実施例2」
第4図に本発明の構成を示すが、第1図における破線で
囲んだ領域(1)での平面図(A)及び′11断面図(
B) 、 (C) 、 (D)が示されている。"Embodiment 2" The configuration of the present invention is shown in FIG. 4, which includes a plan view (A) and a sectional view (
B), (C), and (D) are shown.
さらに、第4図(B) 、 (C) 、 (D)は(A
)におけるそれぞれA−A’ 、 B−B’ 、C−C
’での縦断面図を記す。加えて、第4図(C)は液晶(
3)および上側電極(6) 、 (7)および基板(2
0’)をも示しているが、他の(A) 、 (B) 。Furthermore, Fig. 4 (B), (C), and (D) are (A
) respectively A-A', B-B', C-C
A longitudinal cross-sectional view at ' is shown. In addition, Figure 4 (C) shows the liquid crystal (
3) and upper electrodes (6), (7) and substrate (2)
0') is also shown, but the other (A) and (B) are also shown.
(D)は非線型素子を有する側のみを簡単のため示した
。(D) shows only the side having nonlinear elements for simplicity.
この素子の製造方法は実施例1と同様である。The manufacturing method of this element is the same as in Example 1.
即ち、第1のマスク■により矩形の第1の電極(21)
および第3の電極(23)を構成せしめる。この電極は
ここでは420μ×420μとして、さらに、N(12
)I (13) N (14)を実施例1により構成す
る。さらに上側電極(15) 、 (16)用材料を全
面に形成する。次に第2のフォトマスク■によりリード
(4) 、 (5)および第2の電極(22)を同じ巾
(ここでは20μ)でCCLを用いてクロムまたはアル
ミニュームをプラズマエツチングした。さらに5nOz
(15) 、半導体(2)をエツチングして除去した
。That is, the rectangular first electrode (21) is formed by the first mask (2).
and a third electrode (23). This electrode is 420μ×420μ here, and furthermore, N(12
) I (13) N (14) is constructed according to Example 1. Furthermore, materials for the upper electrodes (15) and (16) are formed over the entire surface. Next, using a second photomask (2), chromium or aluminum was plasma-etched on the leads (4), (5) and the second electrode (22) to the same width (here, 20 μm) using CCL. Another 5nOz
(15) The semiconductor (2) was removed by etching.
この時、リード(4) 、 (5)における電極(22
)とこの隣の電極(22’ )さらにその間のリード(
25) (第4図B)とを同じ巾として横方向のパター
ンズレに対してもその精度を±200μ以下とした。す
ると、第4図(A)における左右方向にパターンがずれ
ても、まったく製造歩留りに影響をもたらさない。さら
に第2の電極は矩形の第1、第3の電極の上方に設けら
れているため、その位置は初期中央部とすると、その上
下に±200μ最大ずれても非線型素子の電極面積が不
要であり、電気特性にまったく影Cを与えずパターン化
が可能である。At this time, the electrodes (22
), the electrode next to this (22'), and the lead between them (22').
25) (FIG. 4B) were made to have the same width, and the accuracy with respect to pattern deviation in the lateral direction was set to ±200 μm or less. Then, even if the pattern shifts in the left-right direction in FIG. 4(A), it does not affect the manufacturing yield at all. Furthermore, since the second electrode is provided above the rectangular first and third electrodes, if its position is initially at the center, the electrode area of the nonlinear element is unnecessary even if it is shifted up to ±200 μ above and below. Therefore, patterning is possible without affecting the electrical characteristics at all.
即ち640 X512の素子における例えば上布端と下
方端とがマスクのずれをおこしても、従来の1710倍
もの悪い精度でもマスク合わせが可能となった。That is, even if the mask is misaligned, for example, between the upper cloth edge and the lower edge of a 640 x 512 element, it is now possible to align the mask with an accuracy 1710 times worse than that of the conventional technique.
かくして1回の重ね合わせプロセスを行う第2のマスク
■により、概略同一形状にX方向のリード(4) 、
(5) 、第2の電極(22)、半導体(2)、複合ダ
イオードを形成させることができた。Thus, by using the second mask (2) that performs one overlapping process, the leads (4) in the X direction are formed into approximately the same shape.
(5) A second electrode (22), a semiconductor (2), and a composite diode could be formed.
さらに第4図(B)より明らかなごとく、1つの素子の
第1の電極(21)と、隣の素子の第1の電極ド(25
)の巾が20μの場合)を有していた。そのため、この
電極間のクロストークを表示素子に透過型または反射型
の光照射をしてもそのいずれにおいても防ぐことができ
た。Furthermore, as is clear from FIG. 4(B), the first electrode (21) of one element and the first electrode (25) of the adjacent element
) had a width of 20μ). Therefore, this crosstalk between the electrodes could be prevented whether the display element was irradiated with light in a transmissive or reflective manner.
さらに相対する液晶の他方の第4の電極(24)。Furthermore, the other fourth electrode (24) of the opposing liquid crystal.
リード(6)は他の第1のマスク■によりY方向の配線
として形成させた。Leads (6) were formed as wiring in the Y direction using another first mask (2).
この後、このY方向の配線のそれぞれに対し、公知の電
着法によりこの電極(6−1) 、 (7−1)に対し
赤のフィルタを、(6−2) 、 (7−2)に対し緑
のフィルタを、(6−3) 、 (7−3)に対し青の
フィルタを、形成せしめた。その後、ポリイミド例えば
PIQをコートし、保護膜とするとともに、このPl、
Qに配向処理を施した。After this, for each of the wirings in the Y direction, a red filter is applied to the electrodes (6-1) and (7-1) by a known electrodeposition method, and a red filter is applied to the electrodes (6-2) and (7-2). A green filter was formed for (6-3) and (7-3), and a blue filter was formed for (6-3) and (7-3). Thereafter, polyimide such as PIQ is coated to form a protective film, and this Pl,
Q was subjected to orientation treatment.
このフルカラー化に対し、電着法ではなく、染色法を用
いてもよい。この方法はガラス基板にまずR,G、Bの
フィルタを形成し、さらにパソシベイジョン膜を作り、
この膜に(6−1) 、 (6−2) 、 (6−3)
、 (7−1)・・・と3分割させて電極を形成させ
た。For this full coloring, a dyeing method may be used instead of the electrodeposition method. This method first forms R, G, and B filters on a glass substrate, then creates a passivation film.
In this film (6-1), (6-2), (6-3)
, (7-1)... were divided into three to form electrodes.
かくすることにより、1つの下側電極に対応して3つの
電極を設けることができた。In this way, three electrodes could be provided corresponding to one lower electrode.
以上のことより、この面に1つのアクティブ絵素を形成
するのに3種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは2枚(1回)のみでよいという
特長を有する。From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and particularly in that case, it has the advantage that only two overlapping masks (one time) are required.
さらに、対抗する他の絶縁基板(20’)を約6〜10
μの巾に離間させ、その隙間を真空引きをした後、公知
の液晶(10)を封入した。Furthermore, another opposing insulating substrate (20') is placed about 6 to 10 times
After evacuating the gap by a width of μ, a known liquid crystal (10) was sealed.
表示パネルとしては、この後第1図に示す周辺回路(8
) 、 (9)をプリント基板に配設し、このプリント
基板のリードと表示素子の各リードとを対応させて連結
した。As a display panel, the peripheral circuit (8) shown in FIG.
) and (9) were arranged on a printed circuit board, and the leads of this printed circuit board were connected to the leads of the display element in correspondence with each other.
か(して3枚のみのマスクでアクティブ素子型のパネル
をパターニングさせることが可能となった。(Thus, it became possible to pattern an active element type panel using only three masks.
「効果」
本発明は以上に示す如く、非線型素子の第1の電極と液
晶の第3の電極とを共通にして矩形を有せしめ、その−
辺に平行に非線型素子の第2の電極を半導体上に設けた
。このため、非線型素子の電極面積は矩形電極の中央部
より上下に最大±200μもずれても変化す゛ることが
な(、一定の非線型特性を有し、マトリックス全体への
アクティブ駆動の電気特性へのバラツキを防ぐことがで
きた。"Effect" As described above, the present invention makes the first electrode of the nonlinear element and the third electrode of the liquid crystal common and have a rectangular shape, and the -
A second electrode of the nonlinear element was provided on the semiconductor parallel to the side. Therefore, the electrode area of the nonlinear element does not change even if it is shifted up or down by ±200μ from the center of the rectangular electrode (it has certain nonlinear characteristics, and the electrical characteristics of active drive to the entire matrix It was possible to prevent variations in the
加えて、第2の電極およびそのリード下に、ともに半導
体が残存しているため、X方向にてのズレに対してもき
わめて低い合わせ精度にてパターニングを行うことが可
能となった。In addition, since the semiconductor remains both under the second electrode and its lead, patterning can be performed with extremely low alignment accuracy even with respect to misalignment in the X direction.
さらに加えて、NI、 IN接合界面またはその近傍に
炭素を内部に比べ多量に添加してバリア層とすることに
より、バリア層形成または広いEg化を施し、しきい値
以下の電圧での電流を平坦にし、このしきい値以上の電
圧での電流を急峻にせしめる特性用のプロセス制御を行
うことができる。In addition, by adding a larger amount of carbon to the NI/IN junction interface or its vicinity to form a barrier layer than inside, it is possible to form a barrier layer or widen Eg, thereby reducing current at voltages below the threshold. Process control can be performed for characteristics that flatten and steepen the current at voltages above this threshold.
さらにダイオードと電極リードとが一体化しているため
、きわめて少ないマスク(3枚)(重合わせは1回)で
パターニングを行うことができ、製造歩留りを向上させ
ることができる。Furthermore, since the diode and the electrode lead are integrated, patterning can be performed with an extremely small number of masks (three) (overlapping once), and manufacturing yield can be improved.
交流駆動方式であり、特にそのダイオードのしき・い値
を気相反応法を用いた半導体層の積層時におけるプロセ
ス条件により制御し得るため、階調制御がしやすいとい
う特徴を有する。It is an alternating current drive system, and has the feature that it is easy to control gradation because the threshold value of the diode can be controlled by the process conditions during stacking of semiconductor layers using a gas phase reaction method.
本発明において、(I)層または1層内に炭素を添加し
た。しかし炭素ではなく、酸素または窒素としてもよい
。しかしこれらは絶縁物化しやすいため、その添加量の
制御がより微妙であり、製造のしやすさでは炭素に比べ
て困難さを有している。In the present invention, carbon was added to the (I) layer or one layer. However, instead of carbon, oxygen or nitrogen may be used. However, since these materials easily become insulators, the amount of addition thereof must be controlled more delicately, and they are more difficult to manufacture than carbon.
本発明において、非線型素子はNIN接合またはN(I
)I(1)N接合とした。しかしPIN接合を複数ケ並
列に設けるダイオード・リングまたは直列に設けるBa
ck−to−back方式、その他ツェナ特性またはア
バランシェ特性を用いた第3図の特性を有する他の非線
型半導体装置に対しても本発明は有効である。In the present invention, the nonlinear element is an NIN junction or N(I
)I(1)N junction. However, a diode ring with multiple PIN junctions in parallel or a Ba
The present invention is also effective for other nonlinear semiconductor devices having the characteristics shown in FIG. 3 using the ck-to-back method, Zener characteristics, or avalanche characteristics.
本発明において、非線型素子が非感光性である場合は、
矩形状電極に密接して半導体を設けることが可能である
。また感光性であり、かつ素子の暗状態を利用せんする
時は、矩形状の透光性導電膜の電極であって、かつ半導
体との間には遮光用金属例えばクロムを半導体と同一形
状に設けるこが有効である。もちろん非線型素子が感光
性を有し、かつその特性を利用する場合もその応用に従
って本発明を応用すればよい。In the present invention, if the nonlinear element is non-photosensitive,
It is possible to provide a semiconductor in close proximity to the rectangular electrode. In addition, when the device is photosensitive and uses the dark state of the device, the electrode is a rectangular transparent conductive film, and a light-shielding metal such as chromium is placed in the same shape as the semiconductor between the electrode and the semiconductor. It is effective to provide this. Of course, even when the nonlinear element has photosensitivity and its characteristics are utilized, the present invention may be applied according to the application.
第1図は本発明の液晶表示パネルの回路図を示す。
第2図は本発明の複合ダイオードの縦断面図(A)およ
び記号(B)を示す。
第3図は本発明の複合ダイオードの非線形素子の動作特
性を示す。
第4図は本発明の表示パネルの平面図および縦断面図を
示す。FIG. 1 shows a circuit diagram of a liquid crystal display panel of the present invention. FIG. 2 shows a longitudinal cross-sectional view (A) and symbol (B) of the composite diode of the present invention. FIG. 3 shows the operating characteristics of the nonlinear element of the composite diode of the present invention. FIG. 4 shows a plan view and a longitudinal sectional view of the display panel of the present invention.
Claims (1)
設けた固体表示装置において、第1の電極、半導体、第
2の電極が積層して設けられた非線型素子と、該素子の
前記第1の電極に連結した液晶表示素子の第3の電極と
を有し、前記第1の電極と第3の電極は1つの矩形状の
透光性導電膜により設けられているとともに、前記第2
の電極は矩形状電極の一辺に平行にかつ前記矩形状電極
上方を横切って設けられたことを特徴とする半導体装置
。 2、特許請求の範囲第1項において、第2の電極と該電
極に連結するリードとは同一巾を有して直線状に設けら
れたことを特徴とする半導体装置。 3、特許請求の範囲第2項において、リードの下側には
半導体が残存して設けられていることを特徴とする半導
体装置。[Claims] 1. In a solid-state display device in which a plurality of active elements are provided in a matrix on a substrate, a non-linear element in which a first electrode, a semiconductor, and a second electrode are provided in a stacked manner; a third electrode of the liquid crystal display element connected to the first electrode of the element, the first electrode and the third electrode being provided by one rectangular transparent conductive film; , said second
A semiconductor device characterized in that the electrode is provided parallel to one side of a rectangular electrode and across above the rectangular electrode. 2. The semiconductor device according to claim 1, wherein the second electrode and the lead connected to the electrode have the same width and are provided in a straight line. 3. A semiconductor device according to claim 2, characterized in that a semiconductor remains below the leads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59211771A JPS6190190A (en) | 1984-10-08 | 1984-10-08 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59211771A JPS6190190A (en) | 1984-10-08 | 1984-10-08 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6190190A true JPS6190190A (en) | 1986-05-08 |
Family
ID=16611314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59211771A Pending JPS6190190A (en) | 1984-10-08 | 1984-10-08 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6190190A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04149570A (en) * | 1990-10-12 | 1992-05-22 | Canon Inc | Image forming device |
JP2010284974A (en) * | 2006-09-08 | 2010-12-24 | Ricoh Co Ltd | Heating device, erasing device, information recording and erasing device, and transfer device |
-
1984
- 1984-10-08 JP JP59211771A patent/JPS6190190A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04149570A (en) * | 1990-10-12 | 1992-05-22 | Canon Inc | Image forming device |
JP2010284974A (en) * | 2006-09-08 | 2010-12-24 | Ricoh Co Ltd | Heating device, erasing device, information recording and erasing device, and transfer device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03148636A (en) | Manufacture of active matrix type liquid crystal display element | |
JP3998317B2 (en) | Manufacturing method of liquid crystal display device | |
TW200422748A (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
JP3469662B2 (en) | Liquid crystal display | |
JPS6190190A (en) | Semiconductor device | |
JP2001021916A (en) | Matrix array substrate | |
JPS61117521A (en) | Production of semiconductor device | |
JPH1195255A (en) | Array substrate of liquid crystal display device and liquid crystal display device having this substrate | |
JPH11258632A (en) | Array substrate for display device | |
JPS61217087A (en) | Non-linear type resistance element for liquid crystal display unit | |
JPS61169883A (en) | Liquid crystal display unit | |
JPH052129B2 (en) | ||
JPS61117522A (en) | Semiconductor device | |
JPS6190189A (en) | Semiconductor device | |
JPH0462569B2 (en) | ||
JPS61117520A (en) | Semiconductor device | |
JPS6191687A (en) | Semiconductor device | |
JPH02157827A (en) | Thin film transistor array device | |
JPS6184069A (en) | Semiconductor device | |
JPS6161196A (en) | Solid display unit | |
JPS6161197A (en) | Solid display unit | |
JPS6269553A (en) | Semiconductor device | |
JPS6167262A (en) | Semiconductor device | |
JPS6161198A (en) | Making of solid display unit | |
JPS6167081A (en) | Solid display |