JPS6190189A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6190189A
JPS6190189A JP59211770A JP21177084A JPS6190189A JP S6190189 A JPS6190189 A JP S6190189A JP 59211770 A JP59211770 A JP 59211770A JP 21177084 A JP21177084 A JP 21177084A JP S6190189 A JPS6190189 A JP S6190189A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
semiconductor device
furthermore
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59211770A
Other languages
Japanese (ja)
Inventor
舜平 山崎
晃 間瀬
利光 小沼
稔 宮崎
坂間 光範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59211770A priority Critical patent/JPS6190189A/en
Publication of JPS6190189A publication Critical patent/JPS6190189A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention relates to solid-state display devices, image sensors, etc., which solidify display parts of microcomputers, word processors, televisions, etc. by providing a display element, preferably a liquid crystal display panel. Alternatively, the present invention relates to a semiconductor device having nonlinear characteristics that is applied to a liquid crystal printer.

「従来の技術」 固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、アモルファスシリコンをすべての画素
とl:lに連結して用いるNIN接合構造の非線型素子
が知られている。しかし、このNIN接合を用いんとし
ても、この半導体が感光性を有するため、この素子に光
が入射しないように遮蔽用金属をその上下面に配設して
いた。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. As a panel using such an active element, a non-linear element having an NIN junction structure is known, in which amorphous silicon is connected to all pixels in a 1:1 ratio. However, even if this NIN junction is used, since this semiconductor is photosensitive, shielding metals have been placed on the top and bottom surfaces of the device to prevent light from entering the device.

「発明が解決しようとする問題点」 しかしかかる感光性非線型素子を用いる場合、遮蔽層は
金属よりなる。このため、隣の絵素を構成する電極との
間にはこの金属を配設することができるため、光でその
領域の電気抵抗が下がり、微小リークが一方が「ON」
で他方がrOFF Jの場合、その電位差に基づき発生
してしまう。その結果、本来rOFF Jの状態を保持
するはずの絵素がうす< rONJ化してしまういわゆ
る液晶表示素子でもっとも嫌がられる「クロストーク」
現象が発生してしまった。
"Problems to be Solved by the Invention" However, when such a photosensitive nonlinear element is used, the shielding layer is made of metal. For this reason, since this metal can be placed between the electrodes that make up the adjacent picture element, the electrical resistance in that area is reduced by light, and minute leaks occur when one side is "ON".
If the other is rOFF J, this will occur based on the potential difference. As a result, the picture elements that should originally maintain the rOFFJ state become thin < rONJ, which is the most disliked phenomenon in so-called liquid crystal display devices, ``crosstalk.''
A phenomenon has occurred.

このため、本発明はアクティブ素子を含む素子間に介在
する非単結晶半導体を非感光性としたことを特徴として
いる。
For this reason, the present invention is characterized in that the non-single crystal semiconductor interposed between elements including active elements is made non-photosensitive.

「問題を解決するための手段」 本発明はかかる問題を解決するため、非単結晶半導体に
おいて水素またはハロゲン元素の添加量を従来より公知
の10〜20原子χより1原子%またはそれ以下の含存
量とし、特に、そのI型半導体中の水素またはハロゲン
元素を十分少なくまたは除去した5i−SixC+−x
(0<X<1)−5i構造またはSi −3ixC1−
x(0<X4) −5ixC+−x(0<X<1) −
Si構造またはその変形構造を有せしめたことを主とし
ている。
"Means for Solving the Problem" In order to solve the problem, the present invention aims to reduce the amount of hydrogen or halogen element added in a non-single crystal semiconductor to 1 atomic % or less than the conventionally known 10 to 20 atoms χ. 5i-SixC+-x in which the hydrogen or halogen element in the I-type semiconductor is sufficiently reduced or removed.
(0<X<1)-5i structure or Si-3ixC1-
x(0<X4) −5ixC+−x(0<X<1) −
The main feature is that it has a Si structure or a modified structure thereof.

かかる本発明に用いる非線形素子は、一対の電極とはそ
れぞれオーム接触性を有するが、逆向整流特性を構成す
る複合ダイオードを有する素子よりなるもので、その代
表例は、N型半導体−I型(以下真性または実質的に真
性という)半導体−N型半導体を積層して設けたNIN
構造、即ちNl接合とIN接合とが電気的に逆向きに連
結され、かつ半導体として一体化したNIN接合を有す
る半導体をはじめ、その変形であるNN−N、NP−N
、PIP、PP−PまたはPNN槽構造有せしめた複合
ダイオードである。
The nonlinear element used in the present invention has ohmic contact with a pair of electrodes, but is composed of a composite diode that has reverse rectification characteristics.A typical example thereof is an N-type semiconductor-I type ( (hereinafter referred to as "intrinsic" or "substantially intrinsic") semiconductor - NIN provided by stacking N-type semiconductors
In addition to semiconductors that have an NIN structure in which an Nl junction and an IN junction are electrically connected in opposite directions and are integrated as a semiconductor, there are also variations thereof such as NN-N and NP-N.
, PIP, PP-P or PNN tank structure.

かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン(立ち上がり)電圧(しきい値)はNl接合のN型
半導体とI型半導体またはNI界面またはその近傍での
導電型を決める微量のリン等の不純物と、エネルギバン
ド巾を決める炭素等の不純物および添加物の濃度で決め
ることができる。このため、製造プロセスを制御するこ
とにより、所望の素子のしきい値電圧の値およびしきい
値以下での電流の流れにくさおよびしきい値以上での電
流の流やすさを制御し得る。
The threshold voltage of such a composite diode makes the diode characteristics opposite to each other, and its build-in (rise) voltage (threshold) is determined by the conduction at or near the N-type semiconductor and I-type semiconductor or NI interface of the Nl junction. It can be determined by the concentration of trace impurities such as phosphorus, which determines the type, and impurities and additives, such as carbon, which determine the energy band width. Therefore, by controlling the manufacturing process, it is possible to control the value of the threshold voltage of a desired element, the difficulty of current flow below the threshold value, and the ease of current flow above the threshold value.

さらに本発明は、かかる複合ダイオードとマトリックス
を構成するX配線またはY配線とが概略同一形状を有す
る1つのマスク合わせで行うのみで完成させ得るため、
一方の基板側に設けられる液晶表示の一方の電極(第1
の電極)と連結した複合ダイオードおよびXまたはY配
線の形成に必要なマスクの数は2枚のみでプロセスさせ
ることができる。この構造の代表例を第2図及び第4図
に示しである。
Furthermore, the present invention can be completed by simply matching the composite diode with one mask in which the X wiring or Y wiring constituting the matrix has approximately the same shape.
One electrode (first electrode) of the liquid crystal display provided on one substrate side
Only two masks are required to form the composite diode and the X or Y wiring connected to the electrodes). Representative examples of this structure are shown in FIGS. 2 and 4.

このため、固体表示素子である例えば液晶に対し、交流
バイアスを液晶の他方の電極(第4の電極)、リードの
レベルを制御することにより制御し得、階調制御も可能
であるという特徴を有する。
For this reason, the AC bias of a solid-state display element, such as a liquid crystal, can be controlled by controlling the level of the other electrode (fourth electrode) and lead of the liquid crystal, and gradation control is also possible. have

「作用」 さらに、液晶の他方の電極を3分割し、それぞれの電極
またはそれぞれのアクティブ素子に対応して赤(Rとい
う)、緑(Gという)、青(Bという)のフィルタを通
すことにより、そのレベルに対し独立に電圧をY軸とし
て加えることができる。そのためR,G、 Bに対する
階調を行うことができるという特徴を有する。
"Operation" Furthermore, by dividing the other electrode of the liquid crystal into three parts and passing red (referred to as R), green (referred to as G), and blue (referred to as B) filters corresponding to each electrode or each active element, , voltage can be applied independently to that level as the Y axis. Therefore, it has the feature of being able to perform gradations for R, G, and B.

以下に実施例に従って本発明を説明する。The present invention will be explained below according to examples.

「実施例1」 第1図は本発明の固体表示装置を用いた回路図を示す。"Example 1" FIG. 1 shows a circuit diagram using the solid state display device of the present invention.

(d賀第3の電極)に連結している。複合ダイオードは
クロック信号を与えるX配線のアドレス線(4) 、 
(5)に第2の電極(22)により連結している。
(daga third electrode). The compound diode is the address line (4) of the X wiring that provides the clock signal,
(5) by a second electrode (22).

他方、液晶(3)の第4の電極(24)はY配線のデー
タ線(6) 、 (7)に連結している。Y配線は1つ
の第¥の電極(23)に対応して3分割された第4の電
極(24)にそれぞれ対応して連結させている。そして
この第4の電極はR(赤)、G(緑)、B(青)のフィ
ルタを有しており、フルカラー化を施している。
On the other hand, the fourth electrode (24) of the liquid crystal (3) is connected to the data lines (6) and (7) of the Y wiring. The Y wiring corresponds to one \-th electrode (23) and is connected to a fourth electrode (24) divided into three. This fourth electrode has R (red), G (green), and B (blue) filters, providing full color.

このX配線は同一絶縁基板代表的にはガラス基板(第4
図(B) 、 (C) 、 (D)における(20) 
)上に設けられ、液晶(3)の他方の第4の電極(第1
図、第4図(C)における(6−1) 、 (6−2)
 、 (6−3)即ち(6)または(24))は対抗し
た他の透光性絶縁基板代表的にはガラス基板(第4図(
C)における(20’))側に設けられている。
This X wiring is connected to the same insulating substrate, typically a glass substrate (fourth
(20) in Figures (B), (C), and (D)
) on the other fourth electrode (first electrode) of the liquid crystal (3).
(6-1), (6-2) in Figure 4(C)
, (6-3), i.e., (6) or (24)) is another opposing translucent insulating substrate, typically a glass substrate (Fig.
It is provided on the (20') side in C).

かかる絵素をマトリックス構成せしめ、図面では2 X
 2 X 3 (R,G、B)とした。これはスケール
・アンプした表示装置例えば(画素640 X 3 (
R,G、B)X 200)としても同一技術思想である
Such picture elements are arranged in a matrix, and in the drawing, 2
2 x 3 (R, G, B). This is a scaled and amplified display device, for example (640 pixels x 3 (
R, G, B)X 200) also have the same technical idea.

かくの如き複合ダイオードを用いた非線形素子およびそ
の特性の例を第2図、第3図に示している。
Examples of nonlinear elements using such composite diodes and their characteristics are shown in FIGS. 2 and 3.

この第2図を以下に略記する。This FIG. 2 will be abbreviated below.

第2図(A)は実際の素子構造の縦断面図を示している
FIG. 2(A) shows a longitudinal cross-sectional view of an actual device structure.

第2図(八)において、透光性絶縁基板として無アルカ
リガラス(20)を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるITOまたは酸
化スズ膜を0.1〜0.5 μの厚さに形成した。この
後、この導電膜にバターニングを第1のマスク■により
行い、不要部を除去して電極を形成した。
In FIG. 2 (8), non-alkali glass (20) was used as the light-transmitting insulating substrate. On this upper surface, a conductive film of ITO or tin oxide was formed to a thickness of 0.1 to 0.5 μm by sputtering or electron beam evaporation. Thereafter, this conductive film was patterned using a first mask (2) to remove unnecessary portions and form electrodes.

この後、これらの全面にプラズマ気相反応法によりNI
N構造を存する水素またはハロゲン元素が少ないまたは
除去された非単結晶半導体よりなる複合ダイオードを形
成した。即ち、N型半導体(12)をシランを13.5
6M1(zの高周波グロー放電を行うことにより、30
0〜400℃に保持された基板上の被形成面上にアモル
ファス構造を有する非単結晶半導体を作る。その電気伝
導度は、10−5〜10−3(0cm)−’を有し、5
0〜500人の厚さとした。さらに次に10− b〜1
0− ’ Lorrまで、十分真空引きをした。
After this, NI is applied to the entire surface by plasma vapor phase reaction method.
A composite diode made of a non-single crystal semiconductor in which hydrogen or halogen elements having an N structure are reduced or removed was formed. That is, the N-type semiconductor (12) and the silane are 13.5
By performing high frequency glow discharge of 6M1 (z, 30
A non-single crystal semiconductor having an amorphous structure is formed on a surface to be formed on a substrate maintained at 0 to 400°C. Its electrical conductivity is between 10-5 and 10-3 (0 cm) and 5
The thickness ranged from 0 to 500 people. Furthermore, 10-b~1
Vacuuming was carried out sufficiently to 0-' Lorr.

さらに、シラン(SimHzs−z例えばm=1の5i
Ht)にメチルシラン(SiHn(CHs)n−i n
 =1〜3)を混入させた。即ち、n =2では、)l
zsi (CH3) z/5iHa =1/10〜1/
200を1=1としてきわめて薄くこのリンの不純物の
IJlgへの逆流を除くブロック層(バリア層)を作っ
た。さらにシランのみをプラズマ反応をさせ、■型の水
素またはハロゲン元素が少ないまたはきわめて少ない非
単結晶半導体(13)を500人〜1μの厚さに、例え
ば0.2μの厚さにN型半導体上またはバリア層上に積
層して形成した。さらに、10−6〜10−’torr
まで十分真空引きをした。
Furthermore, silane (SimHzs-z e.g. 5i with m=1
Ht) to methylsilane (SiHn(CHs) n-i n
=1 to 3) were mixed. That is, for n = 2, )l
zsi (CH3) z/5iHa =1/10~1/
A very thin block layer (barrier layer) was prepared by setting 200 to 1 to prevent the backflow of this phosphorous impurity to IJlg. Furthermore, only the silane is subjected to a plasma reaction, and a non-single crystal semiconductor (13) containing little or very little hydrogen or halogen elements is deposited on the N-type semiconductor to a thickness of 500 to 1μ, for example, 0.2μ. Alternatively, it was formed by laminating it on a barrier layer. Furthermore, 10-6 to 10-'torr
I vacuumed it up enough.

再び、同様のバリア層またはN型半導体(14)をアモ
ルファス構造として50〜500人の厚さに積層してN
IN接合またはN(1)I(I)N接合((I)はバリ
ア層であるが、以下簡単のため省略する)とした。
Again, a similar barrier layer or N-type semiconductor (14) is laminated as an amorphous structure to a thickness of 50 to 500 nm.
An IN junction or an N(1)I(I)N junction ((I) is a barrier layer, but will be omitted below for simplicity).

この後、この上面に、CTFとしてのSnO□またはI
TOを500〜1500人の厚さに、さらにリードおよ
び電極となるクロムまたはアルミニューム(500〜1
500人)を電子ビーム蒸着法またはスパッタ法により
積層した。さらに、電極(22)、複合ダイオード(2
)として設ける領域を除き、他部を第2のフォトマスク
■を用いてフォトエツチング法により除去して第2の電
極を構成した。
After this, SnO□ or I as a CTF is applied to this upper surface.
TO to a thickness of 500 to 1500 mm, and chromium or aluminum (500 to 150 mm thick) for leads and electrodes.
500 people) were laminated by electron beam evaporation or sputtering. Further, an electrode (22), a composite diode (2
), and other parts were removed by photo-etching using a second photomask (2) to form a second electrode.

即ち、第2図(^)において、ガラス基板(20)上の
透光性導電膜(17)よりなる第1の電極(21)、 
N(12) I (13) N (14)半導体積層体
よりなるNIN接合型複合ダイオード(2) 、 CT
F (15) 、クロムまたはアルミニューム(16)
よりなる第2の電極(22)よりなっている。このNI
N構造の記号が第2図(B)に記されている。
That is, in FIG. 2 (^), a first electrode (21) made of a transparent conductive film (17) on a glass substrate (20),
N(12) I(13) N(14) NIN junction type composite diode (2) made of semiconductor stacked body, CT
F (15), chrome or aluminum (16)
The second electrode (22) is made of: This NI
The symbol for the N structure is shown in FIG. 2(B).

結果として、第3図に示す如き非線型特性(31)。As a result, a nonlinear characteristic (31) as shown in FIG. 3 is obtained.

(32’)を第2図に対応して有せしめることができる
(32') can be provided corresponding to FIG.

また、N層と1層との界面またはその近傍に炭素を添加
すると、+Vaにおいては、しきい値を単なるPIN型
のダイオード特性の1〜2vよりより高く、例えばIO
V以上にし得る。加えてこの1層中の炭素が5ixC+
−xと珪素と十分結合するため、IN界面(32)にお
ける珪素のN層への混合を防ぎ、V−■特性において原
点に対し対称性を有せしめ得る。
Furthermore, when carbon is added to the interface between the N layer and the first layer or in the vicinity thereof, the threshold value at +Va becomes higher than the 1 to 2 V of a simple PIN type diode characteristic, for example, IO
It can be made more than V. In addition, the carbon in this one layer is 5ixC+
Since -x and silicon are sufficiently bonded, it is possible to prevent silicon from being mixed into the N layer at the IN interface (32) and to have symmetry with respect to the origin in the V-■ characteristic.

さらにこの資料に5700Lxの白色光を照射した。Furthermore, this material was irradiated with 5700Lx white light.

しかしこの特性はそれぞれ(31”)、(32°)とき
わめてわずかしかシフトしなかった。怒光性がわずかま
たは無視しえる程度、即ち実質的に非感光性を有せしめ
得、さらに基板形成時の渫4を上昇させると水素をさら
に排除し、非感光性の接合ダイオード特性を有せしめ得
た。
However, this characteristic shifted only very slightly (31") and (32°), respectively. The photogenicity was slight or negligible, that is, it could be made substantially non-photosensitive, and furthermore, when forming the substrate, Increasing the concentration of hydrogen further eliminates hydrogen, resulting in non-photosensitive junction diode characteristics.

「実施例2」 この実施例は第4図に第1図における破線でかこんだ領
域(1)での平面図(A)及び縦断面図(B)。
"Example 2" This example is shown in FIG. 4, which shows a plan view (A) and a longitudinal sectional view (B) of the area (1) surrounded by the broken line in FIG.

(C) 、 (D)が示されている。(C) and (D) are shown.

さらに、第4図(B) 、 (C) 、 (D)は(A
)におけるそれぞれA−A’ 、 B−B’ 、 C−
C’での縦断面図を記す。加えて、第4図(C)は液晶
(3)および上側電極(6) 、 (7)をも示してい
るが、他の(A) 、 (B) 、 (D)は非線型素
子を有する側のみを簡単のため示した。
Furthermore, Fig. 4 (B), (C), and (D) are (A
), respectively AA', BB', C-
A longitudinal cross-sectional view at C' is shown. In addition, FIG. 4(C) also shows the liquid crystal (3) and the upper electrodes (6), (7), while the others (A), (B), (D) have nonlinear elements. Only the side is shown for simplicity.

この素子の製造方法は実施例1と同様である。The manufacturing method of this element is the same as in Example 1.

即ち、第1のマスク■により第1の電極(21)および
第3の電極(23)を構成せしめる。さらに、N (1
2)I (13) N (14)を実施例1により構成
する。さらに上側電極(15) 、 (16)を形成す
る。次に第2のフォトマスク■によりリード(4) 、
 (5)第2の電1(22)をcci、を用いてクロム
またはアルミニュームをプラズマエツチングした。さら
にSnO□(15)、半導体(2)をエツチングして除
去した。
That is, the first electrode (21) and the third electrode (23) are formed using the first mask (2). Furthermore, N (1
2) Configure I (13) N (14) according to Example 1. Furthermore, upper electrodes (15) and (16) are formed. Next, lead (4) using the second photomask ■.
(5) Chromium or aluminum was plasma etched using the second electrode 1 (22) using CCI. Further, SnO□ (15) and semiconductor (2) were removed by etching.

かくして1回の重ね合わせプロセスを行う第2のマスク
■により、概略同一形状にX方向のリード(4) 、 
(5) 、第2の電極(22)、半導体(2)、複合ダ
イオードを形成させることができた。加えてこの複合ダ
イオードは非感光性であるため、遮光用のクロム等を用
いた余分のマスク工程を必要としない。
Thus, by using the second mask (2) that performs one overlapping process, the leads (4) in the X direction are formed into approximately the same shape.
(5) A second electrode (22), a semiconductor (2), and a composite diode could be formed. In addition, since this composite diode is non-photosensitive, it does not require an extra masking process using chromium or the like for light shielding.

さらに第4図(B)より明らかなごとく、1つの素子の
第1の電極(21)と、隣の素子の第1の電極20μの
場合)を有していた。そのため、この電極間のクロスト
ークを表示素子に透過型または反射型の光照射をしても
そのいずれにおいても防ぐことができた。
Furthermore, as is clear from FIG. 4(B), the first electrode (21) of one element and the first electrode (20μ) of the adjacent element were included. Therefore, this crosstalk between the electrodes could be prevented whether the display element was irradiated with light in a transmissive or reflective manner.

さらに相対する液晶の他方の第4の電極(24)。Furthermore, the other fourth electrode (24) of the opposing liquid crystal.

リード(6)は他の第1のマスク■によりY方向の配線
として形成させた。
Leads (6) were formed as wiring in the Y direction using another first mask (2).

この後、このY方向の配線のそれぞれに対し、公知の電
着法によりこの電極(6−1) 、 (7−1)に対し
赤のフィルタを、(6−2)、(7−2)に対し緑のフ
ィルタを、(6−3) 、 (7−3)に対し青のフィ
ルタを形成せしめた。その後、ポリイミド例えばPIQ
をコートし、保護膜とするとともに、このPIQに配向
処理を施した。
After this, for each of the wiring in the Y direction, a red filter is applied to the electrodes (6-1) and (7-1) by a known electrodeposition method, and a red filter is applied to the electrodes (6-2) and (7-2). A green filter was formed for (6-3) and (7-3), and a blue filter was formed for (6-3) and (7-3). Then polyimide such as PIQ
was coated to form a protective film, and the PIQ was subjected to an orientation treatment.

このフルカラー化に対し、電着法ではなく、染色法を用
いてもよい。この方法はガラス基板にまずR,G、Bの
フィルタを形成し、さらにパンシベイション膜を作り、
この膜に(6−1) 、 (6−2) 、 (6−3)
 、 (7−1)  ・・・と3分割させて電極を形成
させた。
For this full coloring, a dyeing method may be used instead of the electrodeposition method. This method first forms R, G, and B filters on a glass substrate, then creates a pansivation film.
In this film (6-1), (6-2), (6-3)
, (7-1) ... were divided into three to form electrodes.

かくすることにより、1つの下側電極に対応して3つの
電極を設けることができた。
In this way, three electrodes could be provided corresponding to one lower electrode.

以上のことより、この面に1つのアクティブ絵素を形成
するのに3種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは2枚(1回)のみでよいという
特長を有する。
From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and particularly in that case, it has the advantage that only two overlapping masks (one time) are required.

さらに、対抗する他の絶縁基板(20″)を約6〜10
μの巾に離間させ、その隙間を真空引きをした後、公知
の液晶(10)を封入した。
Furthermore, add another opposing insulating substrate (20″) to approximately 6 to 10
After evacuating the gap by a width of μ, a known liquid crystal (10) was sealed.

表示パネルとしては、この後第1図に示す周辺回路(8
) 、 (9)をプリント基板に配設し、このプリント
基板のリードと表示素子の各リードとを対応させて連結
した。
As a display panel, the peripheral circuit (8) shown in FIG.
) and (9) were arranged on a printed circuit board, and the leads of this printed circuit board were connected to the leads of the display element in correspondence with each other.

かくして3枚のみのマスクでアクティブ素子型のパネル
をパターニングさせることが可能となった。
In this way, it has become possible to pattern an active element type panel using only three masks.

「効果」 本発明は以上に示す如く、非感光性の対称型のV−1特
性を有する複合ダイオードを構成せしめるため、1層内
の水素またはハロゲン元素の量を少なく、または除去し
て形成させたものである。さらにこの非単結晶半導体は
隣あう素子間にまたがって設けられているため、この半
導体を非感光性とすることにより、隣あった素子間での
クロストークを除去させることができ、アクティブ素子
型の表示装置とともにきわめて有効であった。
"Effects" As described above, the present invention provides a non-photosensitive, symmetrical composite diode with V-1 characteristics by reducing or removing the amount of hydrogen or halogen in one layer. It is something that Furthermore, since this non-single-crystal semiconductor is provided across adjacent elements, by making this semiconductor non-photosensitive, crosstalk between adjacent elements can be eliminated. It was extremely effective together with the display device.

さらに加えて、N1.IN接合界面またはその近傍に炭
素を内部に比べ多量に添加してバリア層とすることによ
り、絶縁膜または広いEg化を施し、しきい値以下の電
圧での電流を平坦にし、このしきい値以上の電圧での電
流を急峻にせしめる特性用のプロセス制御を行うことが
できる。
In addition, N1. By doping a larger amount of carbon at or near the IN junction interface than inside to form a barrier layer, an insulating film or a wide Eg layer is applied, flattening the current at a voltage below the threshold value, and It is possible to perform process control for characteristics that make the current steeper at a voltage higher than that.

さらにダイオードと電極リードとが一体化しているため
、きわめて少ないマスク(3枚)(重合わせは1回)で
バターニングを行うことができ、製造歩留りを向上させ
ることができる。、 交流駆動方式であり、特にそのダイオードのしきい値を
気相反応法を用いた半導体層の積層時におけるプロセス
条件により制御し得るため、階調制御がしやすいという
特徴を有する。
Furthermore, since the diode and electrode lead are integrated, patterning can be performed with an extremely small number of masks (three) (overlapping once), and manufacturing yield can be improved. , is an AC drive system, and has the feature that it is easy to control gradations, especially since the threshold value of the diode can be controlled by the process conditions during stacking of semiconductor layers using a vapor phase reaction method.

本発明において、1層内に炭素を添加した。しかし炭素
ではなく、酸素または窒素としてもよい。
In the present invention, carbon was added within one layer. However, instead of carbon, oxygen or nitrogen may be used.

しかしこれらは絶縁物化しやすいため、その添加量の制
御がより微妙であり、製造のしやすさでは炭素に比べて
困難さを有している。
However, since these materials easily become insulators, the amount of addition thereof must be controlled more delicately, and they are more difficult to manufacture than carbon.

本発明において、複合ダイオードを200〜250°C
にてプラズマCVD法で形成し、このダイオードを基板
上でバターニングした後、これを300〜450℃で熱
アニールをし、水素またはハロゲン元素を放出せしめ、
非感光性としてもよい。
In the present invention, the composite diode is heated at 200 to 250°C.
After patterning this diode on the substrate, it is thermally annealed at 300 to 450°C to release hydrogen or halogen elements,
It may be non-photosensitive.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の液晶表示パネルの回路図を示す。 第2図は本発明の複合ダイオードの縦断面図(A)。 (B)を示す。 第3図は本発明の複合ダイオードの非線形素子の動作原
理を示す。 第4図は本発明の表示パネルの平面図および縦断面図を
示す。
FIG. 1 shows a circuit diagram of a liquid crystal display panel of the present invention. FIG. 2 is a vertical cross-sectional view (A) of the composite diode of the present invention. (B) is shown. FIG. 3 shows the operating principle of the nonlinear element of the composite diode of the present invention. FIG. 4 shows a plan view and a longitudinal sectional view of the display panel of the present invention.

Claims (1)

【特許請求の範囲】 1、第1の電極および第2の電極とオーム接触性を示す
一対の逆向整流特性を有する半導体よりなる非線型素子
において、前記半導体は一導電型を有する第1の非単結
晶半導体と、該半導体上の真性または実質的に真性の非
感光性または実質的に非感光性を有する第2の非単結晶
半導体と、該半導体上の前記第1の非単結晶半導体と同
一導電型を有する第3の半導体とを有したことを特徴と
する半導体装置。 2、特許請求の範囲第1項において、第2の半導体は珪
素を主成分とするアモルファス構造を有することを特徴
とする半導体装置。 3、特許請求の範囲第1項において、第1の半導体はア
モルファス構造を有するリンまたはホウ素が添加された
非感光性を有する珪素を主成分とする半導体よりなり、
かつその厚さは500Å以下を有することを特徴とする
半導体装置。 4、特許請求の範囲第1項において、第1および第2の
半導体の界面またはその近傍または第2および第3の半
導体の界面またはその近傍にバリア層が設けられたこと
を特徴とする半導体装置。
[Claims] 1. A nonlinear element comprising a pair of semiconductors having reverse rectification characteristics and exhibiting ohmic contact with a first electrode and a second electrode, wherein the semiconductor has a first non-linear element having one conductivity type. a single crystal semiconductor, a second non-single crystal semiconductor having intrinsic or substantially intrinsic non-photosensitivity or substantially non-photosensitivity on the semiconductor, and the first non-single crystal semiconductor on the semiconductor; A semiconductor device comprising a third semiconductor having the same conductivity type. 2. A semiconductor device according to claim 1, wherein the second semiconductor has an amorphous structure containing silicon as a main component. 3. In claim 1, the first semiconductor is made of a semiconductor mainly composed of silicon having an amorphous structure and having non-photosensitivity doped with phosphorus or boron,
A semiconductor device characterized in that the semiconductor device has a thickness of 500 Å or less. 4. A semiconductor device according to claim 1, characterized in that a barrier layer is provided at or near the interface between the first and second semiconductors, or at or near the interface between the second and third semiconductors. .
JP59211770A 1984-10-08 1984-10-08 Semiconductor device Pending JPS6190189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59211770A JPS6190189A (en) 1984-10-08 1984-10-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59211770A JPS6190189A (en) 1984-10-08 1984-10-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6190189A true JPS6190189A (en) 1986-05-08

Family

ID=16611296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59211770A Pending JPS6190189A (en) 1984-10-08 1984-10-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6190189A (en)

Similar Documents

Publication Publication Date Title
KR100320007B1 (en) Method of manufacturing an array substrate for display apparatus
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
KR100235472B1 (en) Substrate for display device and its manufacturing method
CN106876327A (en) A kind of array base palte and preparation method thereof, display device
JP2001166338A (en) Thin-film transistor substrate for liquid crystal display device and manufacturing method therefor
TW515923B (en) Liquid crystal display device
JPH11258625A (en) Array substrate for display device and its manufacture
JPS6190189A (en) Semiconductor device
JPS6190190A (en) Semiconductor device
JPH11258632A (en) Array substrate for display device
JPH06301052A (en) Liquid crystal display device and its production
JPS6184069A (en) Semiconductor device
JP3375731B2 (en) Liquid crystal display device and manufacturing method thereof
JPS61169883A (en) Liquid crystal display unit
JPS61117521A (en) Production of semiconductor device
JPH11259016A (en) Manufacture of array substrate for display device
JPS6191687A (en) Semiconductor device
JPS61117522A (en) Semiconductor device
JPS6161197A (en) Solid display unit
JPS6161196A (en) Solid display unit
JPH0462569B2 (en)
JPS6161199A (en) Solid display unit
JPS61117520A (en) Semiconductor device
JPS6184071A (en) Semiconductor device
JP2001183703A (en) Liquid crystal cell