JPS6188181A - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS6188181A JPS6188181A JP20759084A JP20759084A JPS6188181A JP S6188181 A JPS6188181 A JP S6188181A JP 20759084 A JP20759084 A JP 20759084A JP 20759084 A JP20759084 A JP 20759084A JP S6188181 A JPS6188181 A JP S6188181A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- famos
- transistor
- temperature sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009412 basement excavation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/04—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses
- G04F5/06—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses using piezoelectric resonators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高精度電子ウォッチに関するものである。
従来は第１図に示したように温度センサ１０１、外部端
子１０５によって、温度情報の調整を行なうデータ調整
回路１０２、二乗回路１０４、二采回路の出力を受けて
基準発振回路の制御を行なう制御回路、基準発振回路の
出力を分周する分周回路１０７で構成されていた。
子１０５によって、温度情報の調整を行なうデータ調整
回路１０２、二乗回路１０４、二采回路の出力を受けて
基準発振回路の制御を行なう制御回路、基準発振回路の
出力を分周する分周回路１０７で構成されていた。
しかし温度センサは製造工程による温度に対する箱きと
切片のバラツキが大きく、そのデータ調整には２０程度
のパッドが必要となり、ｂｒｏｓ集積回集積回路−て、
その占める面積の割合は非常に太さかった。−！た集積
回路を実装した回路ブロックにおいてもパッド１つ１つ
の配線を行なわなければならず、回路ブロックの面積が
大きくなっていた。また実際の調整データ記憶について
は、回路ブロック上のパターンを切断しなければならず
、工数の増大をもたらしていた。
切片のバラツキが大きく、そのデータ調整には２０程度
のパッドが必要となり、ｂｒｏｓ集積回集積回路−て、
その占める面積の割合は非常に太さかった。−！た集積
回路を実装した回路ブロックにおいてもパッド１つ１つ
の配線を行なわなければならず、回路ブロックの面積が
大きくなっていた。また実際の調整データ記憶について
は、回路ブロック上のパターンを切断しなければならず
、工数の増大をもたらしていた。
本発明はこれらの欠点に対し、ＦＡＭＯ３を同−集積回
路中に搭載することにより、外部調整端子の削減を図っ
たものである。
路中に搭載することにより、外部調整端子の削減を図っ
たものである。
ＦＡＭＯＳは、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ｐｒｏ
ｇｒａｒｒｍａｂｌｅＲＯＭ）の−積で、ＭＯＳトラン
ジスタのゲートをどこにも接続しないで、外部よｐ高電
圧をかけることにより、その浮遊ゲート中に電荷を蓄積
するものである。データを書込む場合はドレイン、に負
の高電圧をかけ、消去は紫外線によって行なう。
ｇｒａｒｒｍａｂｌｅＲＯＭ）の−積で、ＭＯＳトラン
ジスタのゲートをどこにも接続しないで、外部よｐ高電
圧をかけることにより、その浮遊ゲート中に電荷を蓄積
するものである。データを書込む場合はドレイン、に負
の高電圧をかけ、消去は紫外線によって行なう。
電荷が蓄積されている場合が例えは「１」に相当し、何
の蓄積もない場合は「０」に相当する、〔実施例〕 第２図が本発明の実施例である。温度センサ２００は温
度によって電圧、電流、抵抗などが直線的に変化する。
の蓄積もない場合は「０」に相当する、〔実施例〕 第２図が本発明の実施例である。温度センサ２００は温
度によって電圧、電流、抵抗などが直線的に変化する。
１例として第３図、第４図に示すようにＰ−Ｎ接合と定
電流源を組み合わせると、Ｐ−Ｎ接合に流れる電流は次
のようになる。
電流源を組み合わせると、Ｐ−Ｎ接合に流れる電流は次
のようになる。
Ｉｐ−Ｉｏ（ｅ皿回 １ ）
Ｔ
ｋ ボルツマン定数
Ｔ 絶対温度
ｑ 電気素量
ｖＦ 順方向電圧
ＩＯ飽和リーク電流
この式を変形して温度で微分すると
一−１．６５〜＆３ ｍＶ／℃
となり、一般的な経験値と一致する。ｍは１〜２の範囲
にある。実際の回路は定電流源の温度による誤差が生ず
るが、これは電流値１桁の変化に対し０．２ ｍＶ／℃
の変化であり、無視できる。大きな温度特性を得るため
、ＰＮ接合は２個使用した。
にある。実際の回路は定電流源の温度による誤差が生ず
るが、これは電流値１桁の変化に対し０．２ ｍＶ／℃
の変化であり、無視できる。大きな温度特性を得るため
、ＰＮ接合は２個使用した。
第４図の場合トランジスタ４００のしきい値は通常のそ
れより低くデプレッションタイプである。
れより低くデプレッションタイプである。
第３図、第４図ともその出力は第５図のとおり温度に対
してリニアとなる。
してリニアとなる。
次のこのアナログデータをＡ−Ｄ変換回路を通してデジ
タルデータに変換する。Ａ−Ｄ変換器は例えば二重積分
形を使用することにより、積分定数ＲＣに左右されない
安定なデジタル出力を得ることができる。
タルデータに変換する。Ａ−Ｄ変換器は例えば二重積分
形を使用することにより、積分定数ＲＣに左右されない
安定なデジタル出力を得ることができる。
このデジタル出力は温度によって直線性はあるが、温度
に対する傾きと切片は個々の温度センサによって大巾に
異なる。従ってまず傾きの調整を行なう。温度情報をｆ
とするととのｆに対してに１という数値のかけ算を行い
、切片のバラツキに相当する数値に２を減算する。この
数値ｋｌ、 ｋｚは外部より一担ＦＡＭＯ３に書き込み
、これを例えば１０秒に１回読み出して、上記の演算を
実行するっに！およびに２はセンサの傾き、切片、分解
能により合計して２０ ｂｉｔ程度必要であるが、Ｆ
Ａ ｉ’ｉｉ ＯＳを使用して、ｂｉｔ選択用回路を通
すことにより、外部に出すパッドは書込用１個のみでよ
い−ＦＡＭＯＳとデータ調整回路で調整された温度情報
は、二乗回路で一担水晶の頂点温度で折返された後、二
乗される。折返される前の温度情報をＮｏとすると、頂
点温度以上では、Ｎ’−Ｎ＋α頂点温度以下ではＮ−−
Ｎ−αとなるよう、イクスクルツジプＯＲ回路と全加算
器でデータの正転、反転を行なう。これらのデータは一
担ラッチされ、プログラマブルカウンタ２段の分周比を
決定することにより、データＮの２乗を行なう。Ｎｏに
対して定数αを加えるのは水晶振動子の３次特性を１次
で近似するためである。
に対する傾きと切片は個々の温度センサによって大巾に
異なる。従ってまず傾きの調整を行なう。温度情報をｆ
とするととのｆに対してに１という数値のかけ算を行い
、切片のバラツキに相当する数値に２を減算する。この
数値ｋｌ、 ｋｚは外部より一担ＦＡＭＯ３に書き込み
、これを例えば１０秒に１回読み出して、上記の演算を
実行するっに！およびに２はセンサの傾き、切片、分解
能により合計して２０ ｂｉｔ程度必要であるが、Ｆ
Ａ ｉ’ｉｉ ＯＳを使用して、ｂｉｔ選択用回路を通
すことにより、外部に出すパッドは書込用１個のみでよ
い−ＦＡＭＯＳとデータ調整回路で調整された温度情報
は、二乗回路で一担水晶の頂点温度で折返された後、二
乗される。折返される前の温度情報をＮｏとすると、頂
点温度以上では、Ｎ’−Ｎ＋α頂点温度以下ではＮ−−
Ｎ−αとなるよう、イクスクルツジプＯＲ回路と全加算
器でデータの正転、反転を行なう。これらのデータは一
担ラッチされ、プログラマブルカウンタ２段の分周比を
決定することにより、データＮの２乗を行なう。Ｎｏに
対して定数αを加えるのは水晶振動子の３次特性を１次
で近似するためである。
次にこれらの２乗されたデータは、これをカウントし、
基準発掘回路と分周回路に与える信号を作り出す論理回
路に導かれる。２乗されたデータは例えば８ｂｉｔのカ
ウンタでパルス数ヲ数工、この上位ｓ ｂａｔをそのま
ま分周回路に導き論理緩急を行なう。これは周波数の粗
調整に相当する。下位５ ｂｉｔはｄｕｔｙ比に変換し
、基準発振回路の容量切換を行なう。この場合は基準発
振周波数の微調に相当するっこのように温度情報をデジ
タル処理し、基準発振回路と分周回路に負帰還をかける
ことにより高精度時計が実現できた 〔実施例の追加〕 本発明によるＦ Ａ Ｍ ＯＳのビット選択回路を第６
図に示す。６０３〜６０５は電子時計に内蔵されている
フリップフロップで、基準信号の出力、あるいは基準信
号を分周した出力がφＣである。
基準発掘回路と分周回路に与える信号を作り出す論理回
路に導かれる。２乗されたデータは例えば８ｂｉｔのカ
ウンタでパルス数ヲ数工、この上位ｓ ｂａｔをそのま
ま分周回路に導き論理緩急を行なう。これは周波数の粗
調整に相当する。下位５ ｂｉｔはｄｕｔｙ比に変換し
、基準発振回路の容量切換を行なう。この場合は基準発
振周波数の微調に相当するっこのように温度情報をデジ
タル処理し、基準発振回路と分周回路に負帰還をかける
ことにより高精度時計が実現できた 〔実施例の追加〕 本発明によるＦ Ａ Ｍ ＯＳのビット選択回路を第６
図に示す。６０３〜６０５は電子時計に内蔵されている
フリップフロップで、基準信号の出力、あるいは基準信
号を分周した出力がφＣである。
通常第６図のＣ０ＮＴはｒＨＪレベルであす、ＡＮＤＮ
ＯＲゲート６０２はφＣを通している。この状態では６
０３〜６０５は単純な分周回路であり、モータードライ
ブ信号、液晶駆動信号に使用される。ＦＡＭＯＳにデー
タを書き込む場合はＣ０ＮＴをｒＬＪレベルとし、φＳ
Ｌよりデータを書き込みたい番地に相当するクロックパ
ルスを入力する。
ＯＲゲート６０２はφＣを通している。この状態では６
０３〜６０５は単純な分周回路であり、モータードライ
ブ信号、液晶駆動信号に使用される。ＦＡＭＯＳにデー
タを書き込む場合はＣ０ＮＴをｒＬＪレベルとし、φＳ
Ｌよりデータを書き込みたい番地に相当するクロックパ
ルスを入力する。
例えばＦ Ａ Ｍ、 ＯＳメモリセルが５個ある場合、
６０９と６１０にデータを書き込むときには全体のフリ
ップをリセットしてから２’＋２３−２４コのパルスを
φＳＬより入力すればよい本回路構成ではＦＡＭＯＳの
メモリセル１個につきフリップフロップが１個必要とな
るが、一般の電子ウォッチには最低１５個のフリッププ
ロップが使用されており、これら１５個を共用できる。
６０９と６１０にデータを書き込むときには全体のフリ
ップをリセットしてから２’＋２３−２４コのパルスを
φＳＬより入力すればよい本回路構成ではＦＡＭＯＳの
メモリセル１個につきフリップフロップが１個必要とな
るが、一般の電子ウォッチには最低１５個のフリッププ
ロップが使用されており、これら１５個を共用できる。
ＦＡＭＯＳメモリセル１個例えば第６図における６０９
は第７図のような構成となっている。書き込み回路はト
ランジスタ７０１とＦＡＭＯＳ７０２で構成される。「
１」を書込む場合、ｂｌをｒＬＪレベルにしてトランジ
スタ７０１をＯＮさせる。
は第７図のような構成となっている。書き込み回路はト
ランジスタ７０１とＦＡＭＯＳ７０２で構成される。「
１」を書込む場合、ｂｌをｒＬＪレベルにしてトランジ
スタ７０１をＯＮさせる。
その後ＶＤＤに一１５Ｖ程度を印加することによりＦＡ
ＭＯＳ７０２に電子が注入される。もし「０」を書込む
場合はｂｌをｒＨＪレベルにしてトランジスタ７０１を
ＯＦ Ｉ”にさせておく。この状態でＶｐｐに一１５Ｖ
を印加しても電流経路がないためＦＡＭＯ３７０２に電
子は注入されない。読出し回路はトランジスタ７０３，
７０４、抵抗７０５で構成される。まずＦ Ａ Ｍ Ｏ
Ｓ ７０２に電子が注入されている場合、ゲート同志が
結線されているため、読出トランジスタ７０４はＯＮ状
態にある、抵抗７０５が読出トランジスタ７０４の等価
抵抗に比べ１０倍程度以上大きく設定しておく。ここで
φＩｔ Ｅ Ａ Ｄが１０秒に１回、数ｍ５ｅｃの間サ
ンプリング的にｒＬＪレベルとなるとトランジスタ７０
３はＯＮ状態となり７０３→７０４→７０５へと電流が
流れてＯＵＴ端子はＶＤＤとなる。またＦＡＭＯＳ７０
２に１１、子が注入されていない場合、読出トランジス
タ７０４はＯＦＦ状態となっている。
ＭＯＳ７０２に電子が注入される。もし「０」を書込む
場合はｂｌをｒＨＪレベルにしてトランジスタ７０１を
ＯＦ Ｉ”にさせておく。この状態でＶｐｐに一１５Ｖ
を印加しても電流経路がないためＦＡＭＯ３７０２に電
子は注入されない。読出し回路はトランジスタ７０３，
７０４、抵抗７０５で構成される。まずＦ Ａ Ｍ Ｏ
Ｓ ７０２に電子が注入されている場合、ゲート同志が
結線されているため、読出トランジスタ７０４はＯＮ状
態にある、抵抗７０５が読出トランジスタ７０４の等価
抵抗に比べ１０倍程度以上大きく設定しておく。ここで
φＩｔ Ｅ Ａ Ｄが１０秒に１回、数ｍ５ｅｃの間サ
ンプリング的にｒＬＪレベルとなるとトランジスタ７０
３はＯＮ状態となり７０３→７０４→７０５へと電流が
流れてＯＵＴ端子はＶＤＤとなる。またＦＡＭＯＳ７０
２に１１、子が注入されていない場合、読出トランジス
タ７０４はＯＦＦ状態となっている。
この場合はφＲＥＡＤ信号によってトランジスタ７０３
がサンプリング的にＯＮＬ、た時、読出トランジスタ７
０４はＯＦＦの壕まであるので電流は流れない。従って
、ＯＵＴ端子はｒＬＪのままである。このように読出し
回路と書込み回路を割けることにより、Ｖｐｐより与え
られる高電圧はＦ Ａ ＭＯ８７０２Ｌか印加されず、
他のトランジスタは高圧から保護される。また読出し回
路にはＦ Ａ ＭＯＳに↑Ｅ子が注入されている時、必
ず電流が滝れるため、サンプリング的にトランジスタ７
０３をＯＮさせている。従って、ＯＵＴ出力は一担φＲ
ＥＡＤ信号によってラッチする必要がある。
がサンプリング的にＯＮＬ、た時、読出トランジスタ７
０４はＯＦＦの壕まであるので電流は流れない。従って
、ＯＵＴ端子はｒＬＪのままである。このように読出し
回路と書込み回路を割けることにより、Ｖｐｐより与え
られる高電圧はＦ Ａ ＭＯ８７０２Ｌか印加されず、
他のトランジスタは高圧から保護される。また読出し回
路にはＦ Ａ ＭＯＳに↑Ｅ子が注入されている時、必
ず電流が滝れるため、サンプリング的にトランジスタ７
０３をＯＮさせている。従って、ＯＵＴ出力は一担φＲ
ＥＡＤ信号によってラッチする必要がある。
本発明による高精度システムは次のような効果がある。
１、 水晶振動子の温度特性は３次の係数が存在するが
、本システム中の加ｑニ二乗回路により簡易的に１次補
正を行なうことができ、より高精度化が図れる。
、本システム中の加ｑニ二乗回路により簡易的に１次補
正を行なうことができ、より高精度化が図れる。
２、 発振部と分周部の両方に温度情報をフィードバッ
クするため、発振回路の安定化と低消費電流化が図れる
１、
クするため、発振回路の安定化と低消費電流化が図れる
１、
第１図 従来の高精度電子ウォッチのブロック図
第２図 本発明による高精度電子ウォッチのブロック図
第３図 ＰＮ接合を利用した温度センサを示した図
第４図 ＰＮ接合を利用した温度センサを示した図
第５図 温度に対するセンサの出力の関係を示した図
第６図 ＦＡＭＯＳ書込選択回路を示した同第７図 Ｆ
ＡＭＯＳメモリセルを示した図１０１・・・温度発振器
１０２データ調整回路１０５バッド １０４・・・二
乗回路 １０５制御回路 １０７分周回路 ２００温度センサ ２０１ Ａ−Ｄ変換器２０２データ
調整回路 ２０５ＦＡＭＯ３２０４加算二乗回路 ２０
５論理回路 ２０６基準発振回路 ２０７分周回路 ３００エンハンスメントＰチヤンネル１ｖｌＯ３）ラン
ジスタ ４００７−”プレッション形ＰチギンネルＭＯ
３）ランジスタ ５０１．３１］２．４０１．４０２Ｐ
Ｎ接合ダイオード ６０１インバータ ６０２ＡＮＤＮＯＲ回路６０３〜６
０５フリップフロップ ６０６〜６０８ＮＡＮＤ回路
６０９〜６１１ ＦＡ、ＭＯＳメモリセル フ０１．７０６．７０４Ｐチヤンイ、ルＭＯＳトランジ
スタ ７０２ ＦＡＭＯＳ ７０５抵抗以上
ＡＭＯＳメモリセルを示した図１０１・・・温度発振器
１０２データ調整回路１０５バッド １０４・・・二
乗回路 １０５制御回路 １０７分周回路 ２００温度センサ ２０１ Ａ−Ｄ変換器２０２データ
調整回路 ２０５ＦＡＭＯ３２０４加算二乗回路 ２０
５論理回路 ２０６基準発振回路 ２０７分周回路 ３００エンハンスメントＰチヤンネル１ｖｌＯ３）ラン
ジスタ ４００７−”プレッション形ＰチギンネルＭＯ
３）ランジスタ ５０１．３１］２．４０１．４０２Ｐ
Ｎ接合ダイオード ６０１インバータ ６０２ＡＮＤＮＯＲ回路６０３〜６
０５フリップフロップ ６０６〜６０８ＮＡＮＤ回路
６０９〜６１１ ＦＡ、ＭＯＳメモリセル フ０１．７０６．７０４Ｐチヤンイ、ルＭＯＳトランジ
スタ ７０２ ＦＡＭＯＳ ７０５抵抗以上
Claims (1)
- 【特許請求の範囲】 １ 基準発振回路と分周回路で構成される電子時計にお
いて、温度センサと、前記温度センサの出力をデジタル
値に変換するＡ−Ｄ変換回路と、前記Ａ−Ｄ変換回路の
出力値を調整するデータ調整回路と、前記データ調整回
路の調整値を記憶保持するＦＡＭＯＳメモリ回路と、前
記データ調整回路の出力値に定数を加え二乗する加算二
乗回路と、前記加算二乗回路の出力をカウントし、前記
基準発振回路の発振周波数の制御と前記分周回路の論理
緩急を行なうように信号処理する論理回路とで構成され
、温度保償を行なうことを特徴とする電子時計。 ２ 前記ＦＡＭＯＳメモリ回路は、データ書込時におい
ては前記分周回路をビット選択回路と共用して使うよう
に構成したことを特徴とする特許請求範囲第１項記載の
電子時計。 ３ 前記ＦＡＭＯＳメモリ回路は、書込回路と読出回路
を分離して構成し、書込回路においてＦＡＭＯＳはビッ
ト選択用トランジスタと直列に接続され、読出回路にお
いて、読出トランジスタのゲートはＦＡＭＯＳのゲート
と接続され、前記読出トランジスタのドレインは抵抗手
段と接続され、前記読出トランジスタのリースはサンプ
リングトランジスタと接続され、読出回路はサンプリン
グ動作を行なうことを特徴とする、特許請求範囲第１項
記載の電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20759084A JPS6188181A (ja) | 1984-10-03 | 1984-10-03 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20759084A JPS6188181A (ja) | 1984-10-03 | 1984-10-03 | 電子時計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188181A true JPS6188181A (ja) | 1986-05-06 |
Family
ID=16542282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20759084A Pending JPS6188181A (ja) | 1984-10-03 | 1984-10-03 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6339374A (ja) * | 1986-08-05 | 1988-02-19 | Teijin Ltd | プリンタ−用転写材 |
-
1984
- 1984-10-03 JP JP20759084A patent/JPS6188181A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6339374A (ja) * | 1986-08-05 | 1988-02-19 | Teijin Ltd | プリンタ−用転写材 |
| JPH0453716B2 (ja) * | 1986-08-05 | 1992-08-27 | Teijin Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717935A (en) | Digital potentiometer | |
| US4165642A (en) | Monolithic CMOS digital temperature measurement circuit | |
| JPS5894227A (ja) | スタテイツクリセツト機能を有する不揮発性フリツプフロツプ | |
| US4272840A (en) | Semiconductor integrated circuit for a timepiece | |
| US4549818A (en) | Temperature detector | |
| US7154324B1 (en) | Integrated circuit delay chains | |
| JP3579980B2 (ja) | 温度補償型リング発振器 | |
| US4060802A (en) | Driving circuit for a liquid crystal display device | |
| JPS6188181A (ja) | 電子時計 | |
| US5175753A (en) | Counter cell including a latch circuit, control circuit and a pull-up circuit | |
| US4893034A (en) | Stop/restart latch | |
| US20220173726A1 (en) | Manufacturing method of an input circuit of a flip-flop | |
| US11349461B2 (en) | Flip-flop circuit and oscillator | |
| US8441295B2 (en) | Delay generator | |
| US3760580A (en) | Binary divider circuit for electronic watch | |
| JPS6188182A (ja) | 電子時計 | |
| GB1591249A (en) | Electronic timepiece | |
| US20240333293A1 (en) | Analog-digital converter and method | |
| JPH04259986A (ja) | 半導体記憶装置 | |
| JP3198748B2 (ja) | 静電容量検出回路 | |
| JPS6318691B2 (ja) | ||
| JP2714943B2 (ja) | 半導体集積装置の製造方法 | |
| JPH0132691B2 (ja) | ||
| JPH104317A (ja) | デジタル温度補償型水晶発振器 | |
| JPH0235495B2 (ja) |