JPS618787A - Storage device - Google Patents
Storage deviceInfo
- Publication number
- JPS618787A JPS618787A JP59127979A JP12797984A JPS618787A JP S618787 A JPS618787 A JP S618787A JP 59127979 A JP59127979 A JP 59127979A JP 12797984 A JP12797984 A JP 12797984A JP S618787 A JPS618787 A JP S618787A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- storage unit
- storage device
- column
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は計算機システムなどで用いられる記憶装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a storage device used in a computer system or the like.
従来例の構成とその問題点
近年、計算機などの情報処理装置の発達・普及に伴い記
憶装置が数多く使用されてきている。情報処理装置内で
は、記憶装置は大別して、プログラム格納領域、データ
格納領域２炸業用領域として使用される。ここで、作業
用領域の大きさが予め分かっている場合は、固定的に一
定の大きさを割当てることができるが、予想できない場
合は、必要になった時に必要分を確保し、不要になった
時に不要分を返却するようにシステムを設計しなくては
ならない。作業用領域の確保・返却は空領域管理プログ
ラムを介して行なわれることになる。2. Description of the Related Art Structures of Conventional Examples and Their Problems In recent years, with the development and spread of information processing devices such as computers, many storage devices have come into use. In an information processing device, storage devices are broadly classified into a program storage area, a data storage area, and an explosive area. If you know the size of the work area in advance, you can allocate a fixed size, but if you cannot predict it, you can secure the amount you need when you need it, and use it when it becomes unnecessary. The system must be designed so that unnecessary items are returned when they are used. The work area is secured and returned through the empty area management program.
空領域管理の一つの形態として、記憶装置全体を一定の
大きさでページという概念で分割し管理の単位をこのペ
ージとし、ページ単位で作業領域の確保・返却をする方
式がある。この場合、作業用領域を必要としているプロ
グラム側からは、しばしば、新しく確保された領域は初
期化（例えばすべてのデータが０クリアされている）さ
れていることを要求することがある。このような要求の
あるシステムでは、空領域管理プログラム内で、ページ
の初期化をソフトウェアで処理しなければならず、初期
化という余り本質的（演算処理的）でない部分に多くの
ＣＰＵタイムを浪費するという欠点を有していた。One form of free space management is a method in which the entire storage device is divided into pages of a fixed size, the page is the unit of management, and work areas are secured and returned on a page-by-page basis. In this case, a program that requires a work area often requests that the newly allocated area be initialized (for example, all data is cleared to 0). In systems with such demands, page initialization must be handled by software within the free space management program, and a lot of CPU time is wasted on initialization, which is not very essential (computation processing). It had the disadvantage of
発明の目的
本発明は上記従来の問題点を解消するもので、記憶装置
内のデータの初期化をページ（ブロック）単位で行々え
る機能を持った記憶装置を提供することを目的とする。OBJECTS OF THE INVENTION The present invention solves the above-mentioned conventional problems, and an object thereof is to provide a storage device having a function of initializing data in the storage device in units of pages (blocks).
発明の構成
本発明は、情報記憶セルがマトリックス状に管理されて
いる記憶ユニットと、記憶ユニットの行を選択する行セ
レクタと、記憶ユニットの列を選択する列セレクタと、
行セレクタまたは列セレクタにすべての行または列を選
択するよう指示する第１または第２の制御部を備えた記
憶装置であり、記憶装置内の一部の情報記憶セルを同時
に初期化することのできるものである。Structure of the Invention The present invention provides a storage unit in which information storage cells are managed in a matrix, a row selector for selecting a row of the storage unit, a column selector for selecting a column of the storage unit,
A storage device that includes a first or second control unit that instructs a row selector or column selector to select all rows or columns, and that is capable of initializing some information storage cells in the storage device at the same time. It is possible.
実施例の説明
図面は本発明のブ実施例における記憶装置のブロック図
を示すものである。図において、１１１゜１１２・・・
・・・、１１ｎ、 ・・・・・・１ｍ１．１ｍ２．
・・ ・・１ｍｎは情報記憶セル、２は記憶ユニット
、３は行セレクタ、４は列セレクタ、６は制御部、６は
アドレス母線、９はデータ母線である。DESCRIPTION OF THE EMBODIMENTS The drawings show block diagrams of storage devices in embodiments of the present invention. In the figure, 111°112...
..., 11n, ...1m1.1m2.
...1mn is an information storage cell, 2 is a storage unit, 3 is a row selector, 4 is a column selector, 6 is a control unit, 6 is an address bus line, and 9 is a data bus line.
以上のように構成された本実施例の記憶装置について以
下その動作を説明する。The operation of the storage device of this embodiment configured as described above will be described below.
記憶ユニット２内にはｍ Ｘ ｎ個の情報記憶セルが存
在し、いま仮りにｍ＝ ２Ｍ、 ｎ ＝ ２Ｎとなるよ
うにｍ、ｎを選択したとすると、２Ｍ＋８個の情報記憶
セルが存在することになる。従って、これら２Ｍ＋８個
の情報記憶セルをアクセスするには、アドレス母線６に
はＭ＋Ｎ本のアドレス線があれば良いことになる。アド
レス母線６１はアドレス母線６の上位Ｍ本とし、アドレ
ス母線６２はアドレス母線６の下位Ｎ本とする。制御部
５は、データ書込信号８が１″でかつブロック書込信号
７が”１′″の時に限り全列選択信号線５１に°°１″
を出力し、それ以外の時は０“を出力する。行セレクタ
３はアドレス母線６１の値により記憶ユニット２内の一
行（全体でｍ行ある）を選択する信号を行選択信号線３
１に出力する。列セレクタ４は、全列選択信号線６１が
“０″の時は、アドレス母線６２の値により記憶ユニッ
ト２内の一列（全体でｎ列ある）を選択する信号を列選
択信号線４１に出力し、全列選択信号線６１が”１”の
時は、アドレス母線６２の値のいかんに赤かわらず記憶
ユニット２内のすべての列を選択する信号を列選択信号
線４１に出力する。There are m x n information storage cells in the storage unit 2, and if m and n are selected so that m = 2M and n = 2N, there will be 2M + 8 information storage cells. It turns out. Therefore, in order to access these 2M+8 information storage cells, the address bus 6 only needs to have M+N address lines. The address bus lines 61 are the upper M address bus lines 6, and the address bus lines 62 are the lower N address bus lines 6. The control unit 5 causes the all column selection signal line 51 to be set to 1'' only when the data write signal 8 is 1'' and the block write signal 7 is 1''.
, and otherwise outputs 0". The row selector 3 sends a signal to select one row (there are m rows in total) in the storage unit 2 according to the value of the address bus 61 to the row selection signal line 3.
Output to 1. When the all column selection signal line 61 is “0”, the column selector 4 outputs a signal to the column selection signal line 41 to select one column (there are n columns in total) in the storage unit 2 according to the value of the address bus 62. However, when the all column selection signal line 61 is "1", a signal for selecting all columns in the storage unit 2 is output to the column selection signal line 41, regardless of the value of the address bus 62 (red).
以上の機能により、全列選択信号線５１が”Ｏｎの時は
、行選択信号線３１９列選列選択線４１によって選択さ
れる唯一の情報記憶セルとデータ母線９０間でデータの
授受が行なわれるが、全列選択信号線５１が１”の時は
、行選択信号線３１で選択されたｎ個の情報記憶セルに
対して同時にデータ母線９の値の書込みが行なわれ、ブ
ロック（本実施例では一行に属するｎ個組の情報記憶セ
ル）単位でのデータの初期化を行なうことができる。With the above functions, when the all column selection signal line 51 is "ON", data is exchanged between the data bus line 90 and the only information storage cell selected by the row selection signal line 319 and the column selection selection line 41. However, when the all column selection signal line 51 is 1", the value of the data bus line 9 is simultaneously written to n information storage cells selected by the row selection signal line 31, and the block (in this embodiment) In this case, data can be initialized in units of (n sets of information storage cells belonging to one row).
なお、本実施例においては、アドレス母線６１はアドレ
ス母線６の上位Ｍ本、アドレス母線６２はアドレス母線
６の下位Ｎ本としたが、これ以外の組合せも考えられる
のは言うまでもない。In this embodiment, the address bus lines 61 are the upper M address bus lines 6, and the address bus lines 62 are the lower N address bus lines 6, but it goes without saying that other combinations are possible.
発明の効果
本発明の記憶装置は、情報記憶セルをｍ行ｘｎ列のマト
リックス状に管理し、全列に同時に選択する制御部また
は全行を同時に選択する第二の制御部を設けることによ
り、ブロック単位のデータの初期化をすることができ、
その実用的効果は太きい。Effects of the Invention The storage device of the present invention manages information storage cells in a matrix of m rows and n columns, and is provided with a control unit that selects all columns simultaneously or a second control unit that selects all rows simultaneously. You can initialize data in blocks,
Its practical effects are significant.
図は本発明の一実施例における記憶装置のブロック図で
ある。
１１１．１１２． 〜１ｍｎ・・・・・・情報記憶セル
、２・・・・・・記憶ユニット、３・・・・・・行セレ
クタ、４・・・・・・列セレクタ、６・・・・・・制御
部、６，６１．６２・・・・・アドレス母線、９・・・
・・・データ母線。The figure is a block diagram of a storage device in an embodiment of the present invention. 111.112. ~1mn...Information storage cell, 2...Storage unit, 3...Row selector, 4...Column selector, 6...Control Part, 6, 61.62... Address bus line, 9...
...Data bus line.
Claims (2)
理されている記憶ユニットと、前記記憶ユニットの一つ
の行を選択する行セレクタと、前記記憶ユニットの一つ
の列を選択する列セレクタと、前記列セレクタが前記記
憶ユニットのすべての列を選択するよう制御する制御部
とを備えたことを特徴とする記憶装置。(1) A storage unit in which information storage cells are managed in a matrix of m rows and n columns, a row selector that selects one row of the storage unit, and a column selector that selects one column of the storage unit. and a control unit that controls the column selector to select all columns of the storage unit.
るよう制御する第二の制御部を備えたことを特徴とする
特許請求の範囲第１項記載の記憶装置。(2) The storage device according to claim 1, further comprising a second control section that controls the row selector to select all rows of the storage unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127979A JPS618787A (en) | 1984-06-21 | 1984-06-21 | Storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127979A JPS618787A (en) | 1984-06-21 | 1984-06-21 | Storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618787A true JPS618787A (en) | 1986-01-16 |
Family
ID=14973427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127979A Pending JPS618787A (en) | 1984-06-21 | 1984-06-21 | Storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618787A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160096A (en) * | 1986-12-22 | 1988-07-02 | Nec Corp | Semiconductor memory circuit |
| JPS63228493A (en) * | 1987-03-17 | 1988-09-22 | Matsushita Electric Ind Co Ltd | Semiconductor memory |
-
1984
- 1984-06-21 JP JP59127979A patent/JPS618787A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160096A (en) * | 1986-12-22 | 1988-07-02 | Nec Corp | Semiconductor memory circuit |
| JPS63228493A (en) * | 1987-03-17 | 1988-09-22 | Matsushita Electric Ind Co Ltd | Semiconductor memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9542307B2 (en) | Shiftable memory defragmentation | |
| JPS62165250A (en) | Virtual memory | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| US4827406A (en) | Memory allocation for multiple processors | |
| JP4308152B2 (en) | Method, system, and product for reserving memory | |
| JPS61271548A (en) | Electronic circuit for connecting processor to high capacitymemory | |
| JPS618787A (en) | Storage device | |
| JPH0549991B2 (en) | ||
| KR100335844B1 (en) | Programmable controller | |
| EP0500383B1 (en) | Data processing system | |
| JPH0754544B2 (en) | Image memory access circuit | |
| WO1993009497A3 (en) | Memory unit including a multiple write cache | |
| JPS60134940A (en) | Register selecting system of information processing device | |
| Poppendieck et al. | Special Feature: Memory Extension Techniques for Minicomputers | |
| JPH01181137A (en) | Storage unit | |
| JPS6134643A (en) | Buffer control system | |
| JPH0244445A (en) | Data processor | |
| JPS59114657A (en) | Memory interface circuit of microcomputer | |
| JPH0241772B2 (en) | ||
| SU1243031A1 (en) | Device for dynamic distributing of memory | |
| CN116569129A (en) | Object management in a hierarchical memory system | |
| Denning | Is random access memory random? | |
| JPH0831271B2 (en) | memory | |
| JPS62117045A (en) | Address designation control system | |
| JPS625452A (en) | Memory area control system |