JPS61846A - Test method for normalness of memory contents - Google Patents

Test method for normalness of memory contents

Info

Publication number
JPS61846A
JPS61846A JP59106674A JP10667484A JPS61846A JP S61846 A JPS61846 A JP S61846A JP 59106674 A JP59106674 A JP 59106674A JP 10667484 A JP10667484 A JP 10667484A JP S61846 A JPS61846 A JP S61846A
Authority
JP
Japan
Prior art keywords
program
check data
crc check
crc
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59106674A
Other languages
Japanese (ja)
Inventor
Hiroki Masuda
増田 博樹
Yasuo Ogasawara
康夫 小笠原
Yoshimitsu Sumiyoshi
住吉 由光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59106674A priority Critical patent/JPS61846A/en
Publication of JPS61846A publication Critical patent/JPS61846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To attain a simple and quick test for the normalness of a program stored in a ROM by performing a CRC arithmetic for each module or fixed byte and reading out the CRC check data for collation with the CRC operation result. CONSTITUTION:A CRC check data producing means 16 produces the CRC check data from a program Pi which is written on a ROM15. This CRC check data is stored in a prescribed area of the ROM15 together with other additional data via a buffer register. The program Pi is read out of the ROM15 and the means 16 performs a CRC arithmetic. The produced CRC check data is latched by a buffer register 20. While the CRC check data (d) previously stored in ROM15 is read out and latched by a buffer register 19 for collation with the CRC operation result through a comparator 21. Thus the normalness of the program is decided when the coincidence is obtained from said collation. While it is decided that the program is not normal when no coincidence is obtained.

Description

【発明の詳細な説明】 発明の技術分野 本発明は、リードオンリメモリ (ROM)に記憶させ
たデータ処理システムのプログラムの正常性を簡単に試
験することができるメモリ内容の正常性試験方法に関す
るものである。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a method for testing the normality of memory contents that can easily test the normality of a program of a data processing system stored in a read-only memory (ROM). It is.

従来技術と問題点 プログラムをリードオンリメモリ (ROM)に格納し
たデータ処理システムに於いては、電源投入時等に於い
て、リードオンリメモリ内のプログラムが正常であるか
否かを試験する為に、磁気テープや磁気ドラムに格納さ
れているプログラムと照合し、照合一致の場合は正常と
して、そのり一ドオンリメモリに記憶されたプログラム
に従った処理の実行を開始するものである。
Conventional technology and problems In data processing systems that store programs in read-only memory (ROM), when the power is turned on, etc., there is a test to see if the program in the read-only memory is normal. The program is compared with a program stored on a magnetic tape or a magnetic drum, and if a match is found, the program is determined to be normal and execution of processing according to the program stored in the only memory is started.

その場合、磁気テープや磁気ドラムからプログラムを読
出してランダムアクセスメモリに転送して書込み、この
書込内容に対応するリードオンリメモリの記憶内容を順
次読出して照合することになり、照合処理が複雑であっ
て、リードオンリメモリに記憶されたプログラムの正常
性をチェックする為の時間が長くなる欠点があった。
In that case, the program must be read from the magnetic tape or magnetic drum, transferred to random access memory, and written, and the contents stored in the read-only memory corresponding to the written contents must be sequentially read and verified, making the verification process complicated. However, there is a drawback that it takes a long time to check the normality of the program stored in the read-only memory.

又バイト単位毎等にパリティピットを付加してプログラ
ムを記憶させることも考えられるが、その場合は、1ビ
ット誤りの検出が可能となるだけで、複数ビット誤りを
検出することができない欠点がある。従って、プログラ
ムの正常性のチェックの信頼性が低いものであった。
It is also possible to store programs by adding parity pits to each byte, but in that case, it is possible to detect only one bit error, but there is a drawback that multiple bit errors cannot be detected. . Therefore, the reliability of checking the program's normality was low.

発明の目的 本発明は、リードオンリメモリに格納されたプログラム
の正常性を簡単且つ短時間に試験できるようにすること
を目的とするものである。
OBJECTS OF THE INVENTION It is an object of the present invention to make it possible to easily and quickly test the normality of a program stored in a read-only memory.

発明の構成 本発明は、プログラムに従ってデータ処理を実行するシ
ステムに於いて、前記プログラムのモジュール単位又は
一定のバイト単位にCRCチェックデータを付加してプ
ログラムを記憶させたり−ドオンリメモリを設け、該リ
ードオンリメモリに記憶されたプログラムの試験時に、
前記モジュール単位又は一定のバイト単位にCRC演算
を行うと共に、前記CRCチェックデータを読出して、
CRC演算結果と照合することにより、前記プログラム
のモジュール単位又は一定のバイト単位に正常性をチェ
ックするものであり、複数ビットエラーについても検出
することが可能であるから、リードオンリメモリ (R
OM)に記憶されたプログラムの正常性のチェックの信
頼性を向上することができる。
Structure of the Invention The present invention provides a system for executing data processing according to a program, in which the program is stored by adding CRC check data to each module or a certain byte, and a read-only memory is provided. When testing a program stored in memory,
Performing a CRC operation in units of modules or in units of fixed bytes, and reading out the CRC check data,
It checks the normality of the program in module units or fixed byte units by comparing it with the CRC calculation results, and it is also possible to detect multiple bit errors, so read-only memory (R
The reliability of checking the normality of programs stored in the OM) can be improved.

発明の実施例 第1図は本発明の実施例を適用するシステム構成の要部
ブロック図であり、1はプロセッサ(CPU)、2はプ
ログラムやテストプログラムTPを格納したリードオン
リメモリ (ROM) 、3はランダムアクセスメモリ
 (RAM) 、4は入出力制御装置 (I OC’)
 、5は共通バスである。
Embodiment of the Invention FIG. 1 is a block diagram of main parts of a system configuration to which an embodiment of the present invention is applied, in which 1 is a processor (CPU), 2 is a read-only memory (ROM) that stores programs and test programs TP, 3 is random access memory (RAM), 4 is input/output controller (IOC')
, 5 is a common bus.

リードオンリメモリ2にはプログラムとCRCチェック
データとが記憶されているものであり、例えば、プログ
ラムのモジュール単位又は一定のバイト単位にCRCチ
ェックデータを付加して記憶させておくものであり、第
2図に示すように、プログラムのモジュール単位又は一
定バイト単位Piに対してCRCチェックデータを生成
し、このCRCチェックデータを含む付加情報Ciを記
憶しておくものである。又テストプログラムTPも記憶
しておくことができる。付加情報Ciとしては、例えば
、CRCチェックデータのみとすることも可能であるが
、付加情報Ciの右に拡大して示すように、プログラム
のバージョンa、プログラムのモジュール単位又は一定
のバイト単位についての先頭アドレスb、バイト数c、
CRCチェックデータdを記憶させることができる。
The read-only memory 2 stores programs and CRC check data. For example, CRC check data is added and stored in program module units or fixed byte units. As shown in the figure, CRC check data is generated for each program module or fixed byte unit Pi, and additional information Ci including this CRC check data is stored. A test program TP can also be stored. The additional information Ci can be, for example, only CRC check data, but as shown in the enlarged view on the right side of the additional information Ci, information about program version a, program module units, or fixed byte units can also be used. Start address b, number of bytes c,
CRC check data d can be stored.

CRCチェックデータを作成する為の生成多項式として
は、例えば、X”十X”+X5+1とすることができ、
CRCチェックデータは16ビツトとなる。プログラム
のモジュール単位又は一定のバイト単位に対して前述の
ような生成多項式によりCRCチェックデータを作成し
、そのプログラムのモジュール単位又は一定のバイト単
位Piをリードオンリメモリ2に記憶させると共に、作
成されたCRCチェックデータをリードオンリメモリ2
の付加情報Ciの領域に記憶させるものである。
The generating polynomial for creating CRC check data can be, for example, X"10X"+X5+1,
CRC check data is 16 bits. CRC check data is created for each program module or a certain byte unit using the generator polynomial as described above, and the module unit or certain byte unit Pi of the program is stored in the read-only memory 2. Read-only memory 2 of CRC check data
This information is stored in the area of additional information Ci.

電源投入等によるシステム立上げ時には、プロセッサ1
は、リードオンリメモリ2のテストプログラムTPを読
出し、そのテストプログラムTPによりプログラムのモ
ジュール単位又は一定のバイト単位Piの付カロ情報C
iを読出して、先頭アドレスbにより指定されたプログ
ラムのモジュール単位又は一定のバイト単位Piの読出
しを開始し、バイト数Cで指定されたバイト数の読出し
を行い、読出したプログラムのモジュール単位又はバイ
ト単位piのCRC演算を行い、CRC演算結果と予め
格納されたCRCチェックデータdとを照合し、照合一
致の場合に正常であると判定するものである。なお付加
情報Ciのバージョンaは通常は読出す必要がないもの
であり、又付加情報Ciの先頭アドレスb、バイト数c
、CRCチェックデータdは、テストプログラムTPに
よってのみ読出され、通常のデータ処理時には、プログ
ラムのモジュール単位又はバイト単位Piのみが読出さ
れるものである。
When starting up the system by turning on the power, etc., processor 1
reads the test program TP from the read-only memory 2, and uses the test program TP to obtain the attached color information C of the program in module units or in fixed byte units Pi.
i, starts reading the module unit or fixed byte unit Pi of the program specified by the start address b, reads the number of bytes specified by the number of bytes C, and reads the module unit or byte unit of the read program. A CRC calculation is performed in units of pi, the CRC calculation result is compared with pre-stored CRC check data d, and if the comparison matches, it is determined to be normal. Note that the version a of the additional information Ci does not normally need to be read, and the starting address b and the number of bytes c of the additional information Ci
, CRC check data d are read only by the test program TP, and during normal data processing, only the module unit or byte unit Pi of the program is read out.

プログラムのモジュール単位又はバイト単位に誤りビッ
トがなければ、CRC演算結果はOとなり、単一ビット
或いは複数ビット誤りがあれば、CRC演算結果は0と
ならないので、CRC演算結果が0であるか否かを識別
することより、記憶されているプログラムの正常性をチ
ェツクすることができることになる。又正常の場合は、
次のモジュール単位又は一定のバイト単位のプログラム
についてCRC演算を行うものである。そして、リード
オンリメモリ2に記憶されたプログラムについて正常性
が確認されると、このプログラムに基づいた通常のデー
タ処理が実行されることになる。
If there is no error bit in each module or byte of the program, the CRC operation result will be O. If there is a single bit or multiple bit error, the CRC operation result will not be 0, so it is difficult to determine whether the CRC operation result is 0 or not. The normality of the stored program can be checked. Also, if it is normal,
The CRC calculation is performed for the next module unit or a certain byte unit program. When the normality of the program stored in the read-only memory 2 is confirmed, normal data processing based on this program is executed.

第3図は、本発明の実施例のリードオンリメモリ2への
書込データの作成フローチャートの要部を示し、リード
オンリツメモリ2 (以下ROMと略称する)内の領域
Piに格納されるプログラムデータをCRCチェックデ
ータ生成手段へ入力■し、CRCチェックデータを生成
■する。そして、全プログラム領域に対して、前記■、
■の処理を行い、プログラムの後に、付加データC4と
して、その領域Piの先頭アドレスb、バイト数C、C
RCチェックデータdを付加■して、ROMへの書込デ
ータを作成■し、このROMデータの書込み■を行う。
FIG. 3 shows a main part of a flowchart for creating data to be written to the read-only memory 2 according to an embodiment of the present invention, and shows a program stored in an area Pi in the read-only memory 2 (hereinafter abbreviated as ROM). Input the data to the CRC check data generation means (2) to generate CRC check data (2). Then, for the entire program area,
After performing the process (2), after the program, the start address b, number of bytes C, and C of the area Pi are added as additional data C4.
RC check data d is added (2) to create write data (2) to the ROM, and this ROM data is written (2).

なお、テストプログラムTPは、ROM内の所定領域に
格納するものである。
Note that the test program TP is stored in a predetermined area in the ROM.

第4図は、本発明の実施例のROMに格納されたプログ
ラムの試験方法のフローチャートの要部を示し、まず、
テストプログラムTPにより、試験対象ROMデータの
プログラム部分の先頭アドレスとバイト数とを付加デー
タC4を読出して確認[相]する。この付加データCi
の読出しは、プログラムのモジュール単位又はバイト単
位の読出しの前後何れでも良いものである。
FIG. 4 shows a main part of a flowchart of a method for testing a program stored in a ROM according to an embodiment of the present invention.
The test program TP reads the additional data C4 and confirms the start address and number of bytes of the program portion of the ROM data to be tested. This additional data Ci
The reading may be performed either before or after reading the program in units of modules or bytes.

次に読出したプログラムのモジュール単位又はバイト単
位のプログラムデータをCRCチェックデータ生成手段
に入力■し、CRC演算を行ってCRCチェックデータ
を生成@する。この生成したCRCチェックデータとR
OMの付加データのCRCチェックデータとを照合0す
る。照合結果[相]が一致していると、正常と判断[相
]し、一致しない場合は、異常と判断して障害表示[相
](ランプ点燈、プリント出力等)する。
Next, program data of the read program in units of modules or units of bytes is input to the CRC check data generation means, and CRC calculation is performed to generate CRC check data. This generated CRC check data and R
The CRC check data of the additional data of the OM is compared with 0. If the comparison results [phase] match, it is determined to be normal [phase]; if they do not match, it is determined to be abnormal and a fault is displayed [phase] (lamp lighting, printout, etc.).

テストプログラムTPは、予めROM +11内の章程
領域に格納した場合を示しているが、ROM (1)内
に格納せずに、例えば、磁気テープ装置や磁気ディスク
装置等からランダムアクセスメモリ (RAM)にロー
ディングし、そのテストプログラムTPに従ってROM
 121に格納されたプログラムのモジュール単位又は
バイト単位Piの正常性の試験を行うこともできる。第
4図のRAM及びROM(2)はその場合の一例を示す
ものである。
The test program TP is shown to be stored in advance in the program area of ROM +11, but instead of being stored in ROM (1), it can be stored in random access memory (RAM) from a magnetic tape device, magnetic disk device, etc. ROM according to its test program TP.
It is also possible to test the normality of the program stored in 121 in module units or byte units Pi. The RAM and ROM (2) in FIG. 4 show an example of such a case.

第5図は、前述のROMデータの作成を行う為の構成を
示し、10はリードオンリメモリ1′5(ROM)に格
納されるプログラムPiを示す。又11はCRCチェッ
クデータ生成手段、14はCRCチェックデータの保持
用バッファレジスタ(RB3)である。又CRCチェッ
クデータ生成手段11は、前述の多項式の演算を行う構
成を有するもので、12.13はバッファレジスタ(R
Bl+ RB2)である。
FIG. 5 shows a configuration for creating the above-mentioned ROM data, and 10 shows a program Pi stored in the read-only memory 1'5 (ROM). Further, 11 is a CRC check data generation means, and 14 is a buffer register (RB3) for holding CRC check data. Further, the CRC check data generation means 11 has a configuration that performs the above-mentioned polynomial calculation, and 12.13 is a buffer register (R
Bl+RB2).

ROMに書込むプログラムPiからCRCチェックデー
タ生成手段11によりCRCチェックデータを生成し、
バッファレジスタ14を介して生成したCRCチェック
データをROM15の所定領域に、他の付加データと共
に格納する。なおテストプログラムTPも同一のROM
に格納する場合を示している。
CRC check data is generated by the CRC check data generation means 11 from the program Pi written in the ROM,
The CRC check data generated via the buffer register 14 is stored in a predetermined area of the ROM 15 together with other additional data. The test program TP is also the same ROM.
The case where it is stored in is shown.

第6図は、第4図に示す試験方法のフローに対応した構
成を示し、16はCRCチェックデータ生成手段、19
はROM15からCRCチェックデータdを読出してラ
ッチするバッファレジスタ(RB7>、20はCRCチ
ェックデータ生成手段16により演算された結果をラッ
チするバッファレジスタ(RBe) 、21はC,RC
チェックデータと照合をとる比較回路(CMP)であり
、CRCチェックデータ生成手段16は、前述の多項式
によるCRC演算を行う構成を有するもので、17.1
8はバッファレジスタ(RB4)、  (RBs)であ
る。
FIG. 6 shows a configuration corresponding to the flow of the test method shown in FIG. 4, in which 16 is a CRC check data generation means;
is a buffer register (RB7>) that reads and latches the CRC check data d from the ROM 15, 20 is a buffer register (RBe) that latches the result calculated by the CRC check data generation means 16, 21 is C, RC
The CRC check data generation means 16 is a comparator circuit (CMP) that performs comparison with check data, and has a configuration that performs a CRC operation using the above-mentioned polynomial.
8 is a buffer register (RB4), (RBs).

ROM15に格納されているプログラムPiが読出され
て、CRCチェックデータ生成手段16によりCRC演
算が行われ、生成されたCRCチェックデータはバッフ
ァレジスタ20にラッチされ、又ROM15に予め格納
されたCRCチェックデータdが読出されてバッファレ
ジスタ19にランチされ、比較回路21に於いて照合さ
れて、一致の場合は正常、不一致の場合は異常と判定さ
れることになる。
The program Pi stored in the ROM 15 is read out, a CRC operation is performed by the CRC check data generation means 16, and the generated CRC check data is latched in the buffer register 20, and the CRC check data stored in the ROM 15 in advance is d is read out, launched into the buffer register 19, and compared in the comparator circuit 21. If they match, it is determined to be normal, and if they do not match, it is determined to be abnormal.

発明の詳細 な説明したように、本発明は、プログラムのモジュール
単位又は一定のバイト単位にCRCチェックデータを付
加してプログラムを記憶させたり一ドオンリメモリ2を
設け、システム電源投入時やプログラム暴走時等に於い
て、このリードオンリメモリ2に記憶されたプログラム
の正常性を試験する場合に、前記モジュール単位又は一
定のバイト単位に前記CRCチェックデータと共に読出
して、CRC演算により前記プログラムのモジュール単
位又は一定のバイト単位に正常性をチェックするもので
あり、磁気テープ等から正しいプログラムを読出して、
リードオンリメモリ2に記憶されたプログラムと照合す
る従来例に比較して、リードオンリメモリ2に記憶され
たプログラムを読出してCRC演算を行うだけであるか
ら、短時間でプログラムの正常性をヂエ・ツクすること
ができる利点がある。又CRCチェックデータを付加し
て記憶させであるので、単なる9パリテイビツトの付加
と異なり、複数ビット誤りも検出する′ことが可能とな
るので、正常性チェックの信頼性が向上することになる
As described in detail, the present invention stores a program by adding CRC check data to each program module or a certain byte, and provides a one-way memory 2, so that the program can be saved when the system power is turned on, when the program runs out of control, etc. When testing the normality of the program stored in the read-only memory 2, the program is read out in module units or in fixed byte units along with the CRC check data, and the program is checked in module units or fixed byte units by CRC calculation. The system checks the normality of each byte by reading the correct program from magnetic tape, etc.
Compared to the conventional example of checking the program stored in the read-only memory 2, since the program stored in the read-only memory 2 is simply read and a CRC calculation is performed, the normality of the program can be verified in a short time. It has the advantage of being able to be used. Furthermore, since the CRC check data is added and stored, unlike simply adding 9 parity bits, it is possible to detect multiple bit errors, thereby improving the reliability of the normality check.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例のブロック図、第2図はリード
オンリメモリの記憶内容の説明図、第3図及び第4図は
本発明の実施例のROMデータの作成及びプログラム試
験時のフローチャートの要部、第5図及び第6図は本発
明の実施例のROMデータの作成及びプログラム試験を
行う為の構成を示すものである。 1はプロセッサ、2はリードオンリメモリ、3はランダ
ムアクセスメモリ、4は入出力制御装置、5は共通バス
、TPはテストプログラム、Piはプログラムのモジュ
ール単位又は一定バイト単位、C4は付加情報である。 第1図 第3図 第4図 第5図
Fig. 1 is a block diagram of an embodiment of the present invention, Fig. 2 is an explanatory diagram of the storage contents of the read-only memory, and Figs. The main parts of the flowchart, FIG. 5 and FIG. 6, show the configuration for creating ROM data and performing a program test according to the embodiment of the present invention. 1 is a processor, 2 is a read-only memory, 3 is a random access memory, 4 is an input/output control device, 5 is a common bus, TP is a test program, Pi is a program module unit or a fixed byte unit, and C4 is additional information. . Figure 1 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] プログラムに従ってデータ処理を実行するシステムに於
いて、前記プログラムのモジュール単位又は一定のバイ
ト単位にCRCチェックデータを付加してプログラムを
記憶させたリードオンリメモリを設け、該リードオンリ
メモリに記憶されたプログラムの試験時に、前記モジュ
ール単位又は一定のバイト単位にCRC演算を行うと共
に、前記CRCチェックデータを読出して、CRC演算
結果と照合することにより、前記プログラムのモジュー
ル単位又は一定のバイト単位に正常性をチェックするこ
とを特徴とするメモリ内容の正常性試験方法。
In a system that executes data processing according to a program, a read-only memory is provided in which a program is stored by adding CRC check data to each module or a certain byte of the program, and the program stored in the read-only memory is provided. At the time of testing, the normality of the program can be verified in module units or fixed byte units by performing CRC calculation on the module unit or fixed byte unit, and reading out the CRC check data and comparing it with the CRC operation result. A method for testing the normality of memory contents.
JP59106674A 1984-05-28 1984-05-28 Test method for normalness of memory contents Pending JPS61846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59106674A JPS61846A (en) 1984-05-28 1984-05-28 Test method for normalness of memory contents

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59106674A JPS61846A (en) 1984-05-28 1984-05-28 Test method for normalness of memory contents

Publications (1)

Publication Number Publication Date
JPS61846A true JPS61846A (en) 1986-01-06

Family

ID=14439614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59106674A Pending JPS61846A (en) 1984-05-28 1984-05-28 Test method for normalness of memory contents

Country Status (1)

Country Link
JP (1) JPS61846A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163155A (en) * 2000-11-29 2002-06-07 Rb Controls Co Microcomputer controller for gas appliance
US7325165B2 (en) * 2003-05-30 2008-01-29 Broadcom Corporation Instruction sequence verification to protect secured data
CN103208313A (en) * 2013-04-26 2013-07-17 杭州和利时自动化有限公司 Detection method and detection system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378127A (en) * 1976-12-22 1978-07-11 Sharp Corp Self diagnosis system of fixed program memory unit
JPS5668843A (en) * 1979-11-08 1981-06-09 Toshiba Corp Contents diagnosis method for read-only memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378127A (en) * 1976-12-22 1978-07-11 Sharp Corp Self diagnosis system of fixed program memory unit
JPS5668843A (en) * 1979-11-08 1981-06-09 Toshiba Corp Contents diagnosis method for read-only memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163155A (en) * 2000-11-29 2002-06-07 Rb Controls Co Microcomputer controller for gas appliance
US7325165B2 (en) * 2003-05-30 2008-01-29 Broadcom Corporation Instruction sequence verification to protect secured data
CN103208313A (en) * 2013-04-26 2013-07-17 杭州和利时自动化有限公司 Detection method and detection system

Similar Documents

Publication Publication Date Title
JPH01201736A (en) Microcomputer
JPH10283274A (en) Method and device for testing memory
JPS61846A (en) Test method for normalness of memory contents
US6920593B2 (en) Logical verification apparatus and method for memory control circuit
JPH0342747A (en) Memory test system
JPS6083159A (en) Program check system
JP2907114B2 (en) Method and apparatus for correcting 1-bit error in EEPROM
JP2910692B2 (en) Testing method of random access memory
JP2002244934A (en) Memory monitoring device and method
JPH10269148A (en) Circuit configuration element diagnosing device
JP2768371B2 (en) Inspection method of random access memory
JPH0916483A (en) Address bus testing device
JP2878014B2 (en) RAM test method
JPS6043541B2 (en) data processing equipment
JPS6261974B2 (en)
JPS59177799A (en) Checking system of read-only memory
JPS58215799A (en) System for verifying control storage
JPH07253913A (en) Verification device for log analytic program
JPS59124097A (en) Memory checking method
JPS6072044A (en) Inspecting system of backup memory
JPH05289946A (en) Memory control system
JPS62134900A (en) Test circuit
JPH02271432A (en) Method and device for testing microcode
JPS6231444A (en) Pseudo fault generating system
JPS59226950A (en) Information processor