JPS6184680A - Graphic display - Google Patents

Graphic display

Info

Publication number
JPS6184680A
JPS6184680A JP59205668A JP20566884A JPS6184680A JP S6184680 A JPS6184680 A JP S6184680A JP 59205668 A JP59205668 A JP 59205668A JP 20566884 A JP20566884 A JP 20566884A JP S6184680 A JPS6184680 A JP S6184680A
Authority
JP
Japan
Prior art keywords
signal
data
display
supplied
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59205668A
Other languages
Japanese (ja)
Other versions
JPH0562748B2 (en
Inventor
建二 星野
隆 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Data Iisuto Kk
Original Assignee
Data Iisuto Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Data Iisuto Kk filed Critical Data Iisuto Kk
Priority to JP59205668A priority Critical patent/JPS6184680A/en
Publication of JPS6184680A publication Critical patent/JPS6184680A/en
Publication of JPH0562748B2 publication Critical patent/JPH0562748B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】[Detailed description of the invention]

[産業上の利用分野1 この発明は1図形表示に必要なデータを格納したメモリ
から読出したデー夕に基づいて、ラスタスキャン方式に
よって図形を表示するための、図形表示方法に関するも
のである。 [従来の技術] 従来、ディジタル信号処理によって文字または図形など
を表示するためには1表示図形が記憶されたメモリすな
わち、キャラクタジェネレータから読出したデータを、
ラスタスキャン方式によって図形として表示する図形表
示装置が用いられている。この表示は第22図に示すよ
うに先ず。 画面の右端においてラスタAOを形成し順次1両筒の左
側に走査位置を移動させてラスタA2〜Anを表示する
ことによって図形を表示している(この図は一般的なブ
ラウン管を90度回転させて用いている・)、第23r
l!Jはこのような表示を行なう装置の一例を示すブロ
ック図であり、lはディジタル信号を処理する処理装置
、2はブラウン管の水平方向の走査位置を指定するため
のHカウンタ、3はブラウン管の垂直方向の走査位置を
指定するためのVカウンタ、4はキャラクタジェネレー
タの読出アドレス順序が記憶されたマツプ部。 5は図形を表わす図形データが記憶されたキャラクタジ
ェネレータ、6はシフトレジスタ、7はブラウンン管で
あり、Hカウンタ2およびVカウンタ3は直交座標で表
わされる読出信号を発生する読出信号発生器を構成して
いる。 このように構成されたsitにおいて、処理装置lによ
って制御されるHカウンタ2およびVカウンタ3の出力
信号によってマツプ4に記憶された信号が順次読出され
、その読出された信号に対応する図形を表わす信号がキ
ャラクタジェネレータ5から読出され、キャラクタジェ
ネレータ5は例えば、第24図に示すように、文字Aが
記憶されている場合、文字Aの各行のデータが読出され
、シフトレジスタ6に記憶される。そしてこのデータは
順番に第25図(b)〜(f)に示すようなビデオ信シ
)に変換され、第25図(&)に示すように文字へがブ
ラウン管7に表示される。 このようにしてキャラクタジェネレータ5に記憶されて
いるデータが読出され、ブラウン管に表示されるので、
複数のキャラクタジェネレータを備えれば、形および大
きさが任意な図形を表示することができる。このとき、
キャラクタジェネレータ記憶データの読出し開始位置を
水平方向または垂直方向にシフトすることによって、表
示される両開も、水モ方向または垂直方向にシフトさせ
ることができる。 また、第2図に示すようにX軸−7輪を有する直交座標
で表わされる読出信号を点線で示すように角爪0だけ回
転させる座標変換を行なって、X輛−y軸で表わされる
新たな直交座標に変換し、この新たな直交座標で表わさ
れる読出信号によってキャラクタジェネレータから図形
データを読出して表示を行なえば、表示図形に回転を与
えることができる。 [発明が解決しようとする問題点] しかしながら、座標変換は三角関数演算によって行なう
ため、回転角度が45度を越えると正接の値が1を越え
、その角度が90度に近づくに従いその値は急激に大き
くなるが、このような演算を行なうためには処理容量の
大きな装置が必要となる。大型で高価な機器であれば、
機器全体の価格に対する処理装置の価格の割合は小さく
なるので、処理容量の大きな装置を使用することは問題
にならないが、装置全体の価格が小さな場合は処理容量
の大きな処理装置を使用することは非常に経済性が悪く
なるという欠点を有していた。したがってこの発明の目
的は、図形の回転角度を任意に設定することができる表
示装置を極めて経済性良く構成することができる図形表
示方法を提供することにある。 [問題を解決するためのf段1 このような目的を達成するためにこの発明は、直交座標
で読出信号を表わすとき、図形の回転角度および回転方
向に応じて座標軸の入換および座標軸]−における読出
信号のデータ変化方向の入換えを行ない、また 図形表
示に必要なデータを座標軸の組み合わせに対応したメモ
リから読出すようにしたものである。以下、実施例を示
す図面を用いてこの発Ig1を詳細に説明する。 [作用] 図形の回転角度#御が任意に行なえる。 [実施例] 第1図はこの発明の一実施例を示すブロー2り図であり
、jfi23図と同一部分は同記号を用いている。10
は直交座標で表わされる読出信号の内。 一方の座標軸を指定する信号を発生するVカウンタ、1
1は他方の座標軸を指定する信号な発生するHカウンタ
、12は読出信号の座標系に回転を午える座標回転処理
部、13はマツプ部4の記憶内容を読出すための信号を
発生するマツプ読出信号発生部、14はキャラクタジェ
ネレータ部から図形データを読出すための信号を発生す
るキャラクタジェネレータ読出信号発生部、15はキャ
ラクタジェネレータ部、16はキャラクタジェネレータ
部15から読出したデータを図形に組立てる図形組立部
である。 ここで、座標軸に回転与えるということは第2図に示す
ように、VカウンタlOの出力信号をX方向の座標軸に
対応させ、Hカウンタ11の出力信号をY方向の座標軸
に対応させて表わした直交座標を、点線で示すように角
度0だけ傾斜させて、X軸−y+Ihで表わされる新た
な直交塵Iaに変換することである。 グラフィックディスプレイにおけるビデオRAMのよう
に、表示すべき図形または文字を表わすデータがビデオ
RAMから順番にデータを読出すことによって、表示内
容が決まるとき、そのビデ±flAMに相当するものを
この発明において、メモリと称する。 第1図の装置はマツプ部4のアクセスを行なって得られ
る信L)K、基づき、キャラクタジェネレータ部15か
らデータを読出して、そのデータによって図形または文
字を表示している。このためマツプ部4とキャラクタジ
ェネレータ部15によってメモリを構成していることに
なり、この装置ではメモリは第3図のようになっている
。第3図は4つの枠で構成されており、1つの枠の大き
さはブラウン管の1画面分を表わしており、メモリのl
1Alの記号Aで示す部分を絶対原点、絶対原点から左
方向または下方向にアクセスする方向を正、メモリの横
方向を水平方向、縦方向を垂直方向と定義する。また、
ブラウン管の表示画面の右肩である記号Bで示した部分
をブラウン管原点と定義する。 水装置は第4図に示すように、Vカウンタ10およびH
カウンタtiの出力信号をメモリの垂直方向のアクセス
に用いるか、水平方向のアクセスに用いるかによって、
その表示状態を次のように定義する。 (a)表示状態A(第4図(a)の状態)Vカウンタ1
0の出力信号をメモリの水平方向のアクセスに用い、H
カウンタitの出力信号を垂直方向のアクセスに用い、
水平方向のアクセス位置が時間の経過にともなってメモ
リの負(右)方向に進み、非直方向のアクセス位置がメ
モリの負(1−)方向に進むもの。 (b)表示状態B(第4図(b)の状態)Vカウンタl
Oの出力信号をメモリのf!直方向のアクセスに用い、
Hカウンタ11の出力信号を水Y方向のアクセスに用い
、1直方向のアクセス位置が時間の経過にともなってメ
モリの負(上)方向に直み、水Y方向のアクセス位置が
メモリのTF(左)方向に進むもの。 (c)表示状態C(第4図(c)の状S)Vカウンタl
Oの出力信号をメモリの水平方向のアクセスに用い、H
カウンタ11の出力信号を6直方向のアクセスに用い、
水平方向のアクセス位置が時間の経過にともなってメモ
リの正(左)方向に進み、前直方向のアクセス位置がメ
モリの負(下)方向に進むもの・ (d)表示状flD(第4図(d)の状態)Vカウンタ
lOの出力信号をメモリ@直方向のアクセスに用い、H
カウンタ11の出力信号を水’l’ Jf向のアクセス
に用い、垂直方向のアクセス位lが時間の経過にともな
ってメモリの正(下)方向に進み、木″lL方向のアク
セス位置がメモリの負(右)方向に進むもの。 VカウンタlOは処理装置lから供給される表4<状f
11信号が表示状F!iA、表示状態Bを表わすもので
あるときダウンカウントを行ない、表示状態C,Dを表
わすものであるときアーy′/カウントを行なうように
なっている。Hカウンタllは処理装置lから供給され
る表示状態信号が、表示状態B、Cを表わすものである
ときアップカウントを行ない、表示状態A 、 Dを表
わすものであるときダウンカウントを行なうようになっ
ている。 座標回転処理1i1112はVカウンタ10.Hカウン
タ11から供給されるi1交座標で表わされる読出信号
に、表示状態信号9回転量信号、ブラウン管原点を絶対
座標で表わした原点信号、■信号。 v4信号、H信号、H4信号、CHG@AD (V)信
号、CHG−AD (H)!号、CHG @NO信号信
号音発生するようになっている。      −マツプ
読出信号発生部13はマツプ部4の記憶内容を読出す信
号の他にキャラクタジェネレータ読出信号発生部14に
供給するV4L信号およびH4信号を発生するようにな
っている。 座標回転処理fll12はER5図に示すように構成分
原点レジスタ12b、縦成分原点レジスタ12C、セレ
クタ12d、セレクタl 2’ e 、回転信号演算N
812f、12g、加算器12h〜12kから構成され
ている。 構成分原点レジスタ12bは、処理装w1から供給され
る原点信号に応じてブラウン管原点座標の絶対原点に対
する横方向成分を表わすための信5)を発生する゛よう
になっている。また、縦成分原点レジスタ12cは、縦
方向成分を表わす信号を発生するようになってルする。 セレクタ12dは、処J11!装置lからの表示状態信
号が表示状態A、Cを表わすときは構成分原点レジスタ
12bから供給されている信号を出力し、表示状態B、
Dを表わすときはwl成分原点レジスタ12cから供給
されている信V)を出力するようになっている。セレク
タ12eは、処理!allからの表示状態信号が表示状
pJ3 A 、 Cを表わすときは縦成分原点レジスタ
12cから供給されている信号を出力し、表示状7gB
、oを表わすときは構成分原点レジスタ12bから供給
されている信号を出力するようになっている0回転信号
演算部12f 、12gは、処理装置lから供給される
回転量を表わす信号に応じてVカウンタ10.Hカウン
タ11から供給されている信号に回転を与えるようにな
っており。 アフィン変換を行なっている。 加算′ki−12iはマツプ部4の一方の座標上の位置
を表わす5ビツトの■信号、キャラクタジェネレータの
縦方向塵IIM!III上の位置を表わす2ビツトf)
CHG−AD (V)信号、図形組立部16に供給する
2ビツトのCHG−N08号を発生するようになってい
る。加算器12にはマツプ4の他方の座標軸りの位置を
表わす5ビツトのH信号、キャラクタジェネレータの横
方向座標軸上の位置を表わす2ビツトのCHG−AD 
(H)M号、マスタタイミングを表わす2ビツトのM−
T信号を発生するようになっている。このうち、■信号
の下位1ビツトおよび、H信号の下位lビットはキャラ
クタジェネレータ読出信号発生部14の動作のために必
要なH4信号、v4信号として用いている マツプ読出信iツ・発生部13は:fi6図に示すよう
に、ラッチ13a、補1Fデータ発生器13b、加算’
J413 c、セレクタ13d−13i、EOR回路1
3j、から構成されている。補止データ発生WL3bは
処理装置1から供給される回転力向を表わす左右上t)
、表示状態を表わす表示状態信号 −に応じて第1表に
示す信号を発生するようになっている。 :jS1表 第1表中、左とは図形を左回転させて表示することであ
り、右とは図形を右回転させて表示することである。 セレクタ13d〜セレクタ13gは表示状態信号が表示
状$A、Cを表わすときは入力端子a側の信号を出力し
1表示状思上号が表示状態B、Dを表わすときは入力端
子す側の信号を出力するようになっている。セレクタ1
3h、セレクタ131はEOR回路13jから供給され
る何時に応じて入力端f′a1.az側または入力端子
bl、bz側の信号を出力するようになっている。 マ、ゾ部4は第7図に示すようにマツプ4 a−。 4b、  ラッチ4c 、4dから構成されており、こ
のマツプは第8図に示すように、ブラウン管の16 X
 l (iピクセルに対応した部分が1単位となってお
り、これらが32X32単位集まってマツプ4aまたは
マツプ4bを構成している。また、l中位のマツプが指
定された時、このマツプ対応する16X16のどのピク
セルが走査されるタイミングであってもそのマツプ内の
情報が読出されるようになっている。すなわち、第8図
において、実線で示すようなアクセスが行なわれている
時。 ピクセルlに対応する部分からピクセル11に対応する
部分まで全てFというデータが読出されるようになって
いる。 キャラクタジェネレータ読出信号発生部14は第9図に
示すようにセレクタ14a−14f、スイッチ回路14
g、14j 、ラッチ14h、シフトレジスタ14i 
、14に、EOR回路14 m 。 14n、から構成されている。セレクタ14a〜14f
は入力端子Cに供給される信号に応じて入力端子aまた
は入力端子すが選択されるようになっている。スイッチ
回路14g、14jは入力端子e、fに供給される左右
信号または表示状態信号に応じて、入力端子a −dに
供給されている信号とその信号を出力する出力端子g−
jとの組み合わせを第2表のモードlまたはモード2の
何れかに逆捩するようになっている。モして「モードl
Nが選ばれるかrモード2」が選ばれるかは第3表の基
準によって決まるようになっている。シフトレジスタ1
4iは1ビツト4段のシフトレジスタ、シフトレジスタ
14には2ビツト4段のシフトレジスタである。 第2表 第3表 1−1−ラクタジェネレータ部15は第10に示すよう
に、キャラクタジェネレータ15a−15dによって構
成されており、各キャラクタジェネレータは後述するV
形およびH形の2g類の図形パターンを、処理装置lか
ら供給される表示状態性%l、によって選択するように
なっているとともに、キャラクタジェネレータ読出信号
発生部14から供給された信号に応じて、その選択され
た図形パターンから図形データが読出されるようになっ
ている。 第11図はキャラクタジェネレータのパターンのうち、
V形のパターンを示しており、枠外の横方向の数字00
〜11は加算器12hから出力されるCIIG−AD(
H)信号で指定されるアドレスであり、縦方向の数字は
加算器12iから出力されるC HG −AD (V)
信号で指定される7ド1/スである。1つの枠内はa−
dの4つの部分に分解され、それらのa−dの部分のデ
ータはキャラクタシネレータ15a−15dにそれぞれ
対応しており、その部分はブラウン管の横力向1ピクセ
ル×縦方向4ピクセルのデータが記憶されている。すな
わち、縦横1つづつのアドレスで指定される部分の枠は
、4×4ピクセル分のデータを記憶している。そして、
キャラクタジェネレータの1つ記憶単位は4×4アドレ
ル分すなわち16X16ビクセル分となっている。 図形組立部16は第12図に示すように、シフトレジス
タ16a〜16d、セレクタlee、シフトレジスタ1
6fからaE&されている。各シフトレジスタは処理装
置lから供給される表示状態何時が大小状態A、Bのと
きMSB (最上位ビット)が先にに出力され、表示状
態信号が表示状態C,DのときLSB(f&下位ビット
)が先に出方されるようになっている。セレクタ16e
はシフトレジスタ16fから供給される信号に応じて第
4表のように入力信号を選択して送出するようになって
いる。 第4表 シフトレジスタ16fは2ビツトで8段のシフトレジス
タである。 このように構成した装置の動作は次のとラリである。先
ず、図形に回転を与えないときの表示動作について説明
する。このときは、第5図に示すように処理装置lから
VカウンタlOおよびHカウタ11に表示状S信号が供
給され、構成分原点レジスタ12bおよび縦成分原点レ
ジスタ12cに、原点信号が供給される。このときの画
面は第22図に示すような走査を行なうようになってお
り、この状態は表示状態Cの状態に相当し、Vカウンタ
lOの出力信号によって第22図の画面の横方向位置が
決まるようになっており、Hカウタtiの出力信号によ
って縦方向の位置が決まるようになっている。 Hカウンタ11の出力信号は加3I器12におよび回転
信号rA算部12gに供給されるが、この場合、図形に
回転を与えないのであるから、回転信号演算部12fお
よび回転信号演算部12gは出力信号を発生していない
。 処理装atから出力されている表示状態信号が表示状f
fJ (を表わしているとき、セレクタ12dお、[び
セレクタ12eはそれぞれ構成分原点レージスタ12b
および縦成分原点レジスタ12cから発生している信号
を選択して出力している。この結果、加算器12hから
出力される信号は、VカウンタlOの出力信号と構成分
原点レジスタ12bの出方信号とのデータを加算したも
のとなる。 そして1回転信号演算部12gは出力信号を発生してい
ないのであるから、加算器12iは加算器121Nの出
力信号をそのまま出力する。同様にして、加算器12j
は縦成分原点レジスタ12cの出力信号を出力し、加算
器12には加算器12jの出力信号すなわち、縦成分原
点レジスタ12.cの出力信t)と11カウタ11との
データを加算した信号を出力する。 加算g l 2 iおよび加算器12. kの出力信号
は第6図に承すように、ラッチ13aおよびセレクタ1
3gに供給される。補正データ発生器13bは図形に回
転を与える必要がないとき、本来であれば出力信号を発
生する必要はないが、このために特別の処置をしていな
いので、補正データが発生している。そして、このデー
タは加算器13cで加算されるので、加算器13cから
は補正されたデータが出力される。しかし、このデータ
は図形に回転を与えないときは必要のないデータである
から、後述するtヤラクタジェネレータ読出信号発生部
14で無視され、使用されないようになっている。 セレクタ13d〜セレクタ13gは前述したように表示
状態Cのときは久方端子a側の信号を出力するので、セ
レクタ13d、セレクタ13ej士力O算器13cの出
力信号を走出し、セレクタ1′3f、セレクタ13gは
加算器12にの出方信号を出力する。 セレクタ13h、セレクタ13iは前述したように、E
OR回路13jから供給される信号に応じて入力端子a
1.a2またはbl、b2に供給されている信号を出力
するようになっている。EOR回路13jの一方に供給
されるV4L信号は第22v4において、ラスタAO”
Anの一本を表示する第13図(a)に示すの期間、変
化しないが他の一方に供給されるH4@号は第22図に
おいて、範囲)Iにわたって縦方向位置のアドレスをI
n’fi4するものであるから、第1311 (b)に
示すよ2にV4L信号の期間中、交互に変化する。この
ため、セレクタ13h、セレクタ13iの出力信号は入
カ端−f−al、a2側とbl、b2側とが交qに切換
えられる。 セレクタ13h、セレクタ13iの出方信号は第7図に
小針ように、マツプf1&4に供給されるのでマツプ4
a、マツプ4bから記憶内容が読出され、読出された記
憶内容がラッチ4c、ダッチ4(1に記憶され、第9図
に示すセレクタ14a、セレクタ14bに供給される。 これらのセレクタは■4信t)とV4L信号が供給され
ているEOR回vlN14 mからの信号が供給されて
いるので、セレクタ13h、セレクタ13iと同期して
入力端子a、bが切換られる。 セレクタ14a、セレクタ14bから読出された信号は
それぞれセレクタ14c〜セレクタ14fに供給され、
それらのセレクタの端子Cに供給されている信号に応じ
て選択され出力される。このとき、セレクタ14c〜セ
レクタ14fの端子すに供給される信号はマツプ読出信
号発生部13の補正データ発生器13bによって補正さ
れていないデータであり、端子aに供給されるデータは
補正されたデータである。しかし表示図形に回転を与え
ないとき、補正されたデータは必要ない。 このため、スイッチ回路14gから送出される信号はセ
レクタ14C〜セレクタ14fの端子すを選択するもの
となっており、端子aに供給されている信号は無視され
るようになっている。 シフトレジスタ1′4kには加算器12iから供給され
るキャラクタジェネレータの番号を表わす信号が記憶さ
れ、そこで記憶された信号がスイッチ回路14jに供給
されている。そのスイッチ回路14jは表示図形に回転
を与えないとき、前述した第2表のモードlの状態とな
っているので。 それぞれ対向する出力端子から信号が送出されている。 キャラクタジェネレータ読出信号発生部14で発生した
信号はgSlO図に示すように、キャラクタシネレータ
15a〜キヤラクタジエネレータ15dに供給される。 各キャラクタジェネレータは前述したように、処理装置
lから供給される表示状態信号に応じて、後述するV珍
またはH形の、<ターンが選択されるようになっている
が、図形に回転をIJえないとき、処理装置iは表示状
態Cの信号を送出しているので、v影のパターンが選択
される。 v +t*のパターンのうちマツプ部4によって読出さ
れる中位は前述したように、第11図に示すようになっ
ており、この例ではFという文字を表わす図形が記憶さ
れている部分を表わしている。第11図において、枠の
外側で横方向に記載されたアドレスは第4図の加算器1
2iから出力されるCIIG−AD(V)信号によって
指定され・縦方向に記載されたアドレスは第3図の加算
器12kから出力されるC0G−AD(H)!号によっ
て損気゛される。このため、加算器12i 、加算器1
2kから供給されるV信号およびH信号によって第11
図中にI−XVIと記載した16種類のブロックを指定
することができる。 このI−XVIのブロックはさらに4つの細か!/1ブ
ロックで構成されており、その細かブロックt±各キャ
ラクタジェネレータに対応してしする。すなわち、a、
 b 、 C+ dと記載された部分tよそれぞれ、キ
ャラクタジェネレータt5a、キャラクタジェネレータ
15b、キャラクタジェネレータ15c、キャラクタジ
ェネレータ15dに対応している。各キャラクタジェネ
レータ11図の縦方向に4ビツトのデータが記憶されて
おり、図中斜線を稈こした部分は目」のデータが記憶さ
れ、その他の部分はrOJのデータが記憶されてl、N
る。このため、CHG−DAD (V)信号および、C
MG−AD(H)信号のデータが共に00であるとき、
第1図の右ヒのIと記載された4つの細かl、%ブロッ
クが選択され、キャラクタジェネレータ15aからro
ooou、キャラクタジェネレータ15bから1000
0J、キャラクタジェネレータ15cから[)OIIJ
、キャラクタジェネレータ15C1からroollJの
データが読出される。 これらのキャラクタジェネレータから読出されたデータ
はシフトレジスタ16a〜シフトレジスタ16dに供給
されて記憶される。そして、最初のラスタを表示すると
きは第9図のシフトレジスタ16eからセレクタ16e
に対してシフトレジスタ16aを選択する信号が供給さ
れる。この結果、シフトレジスタ16aのデータ、すな
わちキー・ラグクジエネレータ15a力1ら読出された
データだけが選択され、残りのシフトレジスタ16b〜
16dのデータは捨てられる。この時、シフトレジスタ
16a、16fのタインミングL±同期するようになっ
ているφ 次に、CIIG@AD(H)!号のデータがotになる
と、第11図のブロック■が選択され、その中から同様
にして、キャラクタジェネレータ151から読出された
データだ也すが選択される。同様にして、CIIG −
AD (H)信号のデータカ<lOl
[Industrial Application Field 1] The present invention relates to a graphic display method for displaying a graphic by a raster scan method based on data read from a memory storing data necessary for displaying one graphic. [Prior Art] Conventionally, in order to display characters or figures by digital signal processing, data read out from a memory storing one display figure, that is, a character generator, is used.
Graphic display devices that display graphics using a raster scan method are used. This display first appears as shown in FIG. The figure is displayed by forming a raster AO at the right end of the screen and sequentially moving the scanning position to the left side of the cylinder to display rasters A2 to An. ), 23rd r.
l! J is a block diagram showing an example of a device that performs such a display, l is a processing device that processes digital signals, 2 is an H counter for specifying the horizontal scanning position of the cathode ray tube, and 3 is a vertical scanning position of the cathode ray tube. A V counter for specifying the scanning position in the direction, and 4 a map section in which the read address order of the character generator is stored. 5 is a character generator in which graphic data representing a graphic is stored; 6 is a shift register; 7 is a CRT; H counter 2 and V counter 3 are read signal generators that generate read signals expressed in orthogonal coordinates; It consists of In the SIT configured in this way, the signals stored in the map 4 are sequentially read out by the output signals of the H counter 2 and V counter 3 controlled by the processing device 1, and a figure corresponding to the read signals is displayed. A signal is read out from the character generator 5, and if the character generator 5 stores the character A, for example, as shown in FIG. This data is then sequentially converted into video signals as shown in FIGS. 25(b) to (f), and characters are displayed on the cathode ray tube 7 as shown in FIG. 25(&). In this way, the data stored in the character generator 5 is read out and displayed on the cathode ray tube.
By providing a plurality of character generators, it is possible to display figures of arbitrary shape and size. At this time,
By shifting the reading start position of the character generator storage data in the horizontal or vertical direction, the displayed double opening can also be shifted in the water direction or vertical direction. In addition, as shown in Fig. 2, the readout signal represented by the X-axis and the orthogonal coordinates having seven wheels is transformed by rotating the square claw 0 as shown by the dotted line, and the new signal represented by the X-axis and the y-axis is converted. By converting the data into orthogonal coordinates, and reading out the graphic data from the character generator and displaying it using the readout signal represented by the new orthogonal coordinates, it is possible to give rotation to the displayed graphic. [Problems to be solved by the invention] However, since coordinate transformation is performed by trigonometric function calculations, the value of tangent exceeds 1 when the rotation angle exceeds 45 degrees, and as the angle approaches 90 degrees, the value sharply increases. However, in order to perform such calculations, a device with a large processing capacity is required. If the equipment is large and expensive,
The ratio of the price of the processing device to the price of the entire device is small, so using a device with a large processing capacity is not a problem, but if the price of the entire device is small, it is not a problem to use a processing device with a large processing capacity. This had the disadvantage of being extremely uneconomical. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a graphic display method that allows a highly economical display device in which the rotation angle of a graphic can be arbitrarily set. [F step 1 for solving the problem To achieve such an object, the present invention provides a method for exchanging coordinate axes and changing the coordinate axes according to the rotation angle and rotation direction of a figure when representing a readout signal in orthogonal coordinates] The data change direction of the readout signal is switched between the two, and the data necessary for graphic display is read out from the memory corresponding to the combination of coordinate axes. Hereinafter, this Ig1 will be explained in detail using drawings showing examples. [Operation] The rotation angle # of the figure can be controlled arbitrarily. [Embodiment] FIG. 1 is a blow diagram showing an embodiment of the present invention, and the same parts as in the jfi23 diagram are designated by the same symbols. 10
is the readout signal expressed in Cartesian coordinates. V counter that generates a signal specifying one coordinate axis, 1
1 is an H counter that generates a signal specifying the other coordinate axis; 12 is a coordinate rotation processing unit that performs rotation in the coordinate system of the readout signal; and 13 is a map that generates a signal for reading out the contents stored in the map unit 4. A readout signal generation section, 14 is a character generator readout signal generation section that generates a signal for reading graphic data from the character generator section, 15 is a character generator section, and 16 is a figure that assembles the data read from the character generator section 15 into a figure. This is the assembly department. Here, giving rotation to the coordinate axes means that the output signal of the V counter 10 corresponds to the coordinate axis in the X direction, and the output signal of the H counter 11 corresponds to the coordinate axis in the Y direction, as shown in FIG. The orthogonal coordinates are tilted by an angle of 0 as shown by the dotted line, and converted into a new orthogonal dust Ia represented by the X axis -y+Ih. When the display content is determined by sequentially reading data representing figures or characters to be displayed from the video RAM, such as a video RAM in a graphic display, in this invention, the video RAM corresponds to the video RAM. It is called memory. The apparatus shown in FIG. 1 reads data from the character generator section 15 based on the information L)K obtained by accessing the map section 4, and displays figures or characters based on the data. Therefore, the map section 4 and the character generator section 15 constitute a memory, and the memory in this device is as shown in FIG. Figure 3 consists of four frames, each frame representing one screen of a cathode ray tube, and the size of one frame representing one screen of a cathode ray tube.
The part indicated by the symbol A of 1Al is defined as the absolute origin, the direction of access to the left or downward from the absolute origin is defined as the positive direction, the lateral direction of the memory is defined as the horizontal direction, and the vertical direction is defined as the vertical direction. Also,
The right shoulder of the display screen of the cathode ray tube, indicated by symbol B, is defined as the origin of the cathode ray tube. As shown in FIG. 4, the water device includes a V counter 10 and an H
Depending on whether the output signal of counter ti is used for vertical or horizontal access of the memory,
The display state is defined as follows. (a) Display state A (state shown in Fig. 4 (a)) V counter 1
The output signal of 0 is used for horizontal access of the memory, and the H
Using the output signal of the counter it for vertical access,
The access position in the horizontal direction advances in the negative (right) direction of the memory as time passes, and the access position in the non-orthogonal direction advances in the negative (1-) direction of the memory. (b) Display state B (state of Fig. 4 (b)) V counter l
The output signal of O is stored as f! Used for direct access,
The output signal of the H counter 11 is used for access in the horizontal Y direction, and as time passes, the access position in the vertical direction changes to the negative (upward) direction of the memory, and the access position in the horizontal Y direction changes to the memory TF ( left) that moves in the direction. (c) Display state C (state S in Fig. 4 (c)) V counter l
The output signal of O is used for horizontal access of the memory, and the output signal of H
The output signal of the counter 11 is used for access in six orthogonal directions,
The access position in the horizontal direction advances in the positive (left) direction of the memory as time passes, and the access position in the forward direction advances in the negative (down) direction of the memory. (d) Display form flD (Fig. 4) State (d)) The output signal of the V counter lO is used for memory @direction access, and the H
The output signal of the counter 11 is used for access in the water 'l' Jf direction, and the access position l in the vertical direction advances in the positive (downward) direction of the memory as time passes, and the access position in the tree 'lL direction changes to the memory. One that moves in the negative (right) direction.
11 signal is displayed F! When iA represents display state B, a down count is performed, and when it represents display states C and D, y'/count is performed. The H counter 11 counts up when the display state signal supplied from the processing device 1 represents display states B and C, and counts down when the display state signal represents display states A and D. ing. The coordinate rotation processing 1i1112 is executed by the V counter 10. In addition to the readout signal represented by the i1 orthogonal coordinate supplied from the H counter 11, a display state signal 9 rotation amount signal, an origin signal representing the cathode ray tube origin in absolute coordinates, and a ■ signal. v4 signal, H signal, H4 signal, CHG@AD (V) signal, CHG-AD (H)! No., CHG @NO signal sound is generated. - The map read signal generating section 13 generates a V4L signal and an H4 signal to be supplied to the character generator read signal generating section 14 in addition to a signal for reading out the contents stored in the map section 4. As shown in the ER5 diagram, the coordinate rotation processing fll12 includes a component origin register 12b, a vertical component origin register 12C, a selector 12d, a selector l2'e, and a rotation signal calculation N.
It consists of 812f, 12g, and adders 12h to 12k. The component origin register 12b is configured to generate a signal 5) representing a lateral component of the cathode ray tube origin coordinate with respect to the absolute origin in response to an origin signal supplied from the processing device w1. Further, the vertical component origin register 12c generates a signal representing the vertical component. The selector 12d is the location J11! When the display state signal from the device 1 indicates display states A and C, the signal supplied from the component origin register 12b is output, and the display state B,
When representing D, the signal V) supplied from the wl component origin register 12c is output. The selector 12e selects Process! When the display status signal from all indicates the display status pJ3A, C, the signal supplied from the vertical component origin register 12c is output, and the display status 7gB is output.
, o, the 0 rotation signal calculation units 12f and 12g output the signal supplied from the component origin register 12b, in response to the signal representing the rotation amount supplied from the processing device l. V counter 10. It is designed to give rotation to the signal supplied from the H counter 11. Performing an affine transformation. The addition 'ki-12i is a 5-bit ■ signal representing the position on one coordinate of the map section 4, and the vertical direction dust IIM! of the character generator. 2 bits representing the position on III f)
The CHG-AD (V) signal and the 2-bit CHG-N08 signal to be supplied to the graphic assembly section 16 are generated. The adder 12 receives a 5-bit H signal representing the position on the other coordinate axis of the map 4, and a 2-bit CHG-AD signal representing the position on the horizontal coordinate axis of the character generator.
(H) M number, 2 bits M- representing master timing
It is designed to generate a T signal. Of these, the lower 1 bit of the ■ signal and the lower l bit of the H signal are used as the H4 signal and v4 signal necessary for the operation of the character generator read signal generation section 14. :FI6 As shown in the figure, the latch 13a, complementary 1F data generator 13b, addition'
J413c, selector 13d-13i, EOR circuit 1
It is composed of 3j. Supplementary data generation WL3b indicates the direction of the rotational force supplied from the processing device 1 (upper left and right t)
The signals shown in Table 1 are generated in response to the display state signal - representing the display state. :jS1 Table In Table 1, "left" means to display a figure by rotating it to the left, and "to the right" means to display a figure by rotating it to the right. Selectors 13d to 13g output a signal on the input terminal a side when the display status signal represents display status $A or C, and output a signal on the input terminal A side when the display status signal 1 represents display status B or D. It is designed to output a signal. Selector 1
3h, the selector 131 selects the input terminal f'a1.3h depending on the time supplied from the EOR circuit 13j. The signal on the az side or the input terminals bl and bz side is output. As shown in FIG. 4b, latch 4c, and 4d, and this map is composed of 16X of the cathode ray tube as shown in Fig.
l (The part corresponding to i pixel is one unit, and these 32 x 32 units are collected to form map 4a or map 4b. Also, when l medium map is specified, the part corresponding to this map The information in the map is read out no matter which pixel in the 16x16 is scanned. That is, when access is being made as shown by the solid line in Figure 8. Pixel l Data F is read out from the portion corresponding to the pixel 11 to the portion corresponding to the pixel 11. The character generator read signal generating section 14 includes selectors 14a to 14f and a switch circuit 14 as shown in FIG.
g, 14j, latch 14h, shift register 14i
, 14, EOR circuit 14 m. 14n. Selectors 14a to 14f
Input terminal a or input terminal A is selected depending on the signal supplied to input terminal C. The switch circuits 14g and 14j have output terminals g- for outputting the signals supplied to the input terminals a-d and the signals according to the left and right signals or display state signals supplied to the input terminals e and f.
The combination with j is reverse twisted to either mode l or mode 2 in Table 2. Mode l
Whether "N" or "r mode 2" is selected is determined by the criteria in Table 3. shift register 1
4i is a 1-bit four-stage shift register, and the shift register 14 is a 2-bit four-stage shift register. Table 2 Table 3 1-1 - The character generator section 15 is composed of character generators 15a to 15d, as shown in No. 10, and each character generator is connected to the V
The graphic patterns of type 2g such as the shape and the H shape are selected according to the display status %l supplied from the processing device l, and also according to the signal supplied from the character generator readout signal generation section 14. , graphic data is read out from the selected graphic pattern. Figure 11 shows the character generator patterns.
It shows a V-shaped pattern, with horizontal numbers 00 outside the frame.
~11 is the CIIG-AD (
H) is the address specified by the signal, and the vertical number is the C HG -AD (V) output from the adder 12i.
It is 7 dos 1/s specified by the signal. Inside one frame is a-
The data of these parts a to d corresponds to the character cinerators 15a to 15d, respectively, and the data of these parts is 1 pixel in the horizontal force direction of the cathode ray tube x 4 pixels in the vertical direction. remembered. That is, a frame designated by one address in each direction stores data for 4×4 pixels. and,
One storage unit of the character generator is 4×4 addresses, that is, 16×16 pixels. As shown in FIG. 12, the figure assembly section 16 includes shift registers 16a to 16d, a selector lee,
It has been aE& from 6f. Each shift register outputs the MSB (most significant bit) first when the display state signal supplied from the processing device I is in the magnitude state A or B, and when the display state signal is in the display state C or D, the LSB (f & lower bits) are brought out first. Selector 16e
selects and sends out input signals as shown in Table 4 in accordance with the signals supplied from the shift register 16f. The shift register 16f in Table 4 is a 2-bit, 8-stage shift register. The operation of the device configured in this manner is as follows. First, a display operation when a figure is not rotated will be explained. At this time, as shown in FIG. 5, the display S signal is supplied from the processing device 1 to the V counter 10 and the H counter 11, and the origin signal is supplied to the component origin register 12b and the vertical component origin register 12c. . At this time, the screen is scanned as shown in Figure 22, and this state corresponds to display state C, and the horizontal position of the screen in Figure 22 is determined by the output signal of the V counter lO. The vertical position is determined by the output signal of the H counter ti. The output signal of the H counter 11 is supplied to the adder 12 and the rotation signal rA calculation section 12g, but in this case, since no rotation is given to the figure, the rotation signal calculation section 12f and the rotation signal calculation section 12g are No output signal is generated. The display status signal output from the processing device at is the display status f.
When fJ (represents
And the signal generated from the vertical component origin register 12c is selected and output. As a result, the signal output from the adder 12h is the sum of the output signal of the V counter IO and the output signal of the component origin register 12b. Since the one-rotation signal calculation unit 12g does not generate an output signal, the adder 12i outputs the output signal of the adder 121N as it is. Similarly, adder 12j
outputs the output signal of the vertical component origin register 12c, and the adder 12 receives the output signal of the adder 12j, that is, the vertical component origin register 12. A signal obtained by adding the output signal t) of c) and the data of counter 11 is output. Addition g l 2 i and adder 12. As shown in FIG. 6, the output signal of
Supplied in 3g. The correction data generator 13b normally does not need to generate an output signal when there is no need to rotate the figure, but since no special measures are taken for this purpose, correction data is generated. Then, since this data is added by the adder 13c, corrected data is output from the adder 13c. However, since this data is unnecessary when the figure is not rotated, it is ignored and not used by the generator read signal generating section 14, which will be described later. As described above, the selectors 13d to 13g output the signal on the long terminal a side in the display state C, so they output the output signal of the selector 13d, selector 13ej, power O calculator 13c, and selector 1'3f. , selector 13g outputs an output signal to adder 12. As mentioned above, the selector 13h and the selector 13i are
Input terminal a according to the signal supplied from OR circuit 13j
1. The signal supplied to a2, bl, and b2 is output. The V4L signal supplied to one side of the EOR circuit 13j is raster AO" at the 22nd v4.
During the period shown in FIG. 13(a) which displays one line of An, the H4@ signal that does not change but is supplied to the other one is shown in FIG.
n'fi4, it changes alternately to 2 during the period of the V4L signal, as shown in 1311(b). Therefore, the output signals of the selectors 13h and 13i are switched between the input terminals -f-al and a2 and the bl and b2 sides. The output signals of the selectors 13h and 13i are supplied to maps f1 & 4 as shown in FIG.
a, the memory contents are read from the map 4b, and the read memory contents are stored in the latch 4c and the Dutch 4 (1), and are supplied to the selectors 14a and 14b shown in FIG. t) and the V4L signal are supplied from the EOR circuit vlN14m, the input terminals a and b are switched in synchronization with the selectors 13h and 13i. The signals read from the selectors 14a and 14b are supplied to selectors 14c to 14f, respectively.
They are selected and output according to the signals supplied to terminals C of these selectors. At this time, the signals supplied to the terminals of the selectors 14c to 14f are data that has not been corrected by the correction data generator 13b of the map read signal generator 13, and the data supplied to the terminal a is the corrected data. It is. However, when the displayed figure is not rotated, the corrected data is not necessary. Therefore, the signal sent from the switch circuit 14g selects the terminals of the selectors 14C to 14f, and the signal supplied to the terminal a is ignored. A signal representing the number of the character generator supplied from the adder 12i is stored in the shift register 1'4k, and the stored signal is supplied to the switch circuit 14j. When the switch circuit 14j does not rotate the displayed figure, it is in the mode 1 of Table 2 mentioned above. Signals are sent out from opposing output terminals. The signal generated by the character generator read signal generating section 14 is supplied to the character generator 15a to character generator 15d, as shown in the gSIO diagram. As described above, each character generator selects <turn of V-shaped or H-shaped, which will be described later, in accordance with the display status signal supplied from the processing device 1. Since the processing device i is sending out a signal in the display state C when the display state C is not displayed, the v shadow pattern is selected. As mentioned above, the middle part of the pattern of v +t* read out by the map unit 4 is as shown in FIG. 11, and in this example, it represents the part where the figure representing the letter F is stored. ing. In Figure 11, the address written horizontally outside the frame is the adder 1 in Figure 4.
The address specified by the CIIG-AD(V) signal output from 2i and written in the vertical direction is C0G-AD(H) output from adder 12k in FIG. The problem is debilitating. Therefore, adder 12i, adder 1
11th by the V signal and H signal supplied from 2k.
Sixteen types of blocks indicated as I-XVI in the figure can be specified. This I-XVI block has four more details! /1 block, and its fine blocks t± correspond to each character generator. That is, a,
Portions t marked b, C+d correspond to character generator t5a, character generator 15b, character generator 15c, and character generator 15d, respectively. 4-bit data is stored in the vertical direction of each character generator 11 in the diagram, and the hatched area in the diagram stores the data for the eyes, and the other parts store rOJ data.
Ru. Therefore, the CHG-DAD (V) signal and the C
When the data of the MG-AD(H) signals are both 00,
Four small l and % blocks labeled I on the right side of FIG. 1 are selected, and the character generator 15a to
ooou, character generator 15b to 1000
0J, from character generator 15c [)OIIJ
, data of rollJ is read from the character generator 15C1. Data read from these character generators is supplied to and stored in shift registers 16a to 16d. When displaying the first raster, selector 16e is selected from shift register 16e in FIG.
A signal for selecting the shift register 16a is supplied to the shift register 16a. As a result, only the data in the shift register 16a, that is, the data read from the key/lag generator 15a, is selected, and the remaining shift registers 16b to 16b are selected.
16d data is discarded. At this time, the shift registers 16a and 16f are synchronized with the timing L±. Next, CIIG@AD(H)! When the data of the number becomes ot, the block (2) in FIG. 11 is selected, and the data read from the character generator 151 is also selected from therein. Similarly, CIIG-
AD (H) signal data value <lOl

【1に変化すると
、第11図のブロック■。 ■がν択されて、その部分のキャラクタジェネレータ1
5aから読出されたデータだけが選択される。 そして、第11図の太線部分のデータが読出された後は
その下方に点線で示した部分のデータが同様にして読出
され、このような動作が次々と行なわれることによって
、最初のラスタすなわち第22図のラスタAOが形成さ
れる。そして、ラスタAOが形成された後は同様にして
、順次隣のラスタが形成され、第22図に示す最後のラ
スタAnが形成されることによって、1枚の表示画面が
形成される。 すなわち、処理′Jc置tによってV形のパターンが指
定され、キャラクタジェネレータ読出信号発生i14に
よって第11図に示すようなI−XVIの16個のブロ
ックの塊が選択され、CHG −AD (H)信号とC
HG @AD (V) 信号ニヨッテI−XVIのブロ
ックの内、1つのブロックが選択され、このことによっ
てキャラクタジェネレータ15a〜キヤラクタジエネレ
ータ15dよりそれぞれ4ビi1・のデータが読出され
る。 CIIG−AD(V)信号はラスタ(7)1往復に毎に
変化するが、CHG−AD(H)信号は走査の進行にと
もなって変化するので2例えば第11図ニオイテ、CH
G−AD(V)信号が00のとき・CIIG @AD 
(H)信号がoo、ot、to、ilと変化することに
よって、右端のブロック■。 II 、 nN 、 ffからデータが順次読出される
。 −1トラクタジェネレータ15a〜キャラクタジェネレ
ータ15dより読出されたデータは第12図に小ずシフ
トレジスタlea〜シフトレジスタ16dに供給されて
記憶される。そして、シフトレジスタ16fから供給さ
れる信号に対応して、セレクタ16eは端子a−dに供
給されている信−)を選択し、ブラウン管7に送出して
表示する。 このようにして順次、走査を行なっていけばキャラクタ
ジェネレータ部15から読出された図形を表わす信号が
画面に表示される。 このとき、原点′データを変化させれば、水平または前
直方向に表示画面を移動できる。 次に図形に回転を与える場合の動作について説明する。 第5に示す座標回転処理部12は図形に回転を与えない
として説明したときの動作に加えて、加算器12iおよ
び加算器12 jの端子aに供給されている信号に対し
て、回転信号演算fs12fおよび回転信号演算部12
gから供給される出力信号を加算する演算を行なう、こ
のため、座標回転処理部12から出力される直交座標を
表わす信号は回転信号演算部12fおよび回転信号演′
ai91112gから供給される出力信号に対応した角
゛ 度だけ座標系が回転して第2図に点線で示すように
なる。このように、座標系の回転が行なわれたことによ
って、VカウンタlOおよびHカウタllの出力信号が
図形に回転を与えないときと同一のイ1であっても、メ
モリは異なった位置がアクセスされることになる。 今、 :tSlA図の四角形で示すメモリ空間において
、#方向の位置がVアドレス(VカウンタlOによって
指定される座標をVアドレスと定義する)で固定され、
縦方向の位置がHアドレス(Hカウンタ11によって指
定される座標をHアドレスと定義する)で指定される直
交座標で表わされる庫−系にト1転が与えられていない
とき、Vカウンタ10の値を固定し、Hカウンタ11の
値を変化させると、記号A・の突環で示す方向にアクセ
スが行なわれる。しかし、座標系に回転が与えられてい
るときは、記号Bの点線で示す方向にアクセスが行なお
れる。すなわち、座標系に回転を与えたときにはメ、そ
り空間が斜めにアクセスされたことになる。 マツプ読出信号発生q13から供給された信号によって
データが読出されるマツプ部4はブラウン管7のビクセ
ルが縦横16個で囲まれる区域毎に独シした表示内容が
記憶さ1れている。このマツプ部4は例えば、第8図に
示すようなデータすなわち、中央の2@線で囲まれた部
分がアクセスされた時は文字Fを表わすデータが読出さ
れ、その右隣の部分がアクセスされた時は文字Bを表す
すデータが読出され、左隣がアクセスされた時は文字C
t−表わすデータが読出され、座標回転処理部12によ
って座標系に右方向の回転が与えられていると、マツプ
部4は第8図の実線のようにアクセスされる。このため
、14目からll#目までのビクセルはFという文字を
表示するためのデータが読出されるが、12番目から1
6番目までのビクセルはCという文字を表示するための
データが読出される。一方、表示タイミング信号は16
ビクセル毎に発生するようになっているので、第8図の
横方向の2fi線をよぎる度に発生する。 この結果、座標系に右回転を与え第8図の実線の矢印の
方向にマツプをアクセスしたときは1表示タイミング信
号の1g1期中に文字Fと文字Cを表示するための2N
類のデータが必要になる。このように、座標系に右回転
を与えたときは1表示タイミング信号期間中に現在アク
セスしている部分の記憶内容の外に、その左隣の部分の
記憶内容も読出す必要がある。また座標系に左回転を与
えて、第8Ui4の一点鎖線で示す矢印の方向にアクセ
スするときには、アクセス中の部分の記憶内容の外に、
と右隣の部分の記憶内容も読出す必要がある。そこで、
アクセス中の部分の記憶内容を[ナラ1.その左隣の部
分の記憶内容を「ネックスト1、右隣の部分の記憶内容
をrバック1と定義する。 第6図の補1Fデータ発生器13bはこのような目的の
ために設けており、ラッチ13aから供給されるマツプ
のデータを読出すための5ビツトの信号に対して、第1
表で示すような補正を行なっている0例えば1表示状態
Cにおいて、図形を左回転させるとき、すなわち座標系
を右回転させるとさ、ラッチ13aから供給される信号
に対して1を加算するようになっており1図形を左回転
するときはlを減算するようになている0表示状態Cの
とき、Vカウンタ11から供給されラッチ13aで記憶
されている信号はマツプの横方向の位置を承している。 このため、ラッチ13aから供給される5ビy)の信号
は第8rJ4の横方向の位置すなわら文字C,F、Hの
識別を行なう、ラッチ13aから供給される5ビツトの
信号が文字Fをアクセスしていた場合は、それに1を加
算することは左方向の位置を指定することになるから、
文字Cをアクセスすることを表わす、また、lを減算す
ることは文字Bをアクセスすることを表わす、この結果
、加算1! l 3 cの入力端の端子aの信号は現在
アクセス中の部分の記憶内容、すなわちrナラ1の信号
であるが、出力側の端子Cの信号は処理装置lから供給
される信号に応じてじて補正データ発生器13b・の信
号が加算され、rネックスト】または「バックAの信号
を表わすことKなる。 前述したように、加算器12iから出力されるV信壮は
アクセスの行なわれている時点のマツプの横方向位置を
指定する信号であり補正データ発生器13bによる補正
は、ラッチ13aから加算器゛13 cに供給される信
号に対して行なわれる。 このため1図形に回転を与えるときは、例えば第8図で
実線に示すようなアクセスを行なっていると、アクセス
の途中でV信′号の内容、すなわち加算器12iの出力
信号が変化する。このため、表示タイミング信号の繰返
し期間中は加算器12iの出力信号が変化しても、加算
器13cに供給されるV信号の内容が変化しないように
、ラッチ13aを設けてデータを固定している。 第9図のセレクタ14a、セレクタ14bは第6図のラ
ッチ13a、補正データ発生器13bに回期して!lI
s 換えられているので、セレクタ14aは−゛ネツク
ストまたはrバック1の信号を出力しており、セレクタ
14bはrナラ1の信号を出力している。一方1表示状
7sCにおいて、第8図における各記憶内容の横方向の
選択はV信号で行なわれ、縦方向の記憶内容の選択はH
信号で行なわれるので、第8図の実線の矢印で示すよう
なアクセスが行なわれていると、H4信号は1番目のビ
クセルから16番目のビクセルをまでをアクセスすると
きデータの内容が変化しないが、v4信号は12番11
のビクセルをアクセスするときからデータの内容が変化
する。このためEOR回路14nの出力信号はこの時点
を境に変化するので。 この変化によって表示する画面を1ネツクスト1に!/
1換える必要のあることが判断される。 FOR回路14nで判断された情報はシフトレジスタ1
4iに記憶され、ラッチ14hで記憶される。そして、
処理?tillから供給される左右信号および表示状態
信号によってスイッチ回路14gから第2表のようにモ
ード1またはモード2のように制御された出力信号が送
出され、セレクタ14c〜14fのどのセレクタが「ナ
ラ1%のデータを選択し、どのセレクタが「ネックスト
」のデータを選択するかが、決められる。 キャラクタジェネレータ読出信号発生部14から供給さ
れた信号によってキャラクタジェネレータ115から読
出されたデータは図形組立部16で図形に組立てられ、
ブラウン管7に供給されて表示される。 この結里、座標系に回転を与えないとき、第15図(a
)に示すように、三角形の図形が画面に表示されている
とき、 wS8図の実線の矢印で示すようにメモリをア
クセスすると1表示図形は第15図(b)に示すように
左方向に回転した図形として表示される。また、第8図
の一点鎖線で示すようにメモリをアクセスすると、表示
図形は第15図(e)に示すように右方向に回転した図
形として表示される。 :TS20図はキャラクタジェネレータに文字Fが記憶
されているとき、このキャラクタジェネレータが回転を
4j−えられた太線で示す直交座標でアクセスされたと
きの表示状態を説明するための図である。同図において
、文字Fのデータは第11図と同様に記憶されているの
で、CHG@NOの00はキャラクタジェネレータ15
aに、01はキャラクタジェネレータ15bに、lGは
キャラクタジェネレータ15cに、11はキャラクタジ
ェネレータ15dに対応している。 キャラクタジェネレータから読出すデータは4個のキャ
ラクタジェネレータから同時に読出されて、シフトレジ
スタtSa〜16dに記憶されている。kk初はl#目
のピクセルから16番目のピクヒルまでをアクセスし、
シフトレジスタ16fかもC1蔓G−NoのOlのデー
タがセレクタ16eK供給され、キャラクタジェネレー
タ15Cのデータを記憶しているシフトレジス16Cが
選択される。そしてこのシフトレジスタ16cにマスク
タイミング信号が供給され、1番目のピクセルに対応す
るデータと2#目のピクセルに対応するデータが続けて
読出される。このとき、他のシフトレジスタにもマスク
タイミング信号が供給されているので、記号B、C,口
、ハで表わされるピクセルに刈応するデータも読出され
るが、これらのデータは今のタイミングではセレクタ1
6eで選択されていないので、出力されない、なお、こ
のタイミングでシフトレジスタleeから読出されたデ
ータは文字Fではなく空白の部分であるからlr O、
l である。 次に3番[1のピクセルに対応するために必要なデータ
がキャラクタジェネレータ15dのデータを記憶してい
るシフトレジスタ16dから読出すためにシフトレジス
タ16fからデータrl IJがセレクタ16eに供給
される。そして、このシフトレジスタ16dからマスク
タイミングの3ビツト目に3,9目のピクセルに必要な
データが読出される。このデータは文字Fを表示するた
めのものであるから、「11である。同様にして4番目
のピクセルに対応するデータr11が読出されるが、こ
のデータはCHG−ADtV)のデータが変化している
ので、読出されたデータはそのCHG−AD(V)信号
に対応したキャラクタジェネレータのものである。以下
同様にして次々とアクセスが行なわれていく。 最初のアクセスが終了すると、記号A−Pの列あアクセ
スが行なわれ、順次イ〜りの列、a −pの列とアクセ
スが行なわれていく、この結果、第21図の斜線部で示
すように、文字Fが回転した図形が表示される。この装
置ではCHG−AD(V)とCIIG −AD (H)
とで指定されるキャラクタジェネレータは同時に読出し
、そのうちから必要なデータを使用するようにしたので
、メモリの読出し速度はこのメモリを1個で構成したと
きの4分の1ですみ、装置を簡単で経済性良く構成する
ことができる。また第20図の例ではキャラクタジェネ
レータ15c、15d、15a、15bのに順序に選択
が行なわれるようにシフトレジスフ16fから信号が供
給されたが、この信号はアクセスの開始されるキャラク
タジェネレータの位置に対応して変化し、アクセス順序
に応じてデータの並べ換えが行なわれる。 メモリのアクセスは表示図形に回転を与える必要がない
とき、第8図の点線に示す方向に行なわれるが、回転を
!トえる必要があるときは、処理装置1から供給される
回転量信号によってこのアクセス方向が任意に制御され
る。この制御は第16図に示すように、現在走査中のビ
クセルの次に走査するビクセルは走査中のピクセルに隣
接するピクセルとなるようにしている。このため、ピク
セルPIの次に走査されるビクセルはPi−P3のいず
れかであり、アクセス方向は最大45度に限定されるよ
うになっている。 この結果、プラス、マイナス45度だけ異なる方向のア
クセスを行なうと、回転を与えないとき第17図の実線
のように表示される図形は、第17図の一メi鎖線の位
置から点線の位置までの範囲で回転することになる。 しかし、このままでは表示図形に45度以ヒの回転をり
−えることはできないが、メモリの横方向のアクセスを
Hカウンタ11に基づいて加算m12kから発生する信
号(この信号をHアクセス信号と′li、′義する)に
よって行ない、メモリの縦方向のアクセスをVカウンタ
lOに基づいて加算器121から発生する信号(この信
号をVアクセス信t)と定義する)によって行なうと、
第17に示すように表示されていた図形は、第18図(
b)に示すように表示される。この結果、第18図(b
)の一点鎖線で表示される図形は、第17図の実線で示
す図形を135度右方向に回転させたことになる。 −
力、第17図において、■アクセス信号および、II7
クセス信号の変化方向をそれぞれ逆方向にすると、表示
される図形は第18図(a)に示すようになる。第18
図(a)において、一点鎖線で示される図形は第17図
の実線で示す図形を225度右方向に回転させたことに
なる。 第18図(a)において、■アクセス信号およびHアク
セス信号を入れ換えると、表示される図形は第18図(
d)に示すようになる。第18図(d)において、一点
鎖線で示される図形は第17図の実線で示す図形を31
5度右方向に回転させたことになる。そして、第18図
(d)においてVアクセス信号とHアクセス信号を入れ
換えたうえで、■アクセス信号のデータ変化方向を逆に
すると、表示される図形は第18図(C)に示すように
なる。第18図(C)は第17図で示される図形を36
0度右方向に回転させたことになる。 すなわち、■アクセス信号およびHアクセス信号のとり
かたおよび、そのデータの変隼方向を選択するこ、とに
よって、図形を任意の角度に回転して表示させることが
できる。 第18図の表示状態はm3図の表示状態に対応しており
、前述した表示状態A、B、C,Dに、おける図形の表
示状態は第18図における(、a)。 (b)、(c)、、(d)のようになる、ここで。 第18図(a) 、 (c)と、第18図(b) 、 
Cd)とはVアクセス信号とHアクセス信号とが入れ換
わっている。このようなアクセス信号の入れ換えを行な
うために、第6図のセレクタ13d〜セレクタ13gを
設けている。前述の図形に回転をlj、える説明は表示
状態Cにおける状態を基準に説明しているので、使用し
たキャラクタジェネレータのパターンは第11図に示す
ように、横方向の位置がCHG−AD (V)信号で表
わされ、縦方向の位置がCHG・AD (1()信号で
表わされるV形のパターンを使用していた0表示状iA
においてt)、往信号の変化方向が変るだけで、信号の
組み合わせそのものは変わらないので、Jl1図に示す
V形のパターンが使用できる。しかし。 表示状態B、Dでは横方向がHアクセス信号であって、
縦カー1がVアクセス信号であるから、第11図に示す
ものと同一の図形を画面に表示しようと劃ると、第19
図に示すようなV形のパターンを90度回転させたH形
のパターンを使用する必°〃がある。このため、キャラ
クタジェネレータ15 a −’ 1 !i dはV形
のパターンとH形の控類のパターンを右17、処理装置
1ぶら供給される表示状思上号回転信号によってそのパ
ターンを選択している。 なお、処理装置1は表示状態信号、原点信号、回転量信
号、左右方向信号発生しているが、この信号は操作者の
手動によって制御しても良いし。 ソフウエアの制御によって発生しても良い、また回転角
は最大が45度としているがそれ以下でもよく、またマ
ツプおよびキャラクタジェネレータで構成したメモリは
RAMでもよいので、グラフィックディスプレイであっ
ても、極めて高速に図形の回転表示が行なえる。また、
表示図形に連続的な回転を与えるには処8!装fitか
ら発生する回転量信号をIJ!続的に変化させればよい
。 1発明の効果] 以1−説明したようにこの発明は、表示状態に応して読
出信シ)の座標軸を入換たものであるから、処理室ri
1の小さな処理装置を用いても表示図形の回転角度が任
意に制御でき、経済性が良くなるという効末を右する。
[When it changes to 1, the block ■ in Figure 11. ■ is selected, and the character generator 1 for that part is selected.
Only data read from 5a is selected. After the data in the bold line part in FIG. The raster AO shown in FIG. 22 is formed. After the raster AO is formed, adjacent rasters are sequentially formed in the same manner, and the last raster An shown in FIG. 22 is formed, thereby forming one display screen. That is, a V-shaped pattern is specified by the process 'Jc and t, and a cluster of 16 blocks of I-XVI as shown in FIG. 11 is selected by the character generator read signal generation i14, and CHG -AD (H) Signal and C
HG@AD (V) One block is selected from among the blocks of the signal I-XVI, and as a result, data of 4 bits i1 is read from each of the character generators 15a to 15d. The CIIG-AD (V) signal changes every raster (7) one round trip, but the CHG-AD (H) signal changes as the scanning progresses.
When the G-AD (V) signal is 00 ・CIIG @AD
(H) The rightmost block ■ changes as the signal changes to oo, ot, to, and il. Data is sequentially read from II, nN, and ff. The data read from the -1 tractor generator 15a to character generator 15d is supplied to and stored in the small shift register lea to shift register 16d as shown in FIG. Then, in response to the signal supplied from the shift register 16f, the selector 16e selects the signal (-) supplied to the terminals ad, and sends it to the cathode ray tube 7 for display. By sequentially performing scanning in this manner, a signal representing a figure read out from the character generator section 15 is displayed on the screen. At this time, by changing the origin' data, the display screen can be moved horizontally or vertically. Next, the operation when rotating a figure will be explained. In addition to the operation described as not applying rotation to the figure, the fifth coordinate rotation processing unit 12 performs rotation signal calculation on the signals supplied to the terminals a of the adders 12i and 12j. fs12f and rotation signal calculation unit 12
Therefore, the signal representing the orthogonal coordinates output from the coordinate rotation processing section 12 is input to the rotation signal operation section 12f and the rotation signal operation section 12f.
The coordinate system is rotated by an angle corresponding to the output signal supplied from the ai91112g, as shown by the dotted line in FIG. In this way, because the coordinate system has been rotated, even if the output signals of the V counter 1O and H counter 11 are the same as when no rotation is applied to the figure, the memory may be accessed at a different location. will be done. Now, in the memory space shown by the rectangle in the :tSlA diagram, the position in the # direction is fixed at the V address (the coordinate specified by the V counter lO is defined as the V address),
When the vertical position is expressed by the orthogonal coordinates specified by the H address (the coordinate specified by the H counter 11 is defined as the H address), no roll is given to the storage system, the V counter 10 is When the value is fixed and the value of the H counter 11 is changed, access is performed in the direction indicated by the protruding ring of symbol A. However, when rotation is given to the coordinate system, access is performed in the direction indicated by the dotted line of symbol B. In other words, when the coordinate system is rotated, the sled space is accessed diagonally. The map section 4, from which data is read by a signal supplied from the map read signal generator q13, stores unique display contents for each area surrounded by 16 pixels in the vertical and horizontal directions of the cathode ray tube 7. For example, this map part 4 has data as shown in FIG. 8, that is, when the part surrounded by the 2@ line in the center is accessed, data representing the letter F is read out, and the part to the right of it is accessed. When the data representing the character B is accessed, the data representing the character B is read, and when the left neighbor is accessed, the data representing the character C is read.
When the data representing t- is read out and the coordinate rotation processing unit 12 rotates the coordinate system in the right direction, the map unit 4 is accessed as shown by the solid line in FIG. Therefore, the data for displaying the character F is read for the 14th to ll# pixels, but the 12th to 1st
Data for displaying the character C is read from the sixth to sixth pixels. On the other hand, the display timing signal is 16
Since it is generated for each pixel, it occurs every time the horizontal 2fi line in FIG. 8 is crossed. As a result, when the coordinate system is rotated clockwise and the map is accessed in the direction of the solid line arrow in Figure 8, the 1g display timing signal is 2N to display the letters F and C during the 1g1 period.
kind of data is required. In this way, when the coordinate system is rotated to the right, it is necessary to read not only the stored content of the currently accessed part during one display timing signal period, but also the stored content of the adjacent part to the left. Furthermore, when the coordinate system is rotated to the left and accessed in the direction of the arrow shown by the dashed line in the 8th Ui4, in addition to the memory contents of the part being accessed,
It is also necessary to read out the memory contents of the part to the right. Therefore,
The memory contents of the part being accessed are [Nara 1. The memory content of the part to the left is defined as "next 1," and the memory content of the part to the right is defined as "rback 1." The supplementary 1F data generator 13b in FIG. 6 is provided for this purpose. The first
For example, in 1 display state C, when the figure is rotated to the left, that is, when the coordinate system is rotated to the right, 1 is added to the signal supplied from the latch 13a. When a figure is rotated to the left, l is subtracted.In the 0 display state C, the signal supplied from the V counter 11 and stored in the latch 13a indicates the horizontal position of the map. I agree. Therefore, the 5-bit signal supplied from the latch 13a identifies the horizontal position of the 8th rJ4, that is, the characters C, F, and H, and the 5-bit signal supplied from the latch 13a identifies the character F. If you were accessing , adding 1 to it would specify the position to the left, so
represents accessing the character C, and subtracting l represents accessing the character B, resulting in addition 1! The signal at terminal a at the input end of l3c is the memory content of the part currently being accessed, that is, the signal at rnara1, but the signal at terminal C at the output side depends on the signal supplied from processing device l. Then, the signal from the correction data generator 13b is added to represent the signal from the r next] or the back A. As mentioned above, the V signal output from the adder 12i is added to the signal from the correction data generator 13b. This is a signal that specifies the horizontal position of the map at a certain point in time, and correction by the correction data generator 13b is performed on the signal supplied from the latch 13a to the adder 13c.Therefore, rotation is applied to one figure. For example, when an access is performed as shown by the solid line in FIG. 8, the contents of the V signal', that is, the output signal of the adder 12i, change during the access. During this period, a latch 13a is provided to fix the data so that the contents of the V signal supplied to the adder 13c do not change even if the output signal of the adder 12i changes.Selector 14a in FIG. , the selector 14b is rotated to the latch 13a and the correction data generator 13b in FIG.
s has been changed, the selector 14a is outputting a -next or r-back 1 signal, and the selector 14b is outputting an r-nara 1 signal. On the other hand, in the 1-display state 7sC, the horizontal selection of each storage content in FIG. 8 is performed by the V signal, and the selection of the vertical storage content is performed by the H signal.
Since this is done using a signal, if the access shown by the solid line arrow in Figure 8 is performed, the H4 signal does not change the data content when accessing from the 1st pixel to the 16th pixel. , v4 signal is 12th 11th
The content of the data changes when accessing the pixel. Therefore, the output signal of the EOR circuit 14n changes after this point. This change changes the displayed screen to 1NEXT1! /
1. It is determined that it is necessary to replace it. The information determined by the FOR circuit 14n is transferred to the shift register 1.
4i and stored in latch 14h. and,
process? An output signal controlled in mode 1 or mode 2 as shown in Table 2 is sent from the switch circuit 14g according to the left and right signals and the display state signal supplied from till, and which selector among the selectors 14c to 14f is selected as "Nara 1". % data and which selector selects the "next" data is determined. The data read out from the character generator 115 by the signal supplied from the character generator read signal generation section 14 is assembled into a figure by the figure assembly section 16.
The signal is supplied to a cathode ray tube 7 and displayed. In this case, when no rotation is given to the coordinate system, Fig. 15 (a
), when a triangular figure is displayed on the screen, when the memory is accessed as shown by the solid arrow in Figure 15(b), the displayed figure is rotated to the left as shown in Figure 15(b). displayed as a shape. Furthermore, when the memory is accessed as shown by the dashed line in FIG. 8, the displayed figure is displayed as a figure rotated to the right as shown in FIG. 15(e). : TS20 is a diagram for explaining the display state when the character F is stored in the character generator and the character generator is accessed using the orthogonal coordinates shown by the thick line with rotation 4j-. In the same figure, since the data of the character F is stored in the same way as in FIG. 11, 00 of CHG@NO is stored in the character generator 15.
a, 01 corresponds to the character generator 15b, lG corresponds to the character generator 15c, and 11 corresponds to the character generator 15d. Data read from the character generators is simultaneously read from four character generators and stored in shift registers tSa-16d. For the first time in kk, access from the l#th pixel to the 16th pixel,
The shift register 16f is supplied with the data of O1 of the C1 line G-No to the selector 16eK, and the shift register 16C storing the data of the character generator 15C is selected. A mask timing signal is supplied to this shift register 16c, and data corresponding to the 1st pixel and data corresponding to the 2#th pixel are successively read out. At this time, since the mask timing signal is also supplied to other shift registers, data corresponding to the pixels represented by symbols B, C, 口, and C are also read out, but these data are not available at the current timing. Selector 1
Since it is not selected by 6e, it is not output. Furthermore, the data read from shift register lee at this timing is not the character F but a blank part, so lr O,
It is l. Next, data rl-- IJ is supplied from the shift register 16f to the selector 16e in order to read data necessary for pixel No. 3 [1] from the shift register 16d storing the data of the character generator 15d. Then, data necessary for the third and ninth pixels is read out from the shift register 16d at the third bit of the mask timing. Since this data is for displaying the character F, it is "11." Similarly, data r11 corresponding to the fourth pixel is read out, but this data is changed from CHG-ADtV). Therefore, the read data is from the character generator corresponding to the CHG-AD(V) signal. Accesses are made one after another in the same manner. When the first access is completed, the symbol A- Column P is accessed, and columns A to A and a to P are sequentially accessed. As a result, as shown in the shaded area in Figure 21, a figure in which the letter F is rotated is created. This device displays CHG-AD (V) and CIIG-AD (H).
Since the character generators specified by and are read at the same time and the necessary data is used from there, the memory read speed is one-fourth that of a single memory configuration, which simplifies the device. It can be configured economically. Further, in the example of FIG. 20, a signal is supplied from the shift register 16f so that character generators 15c, 15d, 15a, and 15b are selected in order, but this signal corresponds to the position of the character generator where access is started. The data is rearranged according to the access order. Memory access is performed in the direction shown by the dotted line in Figure 8 when there is no need to rotate the displayed figure, but rotation! When it is necessary to tow, this access direction is arbitrarily controlled by a rotation amount signal supplied from the processing device 1. This control is performed so that, as shown in FIG. 16, the pixel to be scanned next to the pixel currently being scanned is a pixel adjacent to the pixel currently being scanned. Therefore, the pixel to be scanned next to pixel PI is either Pi-P3, and the access direction is limited to a maximum of 45 degrees. As a result, when accesses are made in directions that differ by plus and minus 45 degrees, the figure displayed as the solid line in Figure 17 when no rotation is applied will change from the position of the one chain line in Figure 17 to the position of the dotted line. It will rotate within the range. However, as it is, it is not possible to rotate the displayed figure more than 45 degrees, but the lateral access to the memory is generated by the addition m12k based on the H counter 11 (this signal is referred to as the H access signal). li, 'defined), and the memory is accessed in the vertical direction by a signal generated from the adder 121 based on the V counter lO (this signal is defined as the V access signal t).
The figure that was displayed as shown in Figure 17 has been changed to Figure 18 (
It is displayed as shown in b). As a result, Figure 18 (b
) is the figure shown by the solid line in FIG. 17 rotated 135 degrees to the right. −
In FIG. 17, ■Access signal and II7
When the changing directions of the access signals are reversed, the displayed figure becomes as shown in FIG. 18(a). 18th
In Figure (a), the figure shown by the dashed line is the figure shown by the solid line in Fig. 17 rotated 225 degrees to the right. In Fig. 18(a), if the ■access signal and H access signal are exchanged, the displayed figure changes to Fig. 18(a).
d). In Fig. 18(d), the figure indicated by the dashed line is 31 times the figure indicated by the solid line in Fig. 17.
This means that it has been rotated 5 degrees to the right. Then, in Figure 18(d), if the V access signal and H access signal are swapped and the data change direction of the access signal is reversed, the displayed figure will become as shown in Figure 18(C). . Figure 18 (C) shows the figure shown in Figure 17 at 36
This means that it has been rotated 0 degrees to the right. That is, by selecting the method of receiving the access signal and the H access signal and the direction in which the data changes, the figure can be rotated to any angle and displayed. The display state of FIG. 18 corresponds to the display state of the m3 diagram, and the display state of figures in the above-mentioned display states A, B, C, and D is (, a) in FIG. (b), (c), and (d), where. Figure 18(a), (c), Figure 18(b),
Cd), the V access signal and the H access signal are switched. In order to perform such exchange of access signals, selectors 13d to 13g shown in FIG. 6 are provided. The above explanation of applying rotation lj to the figure is based on the state in display state C, so the pattern of the character generator used is as shown in Fig. 11, with the horizontal position being CHG-AD (V ) signal, and the vertical position is CHG・AD (0 display state iA that used a V-shaped pattern represented by the (1) signal
In t), only the direction of change of the outgoing signal changes, but the combination of signals itself does not change, so the V-shaped pattern shown in Figure J11 can be used. but. In display states B and D, the horizontal direction is an H access signal,
Since the vertical car 1 is a V access signal, if you try to display the same figure as shown in Fig. 11 on the screen, the 19th
It is necessary to use an H-shaped pattern obtained by rotating the V-shaped pattern by 90 degrees as shown in the figure. Therefore, the character generator 15 a −' 1 ! i d selects a V-shaped pattern and an H-shaped pattern on the right 17 according to a display state rotation signal supplied from the processing device 1 . Note that the processing device 1 generates a display state signal, an origin signal, a rotation amount signal, and a left/right direction signal, but these signals may be controlled manually by the operator. The rotation angle may be generated by software control, and although the maximum rotation angle is 45 degrees, it may be less than that.Also, the memory configured for the map and character generator may be RAM, so even if it is a graphic display, it will be extremely fast. You can rotate and display figures. Also,
How to give continuous rotation to the displayed figure 8! IJ! rotation amount signal generated from the equipment fit! It can be changed continuously. 1. Effects of the Invention] As described in 1-1 above, in this invention, the coordinate axes of the readout/transmission screen are interchanged according to the display state, so that the processing chamber ri
Even if one small processing device is used, the rotation angle of the displayed figure can be arbitrarily controlled, resulting in improved economic efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明にがかる一実施例を示すブロー2り図
、第2図は座標の回転を説明するためのグラフ、第3図
はメモリと表示エリヤの関係を説明するための図、第4
図は表示状態を説明するための図、第5図は第1におけ
る座標回転処理部12の、HI網を小ずブロック図、第
6図は第1図におけるマツプ読出信号発生部13の詳細
を示すブロック図、第7図は第1図におけるマツプ部4
の詳細を小すブロック図、第8図はマツプの記憶内容と
アクセス方向を示す図、第9図は第1図におけるキーラ
クタジネレータ読出信号発生部14の詳細を小ナブロッ
ク図、第10図は第1図におけるキャラクタジェネレー
タ部15の詳細を示すブロック1Δ、第11図はキャラ
クタジェネレータに記憶ごれているV形のパターンを示
す図、$12図は第1図における図杉組立部16の詳細
を示すブロック図、第13図はV信号とH信号との関係
を示す図、第14図はメモリのアクセス方向を示す図、
第15図は表示図形に回転を与えたときに表示される状
態を示す図、第16図はピクセルの走査方向を示す図、
第17図は表示状態Cにおいて表示図形の回転範囲を示
す図、第18図は4つの表示状HA、n、c、Dにおい
て同一の図形を回転させたときの表示状態を示す図、第
19図はキャラクタジェネレータに記憶されるH形のパ
ターンを示す図、@20図は図形の回転を説明するため
キャラクタジェネレータをアクセススしている状態を示
す図、ff121図は図形の実際の表示状態を示す図、
第22図はラスタを説明するための図、第23図は従来
装置の構成を示すブロック図、第24図はキャラクタジ
ェネレータの記憶内容を説明するためのブロック図、第
25図は第24図において読出された信号が表示される
状態をポす夕゛イミングチー一トである。 f(理 人 山川政綱(ほか2名) !R2図 ■ 第4図 V           −H 第19図 第22図 第24図 第25図
FIG. 1 is a blow diagram showing an embodiment of the present invention, FIG. 2 is a graph for explaining rotation of coordinates, FIG. 3 is a diagram for explaining the relationship between memory and display area, and FIG. 4
FIG. 5 is a small block diagram of the HI network of the coordinate rotation processing section 12 in FIG. 1, and FIG. 6 shows details of the map readout signal generation section 13 in FIG. 1. The block diagram shown in FIG. 7 is the map section 4 in FIG.
FIG. 8 is a detailed block diagram showing the stored contents of the map and the access direction. FIG. The figure shows block 1Δ showing the details of the character generator section 15 in FIG. 1, FIG. 11 shows the V-shaped pattern stored in the character generator, and FIG. 13 is a diagram showing the relationship between the V signal and the H signal, FIG. 14 is a diagram showing the memory access direction,
FIG. 15 is a diagram showing the state displayed when the display figure is rotated, FIG. 16 is a diagram showing the pixel scanning direction,
FIG. 17 is a diagram showing the rotation range of the display figure in display state C, FIG. 18 is a diagram showing the display state when the same figure is rotated in four display states HA, n, c, and D. The figure shows the H-shaped pattern stored in the character generator, the @20 figure shows the character generator being accessed to explain the rotation of the figure, and the ff121 figure shows the actual display state of the figure. diagram showing,
Fig. 22 is a diagram for explaining raster, Fig. 23 is a block diagram showing the configuration of the conventional device, Fig. 24 is a block diagram for explaining the memory contents of the character generator, and Fig. 25 is the same as Fig. 24. This is a timing team that indicates the state in which the read signal is displayed. f (Researcher Masatsuna Yamakawa (and 2 others) !R2 Figure ■ Figure 4 V -H Figure 19 Figure 22 Figure 24 Figure 25

Claims (2)

【特許請求の範囲】[Claims] (1)図形表示に必要なデータを格納したメモリに、こ
のメモリの座標と異なる座標で表わされる読出信号を供
給してデータを読出し、この読出したデータを表示する
図形表示方法において、2つの独立した座標軸で表わさ
れる信号で読出信号を構成し、表示状態に応じて読出信
号の座標軸の入換えおよび座標軸上における読出信号の
データ変化方向の入換えを行なうことを特徴とする図形
表示方法。
(1) In a graphic display method that reads data by supplying a read signal expressed in coordinates different from the coordinates of this memory to a memory that stores data necessary for graphic display, and then displays the read data, there are two independent A graphic display method comprising: configuring a readout signal with signals represented by coordinate axes, and swapping the coordinate axes of the readout signal and the direction of data change of the readout signal on the coordinate axes depending on the display state.
(2)図形表示に必要なデータを格納したメモリに、こ
のメモリの座標と異なる座標で表わされる読出信号を供
給してデータを読出し、この読出したデータを表示する
図形表示方法において、2つの独立した座標軸で表わさ
れる信号で読出信号を構成し、表示状態に応じて読出信
号の座標軸の入換えおよび読出信号の座標軸上における
読出信号のデータ変化方向の入換えを行ない、図形表示
に必要なデータを座標軸の組み合わせに対応したメモリ
から読出すことを特徴とする図形表示方法。
(2) In a graphic display method that reads data by supplying a read signal expressed in coordinates different from the coordinates of this memory to a memory that stores data necessary for graphic display, and displays the read data, two independent The read signal is composed of signals expressed by the coordinate axes, and the coordinate axes of the read signal are swapped and the direction of data change of the read signal on the coordinate axes of the read signal is swapped depending on the display state, and the data necessary for graphical display is A figure display method characterized by reading out from a memory corresponding to a combination of coordinate axes.
JP59205668A 1984-10-02 1984-10-02 Graphic display Granted JPS6184680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59205668A JPS6184680A (en) 1984-10-02 1984-10-02 Graphic display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59205668A JPS6184680A (en) 1984-10-02 1984-10-02 Graphic display

Publications (2)

Publication Number Publication Date
JPS6184680A true JPS6184680A (en) 1986-04-30
JPH0562748B2 JPH0562748B2 (en) 1993-09-09

Family

ID=16510711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59205668A Granted JPS6184680A (en) 1984-10-02 1984-10-02 Graphic display

Country Status (1)

Country Link
JP (1) JPS6184680A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109432A (en) * 1977-03-07 1978-09-25 Toyo Communication Equip Crt display unit having inversional display function
JPS582877A (en) * 1981-06-29 1983-01-08 横河電機株式会社 Graphic display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109432A (en) * 1977-03-07 1978-09-25 Toyo Communication Equip Crt display unit having inversional display function
JPS582877A (en) * 1981-06-29 1983-01-08 横河電機株式会社 Graphic display

Also Published As

Publication number Publication date
JPH0562748B2 (en) 1993-09-09

Similar Documents

Publication Publication Date Title
JPH0777973A (en) Image processing system
EP0827114B1 (en) Method and apparatus for texture data
JPH0695631A (en) Image processing method and its device
JP2814860B2 (en) Image scaling device
JPS6184680A (en) Graphic display
KR100494980B1 (en) Range Selectable Decoder and Frame Memory Device for Executing Graphic Processes at High Speed Using The Same
JP2877779B2 (en) Graphic display device and method
JP2647073B2 (en) Graphic display device
JPH10322642A (en) Image operation processor and its operation method
JPH051951B2 (en)
JPS6184681A (en) Graphic display method and apparatus
JPS6184679A (en) Graphic display method and apparatus
US5164716A (en) Image processing system
GB2137856A (en) Image processing system
JPS61235958A (en) Image storage device
JP2548286B2 (en) Image data processor
JPH0522238B2 (en)
JPH06295335A (en) Picture data storage device
JPH061449B2 (en) Image memory for image editing
JP2989627B2 (en) Video display device
JPS60189579A (en) Processor of picture data
JPH07110786A (en) Semiconductor storage device
JPS62109182A (en) High-speed drawing system for straight line
JPH0863595A (en) Method and device for rotation processing of image
JP2504582B2 (en) Matrix scan circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees