JPS582877A - Graphic display - Google Patents
Graphic displayInfo
- Publication number
- JPS582877A JPS582877A JP56101044A JP10104481A JPS582877A JP S582877 A JPS582877 A JP S582877A JP 56101044 A JP56101044 A JP 56101044A JP 10104481 A JP10104481 A JP 10104481A JP S582877 A JPS582877 A JP S582877A
- Authority
- JP
- Japan
- Prior art keywords
- raster
- signal
- address
- memory
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、グラフィック表示装置の改良Ｋｌｌする４の
である。さらに評しくは、パターンジェネレータに予め
登偉されているグラフィック・パターンを変換して、パ
ターンジェネレータにない新友なパターンを生成して表
示できるようにしたグラフィック表示装置に関するｔの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention provides four improvements to graphic display devices. More particularly, the present invention relates to a graphic display device that converts a graphic pattern previously created in a pattern generator to generate and display a new pattern that is not available in the pattern generator.
グラフィック表示装置が表示できる文字や図形あるいは
その構成−１２＊（以下グラフィック・パターンという
）は、パターンジェネレータに登−されているグラフィ
ック・パターンの内容によって決まる。したがって、パ
ターンジェネレータには、できるだけ多くのグラフィッ
ク・パターンが登帰されていることが望ましい。パター
ンジェネレータにグラフィック・パターンを登帰するＫ
あ九っては、グラフィック・パターンに対応した書込み
信号をひとつひとつ作成しなければならず、グラフィッ
ク・パターンの種類が多いときは、その工数は厖大なも
のとなる。Characters, figures, or their configurations (hereinafter referred to as graphic patterns) that can be displayed by the graphic display device are determined by the contents of the graphic patterns registered in the pattern generator. Therefore, it is desirable that as many graphic patterns as possible be registered in the pattern generator. Registering a graphic pattern to the pattern generator K
In the case of A9, it is necessary to create write signals corresponding to each graphic pattern one by one, and when there are many types of graphic patterns, the amount of man-hours involved becomes enormous.
本発明の目的は、表示できるグラフィック、パターンの
１１類の割に、グラフィック・パターン登倦の丸めの工
数が少ないグラフィック表示位置を提供することＫある
。 □
本発明はバタニンジェネレータに予め登脅されている基
本のパターンを変換することＫよって、パターンジェネ
レータにないグラフィックパターンを生成し表示するよ
うＫし九ものである。An object of the present invention is to provide a graphic display position that requires less man-hours for rounding when registering graphic patterns, considering the number of types of graphics and patterns that can be displayed. □ The present invention is designed to generate and display graphic patterns that are not present in the pattern generator by converting the basic patterns that have been previously registered in the pattern generator.
以下、図面によって本発明を−ＪＩＫＩ！明する。Hereinafter, the present invention will be explained with reference to the drawings - JIKI! I will clarify.
ｌＮ１図は、本発明実施例の概念的構成図である。Diagram 1N1 is a conceptual configuration diagram of an embodiment of the present invention.
１１１図におりて、１はりフレッシーメモリ、２はラス
タ修飾回路、５はラスタ変換回路、４はパターンジェネ
レータ、５は循環式のシフトレジスタ、６は両端に出力
がある並列／直列変換器、７はラスラスキャン形の表示
器である。In Figure 111, 1 is a fresh memory, 2 is a raster modification circuit, 5 is a raster conversion circuit, 4 is a pattern generator, 5 is a circular shift register, 6 is a parallel/serial converter with outputs at both ends, Reference numeral 7 denotes a rasura scan type display.
リフレッシ島メモリ１には、外部計算機等から与えられ
る画面データが記憶される。画面データには、表示画像
の内容とその修飾信号が含まれる。The refresh island memory 1 stores screen data provided from an external computer or the like. The screen data includes the content of the display image and its modification signal.
表示画像の内容は、表示画１１に対応するグラフィック
・パターンの、パターンジェネレータ４におけるアドレ
スである。修飾信号は種違するパターン変換のための制
御信号であゐ。リフレッシ鼻メモリ１゛の画面データは
、ディスプレイ動作に合ゎせて周期的に読み出され、画
面データのうちのパターンジェネレータ・アドレス酸、
パターンジェネレータ４に与えられ、修飾信号は、ラス
タ修飾Ｕ路２と、ラスタ変換回路５と、シフトレジスタ
５と、並列／直列変換器６に与えられる。修飾信号は４
種類の信号からなシ、それぞれ異なる種麹 “信号
が、ラスタ修飾回路２ないし並列／直列変換器６に与え
られる。The content of the display image is the address in the pattern generator 4 of the graphic pattern corresponding to the display image 11. The modification signal is a control signal for converting different patterns. The screen data in the refresh nose memory 1 is read out periodically in accordance with the display operation, and the pattern generator address acid,
The pattern generator 4 is provided with a modification signal, and the modification signal is provided to a raster modification U path 2, a raster conversion circuit 5, a shift register 5, and a parallel/serial converter 6. The modification signal is 4
Different types of signals are applied to the raster modification circuit 2 or the parallel/serial converter 6.
修飾信号は、パターンジェネレータ４に５１俸されてい
るグラフィック・パターンを、上下左右にローティトさ
せたり、上下左右を反転させたりして、みかけ１新たな
グラフィック・パターンを生成するための信号で、上下
ローチイト□信号、左右ローティト信号、上下反転信号
、および左右反転信号の４１１からなる。The modification signal is a signal for generating an apparently new graphic pattern by rotating the graphic pattern sent to the pattern generator 4 vertically and horizontally, or inverting it vertically and horizontally. The signal 411 consists of a ROACH IT□ signal, a LEFT/RIGHT ROOT signal, an up/down reversal signal, and a LEFT/RIGHT reversal signal.
グラフィック・ノ豐ターンを、上下左右にローティトあ
るい祉反転さ誓た場合の状況の一例を・菖２ｇ１Ｋ示す
。Ｊ１１２図（ａ） ＃ｉ 、円のグラフィック・パタ
ーンを上下方向に半回転ローティトした場合であって、
２つの半円を上下に積み重ねた、つづみ形のグラフィッ
ク・パターンが得られる。円のグラフィック・パターン
を左右に半回転ローティトすると、同１） （ｂ）のよ
うに、２′）−の半円を左右につなげた、蝶形のグラフ
ィック・パターンが得られる。An example of the situation when the graphic turn is rotated or reversed vertically and horizontally is shown below. Figure J112 (a) #i, when the circular graphic pattern is rotated half a turn in the vertical direction,
A graphic pattern in the form of a wedge is obtained, with two semicircles stacked one on top of the other. When a circular graphic pattern is rotated half a turn left and right, a butterfly-shaped graphic pattern is obtained in which the semicircles of 2')- are connected to the left and right, as shown in 1) (b).
グラフィック・パターンの上下を反転させると、同図（
・）のように、倒立したグラフィック・パターンが得ら
れ、左右を反転させると、同図（ｄ）のように、裏がえ
しのグラフィック・パターンが得られる。元のグラフィ
ッ、り・パターンの形状のいかんと、そのローティトま
たは反転およびそれらの組合わせによって、さらに禎雑
なグラフィック・パターンを生成することができる。If you flip the graphic pattern upside down, the same figure (
・) An inverted graphic pattern is obtained, and when the left and right sides are reversed, an inverted graphic pattern is obtained as shown in (d) of the same figure. Depending on the shape of the original graphic pattern, its rotation or inversion, and combinations thereof, more elaborate graphic patterns can be generated.
リフレッシ為メモリ１から読み出された修飾信号のうち
、上下ローティト信号はラスタ修飾回路２に与えられ、
上下反転信号はラスタ変換回路５に与えられ、左右ロー
ティト信号はシフトレジスタ５に与えられ、左右反転信
号は並列／直列変換器４に与えられる。Among the modification signals read from the memory 1 for refreshing, the upper and lower rotation signals are given to the raster modification circuit 2,
The vertically inverted signal is applied to the raster conversion circuit 5, the horizontally rotated signal is applied to the shift register 5, and the horizontally inverted signal is applied to the parallel/serial converter 4.
゛ラスタ修飾回路２には、リフレッシ龜メモリ１から、
画面データの読み出しにともなって、ラスタアドレ゛ス
が与えられる。ラスタアドレスは、パターンジェネレー
タアドレスとと％にパターンジェネレータをアクセスす
るアドレスである。このラスタアドレスは、ラスタ修飾
回路２により、上下ローティト信号に従って修飾される
。うネタ修飾回路２は、例えば加算回路であって、ラス
タアドレスに上下ローティト信号を加算して、新たなラ
スタアドレスを生成する。上下ローティト信号が加算さ
れた分だけ、元のラスタアドレスがローティトするので
、このラスタアドレスによってパターンジェネレータ４
を読み出すと、パターンジェネレータ４中のグラフィッ
ク・パターンは、上下ローティト信号の加算分だけ上下
にローティトして読み出される＠
ラスタ修飾回路２から出力される修飾済みのラスタアド
レスは、ラスタ変換回路Ｓを通じて、パターンジェネレ
ータ４に与えられる。ラスタ変換回路５は、上下反転信
号が °１１のとき、与えられたラスタアドレスを、所
定の最高ラスタアドレスから差し引いて、新たなラスタ
アドレスを作り出す。最高ラスタアドレスとは、例えば
１つのグラフィック・パターンを描くのに８ラスクを要
すると自、ラスタアドレス０〜７０ｒ７Ｊのことである
。この７から、ラスタアドレス０〜７をそれぞれ差し引
いたものを作ると、７〜Ｏというラスタアドレスが得ら
れるから、このラスタアドレスによってパターンジェネ
レータ４ｔアクセスすると、パターンジェネレータ中の
グラフィック・パターンは、一番下の画素から願書に上
に読み出されるので、それをディスプレイすると、上下
の反転したグラフィック・パターンが得られる。゛The raster modification circuit 2 receives data from the refresh memory 1,
A raster address is given as screen data is read. The raster address is the pattern generator address and the address that accesses the pattern generator. This raster address is modified by the raster modification circuit 2 according to the upper and lower rotate signals. The picture modification circuit 2 is, for example, an adder circuit, and adds the top and bottom rotate signals to the raster address to generate a new raster address. The original raster address is rotated by the amount that the upper and lower rotate signals are added, so the pattern generator 4
When read out, the graphic pattern in the pattern generator 4 is rotated up and down by the addition of the up and down rotation signals and read out. is applied to the pattern generator 4. When the vertical inversion signal is 11, the raster conversion circuit 5 subtracts the given raster address from the predetermined highest raster address to create a new raster address. The highest raster address is, for example, the raster address 0 to 70r7J, where it takes 8 rasks to draw one graphic pattern. If you subtract raster addresses 0 to 7 from this 7, you will get raster addresses 7 to O. When you access pattern generator 4t using this raster address, the graphic pattern in the pattern generator will be the first one. Since the bottom pixel is read out onto the application form upwards, when it is displayed, a vertically inverted graphic pattern is obtained.
このようなラスタ変換は、ラスタアドレスが２進数であ
る場合、その各ビットと、上下反転信号１１′Ｉとのエ
クスクル−シブ・オア演算によりて行うことができる。When the raster address is a binary number, such raster conversion can be performed by exclusive OR operation between each bit of the raster address and the up/down inversion signal 11'I.
ラスタ変換回路５はラスタ修飾回路２の前にありてもよ
い。The raster conversion circuit 5 may be placed before the raster modification circuit 2.
ラスタ変換回路５が与えるラスタアドレスと、リフレッ
シュメモリ１が与えるパターンジェネレータ・アドレス
によって、パターンジェネレータ４かも読み出されたグ
ラフィック・パターンの１ラスク分は、シフトレジスタ
Ｓにセットされる。According to the raster address given by the raster conversion circuit 5 and the pattern generator address given by the refresh memory 1, one rask of the graphic pattern read out by the pattern generator 4 is set in the shift register S.
シフトレジスタ５には、リフレッシ、メモリ１から左右
ローティト信号が与えられる。左右ローティト信号に従
って、シフトレジスタの内容は、右または左に指定され
良量だけ循環的にシフトされ、左右方向にローディトし
たグラフィック・パターンが得られる。The shift register 5 is supplied with left and right rotate signals from the refresh memory 1 . According to the left-right rotate signal, the contents of the shift register are cyclically shifted by a specified amount to the right or left, resulting in a horizontally loaded graphic pattern.
シフトレジスタ５のシフト済みの内容は、並列／直列変
換器６にセットされる。並列／直列変換器６の内容は、
リフレッシュ・メモリ１から与えられる左右反転信号に
従って、左側また祉右側から、すなわちＭｉｌｌｍ １
ｍ ｔたはＬ８Ｂ側からシリアルに出力されて、表示器
７に輝度制御信号として与えられる。シリアル出力を右
から出すか左から出すかＫよって、左右の反転したグラ
フィック・ノ櫂ターンが得られる。The shifted contents of shift register 5 are set in parallel/serial converter 6. The contents of the parallel/serial converter 6 are:
According to the left-right inversion signal given from refresh memory 1, from the left side and from the right side, that is, Millm 1
It is serially output from the mt or L8B side and given to the display 7 as a brightness control signal. Depending on whether the serial output is output from the right or left, a left-right reversed graphic paddle turn can be obtained.
このように、パターンジェネレータ４中のグラフィック
・パターンを、上下左右にローティトまたは反転、ある
いはそれらの組合わせＫよって変換すると、１つの基本
のグラフィック・ノくターンから、いく過動かの新たな
グラフィック・ノ寸ターンを生成することができる。こ
のため、そのようにして生成できるグラフィック・パタ
ーンについては、リフレッシ、メモリ４に登倚する必要
がなくなるので、その工数が節約できる。しかも、ノ寸
ターン変換のだめのハードウェアの構成も、比較的簡単
である。In this way, when the graphic pattern in the pattern generator 4 is converted by rotating or inverting it vertically, horizontally, or horizontally, or by a combination K of these, one basic graphic pattern can be transformed into several oversized new graphic patterns. Can generate long turns. Therefore, the graphic pattern that can be generated in this way does not need to be refreshed and stored in the memory 4, so that the number of man-hours can be saved. Furthermore, the hardware configuration for the size turn conversion is relatively simple.
菖１図は、本発明実施例の概念的構成図、菖２図は、動
作説明図である。
１・・・リフレッシュメモリ、２・・・ラスタ修飾回路
、３・・・ラスタ変換回路、４・・・パターンジェネレ
ータ、５・・・シフトレジスタ、６・・・並列／直列変
換器、７・・・表示器。Diagram 1 is a conceptual configuration diagram of an embodiment of the present invention, and Diagram 2 is an explanatory diagram of the operation. DESCRIPTION OF SYMBOLS 1... Refresh memory, 2... Raster modification circuit, 3... Raster conversion circuit, 4... Pattern generator, 5... Shift register, 6... Parallel/serial converter, 7... ·display.
Claims (1)
と左右ローチイト信号と上下反転信号と左右反転信号と
を含む画面データを記憶するりフレッシュメモリ、リフ
レッシ鼻メモリから読み出されて与えられた上下ローテ
ィト信号に従ってパターンジェネレータ読み出し用のラ
スタアドレス６を修飾するラスタ修飾回路、−このラス
タ修飾回路の−ａｔたは後段に接続されリフレッシ、メ
モリから読み出されて与えられる上下反転信号に従つて
ラスタアドレスを所定の最高ラスタアドレスから差し引
いて新丸なラスタアドレスを作シ出すラスタ変換回路、
これらラスタ修飾回路とラスタ変換ａｌｌｌを経て与え
られるラスタアドレスとりフレッシ為メモリから貌み出
されて与えられるバタージェネレータ・アドレスＫ ＠
５てそれらに対応するグラフィック・パターン部分を
出力するパターンジェネレータ、このパターンジェネレ
ータの出力を保持しりスレッシ１メモリから読み出され
て与えられる左右ローティト信号Ｋｌ！うて保持内容を
循環的にシフトするシフトレジスタ、リフレッシ島メモ
リから読み出されて与えられる左右反転信号に従りてシ
フトレジスタの出力信号をＭａｌ側またはＬ１１Ｂ側か
らシリアル信号に変換する並列／直列変換器、および、
この並列／直列変換器の出力信号に従って輝度が制御さ
れるラスラスキャン形の表示器を具備するグラフィック
表示装置。Screen data including a pattern generator address, a vertical rotate signal, a horizontal rotate signal, a vertical reverse signal, and a horizontal reverse signal are stored, and read out from the fresh memory or refresh nose memory and read out from the pattern generator according to the given vertical rotate signal. A raster modification circuit for modifying the raster address 6 for the purpose of the present invention, which is connected to the -at or subsequent stage of this raster modification circuit, and refreshes the raster address to a predetermined highest raster address according to the vertical inversion signal read from the memory and given. A raster conversion circuit that creates a new round raster address by subtracting from
The raster address that is given through these raster modification circuits and raster conversion all is the butter generator address K that is given from fresh memory.
5, a pattern generator outputs the corresponding graphic pattern portion, and the output of this pattern generator is held, and the left and right rotate signals Kl! are read out from the threshold 1 memory and given. Parallel/serial type that converts the output signal of the shift register into a serial signal from the Mal side or the L11B side according to the left/right inverted signal read from the refresh island memory and provided a converter, and
A graphic display device comprising a lath scan type display whose brightness is controlled according to the output signal of the parallel/serial converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101044A JPS582877A (en) | 1981-06-29 | 1981-06-29 | Graphic display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101044A JPS582877A (en) | 1981-06-29 | 1981-06-29 | Graphic display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582877A true JPS582877A (en) | 1983-01-08 |
| JPS6242278B2 JPS6242278B2 (en) | 1987-09-07 |
Family
ID=14290132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101044A Granted JPS582877A (en) | 1981-06-29 | 1981-06-29 | Graphic display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582877A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58193583A (en) * | 1982-02-24 | 1983-11-11 | デイジ−・システムズ・コ−ポレ−シヨン | Sign generator for raster scan display and sign rotation |
| JPS60131595A (en) * | 1983-12-20 | 1985-07-13 | 株式会社アスキ− | Area-to-area data movement controller |
| JPS6184680A (en) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | Graphic display |
| JPS6184679A (en) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | Graphic display method and apparatus |
| US6127999A (en) * | 1996-07-30 | 2000-10-03 | Nec Corporation | Graphic image display apparatus with high speed inversion of graphic image |
-
1981
- 1981-06-29 JP JP56101044A patent/JPS582877A/en active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58193583A (en) * | 1982-02-24 | 1983-11-11 | デイジ−・システムズ・コ−ポレ−シヨン | Sign generator for raster scan display and sign rotation |
| JPS60131595A (en) * | 1983-12-20 | 1985-07-13 | 株式会社アスキ− | Area-to-area data movement controller |
| JPS6184680A (en) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | Graphic display |
| JPS6184679A (en) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | Graphic display method and apparatus |
| JPH0562747B2 (en) * | 1984-10-02 | 1993-09-09 | Deeta Iisuto Kk | |
| JPH0562748B2 (en) * | 1984-10-02 | 1993-09-09 | Deeta Iisuto Kk | |
| US6127999A (en) * | 1996-07-30 | 2000-10-03 | Nec Corporation | Graphic image display apparatus with high speed inversion of graphic image |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242278B2 (en) | 1987-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS582877A (en) | Graphic display | |
| JP2737898B2 (en) | Vector drawing equipment | |
| JPS5962971A (en) | Color pattern generator | |
| JPS5967587A (en) | Color overlapped graphic generator | |
| JP2579978B2 (en) | Test pattern signal generator | |
| JPH0520450A (en) | Picture processor | |
| JPH1153573A (en) | Three-dimensional image processor and video window generating method | |
| JPS6037595A (en) | Text graphic display system | |
| JPS6155692A (en) | Image reduction display unit | |
| JPS59224891A (en) | Rotation control system for image data | |
| JPH04259984A (en) | Memory access method | |
| JPH0337025Y2 (en) | ||
| JPS6191690A (en) | Image display unit | |
| JPS61290484A (en) | Display unit | |
| JPS60262282A (en) | Image memory control system | |
| JPH0863595A (en) | Method and device for rotation processing of image | |
| JPS60225885A (en) | Character display unit | |
| JPS62135195U (en) | ||
| JPS5912177B2 (en) | display device | |
| JPS6296988A (en) | High definition display unit | |
| JPS6146979A (en) | Crt display unit | |
| JPH03246596A (en) | Bit map display controller | |
| JPS61170843A (en) | Memory control circuit | |
| JPS6270894A (en) | Display controller | |
| JPS582884A (en) | Display unit |