JPS6182519A - 位相回路 - Google Patents
位相回路Info
- Publication number
- JPS6182519A JPS6182519A JP20480584A JP20480584A JPS6182519A JP S6182519 A JPS6182519 A JP S6182519A JP 20480584 A JP20480584 A JP 20480584A JP 20480584 A JP20480584 A JP 20480584A JP S6182519 A JPS6182519 A JP S6182519A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- phase
- variable
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は位相回路に関する。
一般に、電子機能においては、製造経費の低減は回路の
簡略化、構成部品の削減をもって進められる。これらに
最も有効な方法の１つは回路の半導体集積回路（以下、
ＩＣと称する）化である。したがって、近年、電子機器
においては、はとんどの回路がＩＣ化されている。そし
て、現在では、単ＫＩＣ化するだけでなく、高集積密度
化、周辺部品の減少化のための開発がなされている。
簡略化、構成部品の削減をもって進められる。これらに
最も有効な方法の１つは回路の半導体集積回路（以下、
ＩＣと称する）化である。したがって、近年、電子機器
においては、はとんどの回路がＩＣ化されている。そし
て、現在では、単ＫＩＣ化するだけでなく、高集積密度
化、周辺部品の減少化のための開発がなされている。
例えば、カラーテレビジョン受像機では、中間周波処理
回路、輝度信号及びクロマ信号の処理回路、同期信号再
生回路、偏向回路、音声信号処理回路等、はとんどの回
路がＩＣ化されている。そして、従来はこれらが数個の
チップで構成されていたが、近年では、２〜３個のチッ
プで構成されるようになシ、そして、現在では１〜２個
のチップで構成されるようになっている。
回路、輝度信号及びクロマ信号の処理回路、同期信号再
生回路、偏向回路、音声信号処理回路等、はとんどの回
路がＩＣ化されている。そして、従来はこれらが数個の
チップで構成されていたが、近年では、２〜３個のチッ
プで構成されるようになシ、そして、現在では１〜２個
のチップで構成されるようになっている。
ところで、ＩＣでは一般の個別部品に比較して素子の特
性の精度が悪い。したがって、回路特性が素子特性の変
動の影響を受は易い回路はＩＣ化が困難である。ＩＣ化
が困難な回路として位相回路がある。この回路では、素
子特性の変動がそのまま位相変動につながる。したがっ
て、精度のよい位相回路を必要とする場合は、これをＩ
Ｃの周辺に組まざるを得ない。したがって、位相回路を
もつ回路のＩＣ化では多くの外付はピン数を必要とする
。
性の精度が悪い。したがって、回路特性が素子特性の変
動の影響を受は易い回路はＩＣ化が困難である。ＩＣ化
が困難な回路として位相回路がある。この回路では、素
子特性の変動がそのまま位相変動につながる。したがっ
て、精度のよい位相回路を必要とする場合は、これをＩ
Ｃの周辺に組まざるを得ない。したがって、位相回路を
もつ回路のＩＣ化では多くの外付はピン数を必要とする
。
しかし、高集積密度のＩＣ化では、パッケージの許容電
力やピン数は大きく制限される。したがって、近年の高
集積密度化の現況下にあっては、たとえ位相回路であっ
てもこれをＩＣ化することが望ましい。
力やピン数は大きく制限される。したがって、近年の高
集積密度化の現況下にあっては、たとえ位相回路であっ
てもこれをＩＣ化することが望ましい。
特に、カラーテレビジ、ン受像機においては、色再生用
発掘回路、水半周波数発振回路、色相調整回路、色復調
回路など、多くの回路で位相回路が用いられている。し
たがって、テレビジ、ン受像機において、回路のよシ高
集積密度化を図るには、位相回路のＩＣ化が重要になっ
てくる。
発掘回路、水半周波数発振回路、色相調整回路、色復調
回路など、多くの回路で位相回路が用いられている。し
たがって、テレビジ、ン受像機において、回路のよシ高
集積密度化を図るには、位相回路のＩＣ化が重要になっ
てくる。
〔発明の目的〕
この発明は上記の事情に対処すべくなされたもので、素
子特性が変動しても位相特性が変動することがなく、Ｉ
Ｃ化に好適なことは勿論、位相安定機能以外の多機能化
や電流利用効率の向上に寄与することができる位相回路
を提供することを目的とする。
子特性が変動しても位相特性が変動することがなく、Ｉ
Ｃ化に好適なことは勿論、位相安定機能以外の多機能化
や電流利用効率の向上に寄与することができる位相回路
を提供することを目的とする。
この発明は、抵抗性インピーダンス素子とリアクタンス
性インピーダンス素子から成るとともに、電流信号で駆
動され、かつ出力を電流信号で得るように構成されたイ
ンピーダンス回路を有し、このインピーダンス回路によ
って出力位相が決められるとともに、この出力位相が上
記インピーダンス回路の抵抗性インピーダンス素子とリ
アクタンス性インピーダンス素子とのインピーダンス比
を変数とする関数で表わされる回路を設定し、この回路
を、上記位相関数を上記変数で微分した値が零、どなる
条件をほぼ満たすように構成したものである。
性インピーダンス素子から成るとともに、電流信号で駆
動され、かつ出力を電流信号で得るように構成されたイ
ンピーダンス回路を有し、このインピーダンス回路によ
って出力位相が決められるとともに、この出力位相が上
記インピーダンス回路の抵抗性インピーダンス素子とリ
アクタンス性インピーダンス素子とのインピーダンス比
を変数とする関数で表わされる回路を設定し、この回路
を、上記位相関数を上記変数で微分した値が零、どなる
条件をほぼ満たすように構成したものである。
以下、図面を参照してこの発明の一実施例を詳細に説明
する。
する。
第１図はこの発明の一実施例の構成を示す回路図である
。
。
図において、Ｗｌは入力端子、Ｗ４は出力端子である。
Ａ Ｉｈ Ａ ２は利得回路であり、それぞれの利得は
、信号の減衰、増幅、または減衰。
、信号の減衰、増幅、または減衰。
増幅もない（利得１）場合も含む。また、これらの利′
得回路ＡＩ、Ａ、としては、電流／電圧変換機能、を圧
／電流変換機能を有する場合も含むものとする。
得回路ＡＩ、Ａ、としては、電流／電圧変換機能、を圧
／電流変換機能を有する場合も含むものとする。
２はインピーダンス回路で、抵抗Ｒ１とコンデンサＣ１
を並列接続した第１のインピーダンス部ｚ１と抵抗Ｒ２
とコンデンサＣ２を並列接続した第２のインピーダンス
部ｚ２を有し、これら２つのインピーダンス部Ｚｌ＊Ｚ
！は直列接続されている。このインピーダンス回路ｚの
入力端子Ｗ２は、２つのインピーダンス部ｚ１゜ｚ３の
接続点に設けられている。ｔた、出力端子Ｗｓはインピ
ーダンス部ｚ１の他端に設けられている。インピーダン
ス部ｚ意の他端は接地されている。
を並列接続した第１のインピーダンス部ｚ１と抵抗Ｒ２
とコンデンサＣ２を並列接続した第２のインピーダンス
部ｚ２を有し、これら２つのインピーダンス部Ｚｌ＊Ｚ
！は直列接続されている。このインピーダンス回路ｚの
入力端子Ｗ２は、２つのインピーダンス部ｚ１゜ｚ３の
接続点に設けられている。ｔた、出力端子Ｗｓはインピ
ーダンス部ｚ１の他端に設けられている。インピーダン
ス部ｚ意の他端は接地されている。
ここで利得回路Ａ、は電流利得回路や電圧／電流変換利
得回路であシ、利得回路は電流利得回路か電流／電圧変
換利得回路である。つ−１シ、利得回路Ａ１は出力信号
を電流信号とし、利得回路Ａ！は入力信号を電流信号と
する。言い換えると、インピーダンス回路２の入力イン
ピーダンスに対して、利得回路人ｌは高出力インピーダ
ンス回路（電流源出力）である。また、インピーダンス
回路２の出力インピーダンスに対して、利得回路人３は
低入力インピーダンス回路（実質的交流的接地）となる
。
得回路であシ、利得回路は電流利得回路か電流／電圧変
換利得回路である。つ−１シ、利得回路Ａ１は出力信号
を電流信号とし、利得回路Ａ！は入力信号を電流信号と
する。言い換えると、インピーダンス回路２の入力イン
ピーダンスに対して、利得回路人ｌは高出力インピーダ
ンス回路（電流源出力）である。また、インピーダンス
回路２の出力インピーダンスに対して、利得回路人３は
低入力インピーダンス回路（実質的交流的接地）となる
。
以下、利得回路人１が電圧／電流変換利得回路で、利得
回路Ａ！が電流／電圧変換利得回路である組み合せを説
明し、その他の組み合せについてはこの組み合せと同様
なので省略する。
回路Ａ！が電流／電圧変換利得回路である組み合せを説
明し、その他の組み合せについてはこの組み合せと同様
なので省略する。
今、第１図の構成が半導体同一チップ上に構成された回
路を考える。周知のように、単一の半導体チップ上に同
時に構成される素子は、その特性の変動は個別部品に比
較して大きく、精度が悪い。しかし、同程間の素子の特
性の比は精度が非常によくとれる。
路を考える。周知のように、単一の半導体チップ上に同
時に構成される素子は、その特性の変動は個別部品に比
較して大きく、精度が悪い。しかし、同程間の素子の特
性の比は精度が非常によくとれる。
以上の特性を利用して、以下、動作の説明をする。なお
、以後の説明をする当シ、次の定義をしておく。すなわ
ち、Ｒｕ、Ｃｕはそれぞれ、Ｒｕ：抵抗または抵抗値 Ｃｕ：コンデンサ及び容量値 を表わすものとする。ここで、Ｕは部品番号としての添
字である。
、以後の説明をする当シ、次の定義をしておく。すなわ
ち、Ｒｕ、Ｃｕはそれぞれ、Ｒｕ：抵抗または抵抗値 Ｃｕ：コンデンサ及び容量値 を表わすものとする。ここで、Ｕは部品番号としての添
字である。
この発明は、素子の特性の変動に対して、位相変動を少
なくぜんとするものである。ここで、今、素子の特性の
比で決まる値は、前述のように、精度よく安定な値であ
るから、定数として扱うことができる。したがって、以
下、定数と表現する場合は、これは、素子特性の変動に
対して実質的に一定の値となるものを意味するＯ第１図
において、抵抗Ｒ１＊Ｒ１の並列合成インーーダンスを
ＲＯ％”ンデンサＣ，，Ｃ２の並列合成インピーダンス
をＣ，とおき、定数、ｐ 、 ｑを次のように定める・ 但し、Ｒ６ｓ ＣＯはそれぞれ次のように定められる。
なくぜんとするものである。ここで、今、素子の特性の
比で決まる値は、前述のように、精度よく安定な値であ
るから、定数として扱うことができる。したがって、以
下、定数と表現する場合は、これは、素子特性の変動に
対して実質的に一定の値となるものを意味するＯ第１図
において、抵抗Ｒ１＊Ｒ１の並列合成インーーダンスを
ＲＯ％”ンデンサＣ，，Ｃ２の並列合成インピーダンス
をＣ，とおき、定数、ｐ 、 ｑを次のように定める・ 但し、Ｒ６ｓ ＣＯはそれぞれ次のように定められる。
一方、異種素子間の特性は独立に変動する＠第１図のイ
ンピーダンス回路２では、抵抗とコンデンサの２種のイ
ンピーダンス素子があシ、それぞれが独立に変動する。
ンピーダンス回路２では、抵抗とコンデンサの２種のイ
ンピーダンス素子があシ、それぞれが独立に変動する。
この両者の変動量を１つの変数としてＴで表示し、次の
ようにおくＯぐ ωＣＯ ＴはＲ，とＣｏのインピーダンス比であ）、抵抗あるい
はコンデンサがそれぞれ少なくとも１個があれば定義で
きる。数学的には、Ｔ＝Ｏ。
ようにおくＯぐ ωＣＯ ＴはＲ，とＣｏのインピーダンス比であ）、抵抗あるい
はコンデンサがそれぞれ少なくとも１個があれば定義で
きる。数学的には、Ｔ＝Ｏ。
■の場合も表示できるが回路実現として意味をなさない
。
。
第１図において、端子Ｗ１に電圧信号曾１を印加したと
きの端子Ｗ、での電流信号をイ、。
きの端子Ｗ、での電流信号をイ、。
端子Ｗ３での電流信号をｉ３ 、端子Ｗ４での電圧信号
を９４とする。
を９４とする。
ここで、電流信号ｉ３は、
と表６せる・式（１） 、 （３）を用いて式（４）を
変形すると、 となる。
変形すると、 となる。
今、利得回路の符号Ａｌ＃Ａ２はその変換利得をも表示
するものとすると、電圧信号ｖ４は電圧信号υ１を使っ
て、 と表わされる。今、電圧信号ｖ１を基準（振幅１、位相
Ｏ０）とすると、電圧信号７４の位相へは、 ψ４＝“ｎ−’（Ｘ） ・・・・・
・・・・・・・（７）とおいたとき、式（６）よシ、 となる。
するものとすると、電圧信号ｖ４は電圧信号υ１を使っ
て、 と表わされる。今、電圧信号ｖ１を基準（振幅１、位相
Ｏ０）とすると、電圧信号７４の位相へは、 ψ４＝“ｎ−’（Ｘ） ・・・・・
・・・・・・・（７）とおいたとき、式（６）よシ、 となる。
式（７）よυ、位相ψ４はＸｏ変動に従って変動する。
また、Ｘは式（８）の右辺の変動によシ変動する。今、
ｋを一定とする。これは後述の実施例で示すように、安
定した一定値につくることは容易である。式（８）の右
辺の変動は、ｐ、ｑが定数であるから、ＴＯ変動に起因
する。
ｋを一定とする。これは後述の実施例で示すように、安
定した一定値につくることは容易である。式（８）の右
辺の変動は、ｐ、ｑが定数であるから、ＴＯ変動に起因
する。
位相ψ４をある所定の値に設定することによってＸが決
まシ、ひいては、ｐ、（１，Ｔが設定される。設定され
たでは素子の特性の変動で設定値を中心に大小に変動す
ることになる。
まシ、ひいては、ｐ、（１，Ｔが設定される。設定され
たでは素子の特性の変動で設定値を中心に大小に変動す
ることになる。
したがって、変数での変動に対して位相ψの変動を小さ
くするには、式（８）において、ＸをＴで微分した値Ｘ
′が零となる条件を満足するように、Ｐ、（１，Ｔを設
定すればよい。式（８）からＸ′＝００条件を求めると
、 上 Ｔ２＝上＝−・・・・・・・・・・・・・・・（９）上
ｐ となる。式（９）の右辺は一定に設定された値であシ、
Ｔは変動する。したがって、今、式０．０を満足すると
きのＴｔ−Ｔｏとすると、 Ｔ Ｏ２＝＝１ ・・・・・・・・・
・・・・・・α１となる。
くするには、式（８）において、ＸをＴで微分した値Ｘ
′が零となる条件を満足するように、Ｐ、（１，Ｔを設
定すればよい。式（８）からＸ′＝００条件を求めると
、 上 Ｔ２＝上＝−・・・・・・・・・・・・・・・（９）上
ｐ となる。式（９）の右辺は一定に設定された値であシ、
Ｔは変動する。したがって、今、式０．０を満足すると
きのＴｔ−Ｔｏとすると、 Ｔ Ｏ２＝＝１ ・・・・・・・・・
・・・・・・α１となる。
定されたＴ （＝ Ｔｏ ）からのＴの変動を規準化し
た変数である。Ｔ／Ｔ０＝１が中心となる。
た変数である。Ｔ／Ｔ０＝１が中心となる。
ここで、インピーダンス回路２の素子の組み合せについ
て考える。今、抵抗Ｒ１かない場合、これはＲ１→ｏＯ
Ｋ相当し、式（１）よシｐ＋■となる。し九がって、こ
れはＴ −＋■となりて回路設計が不可能である。同様
に、コンデンサＣ１がない場合、これはＣ１＝０に相当
し、式（１）にてｑ−＋ωとなる。したがって、これも
Ｔ２ ＝＝、 ｏとな）不可能である。抵抗Ｒ１あるい
はコンデンサＣ，が無い場合は、ｐあるいはｑが１とな
）、回路設計が可能である。
て考える。今、抵抗Ｒ１かない場合、これはＲ１→ｏＯ
Ｋ相当し、式（１）よシｐ＋■となる。し九がって、こ
れはＴ −＋■となりて回路設計が不可能である。同様
に、コンデンサＣ１がない場合、これはＣ１＝０に相当
し、式（１）にてｑ−＋ωとなる。したがって、これも
Ｔ２ ＝＝、 ｏとな）不可能である。抵抗Ｒ１あるい
はコンデンサＣ，が無い場合は、ｐあるいはｑが１とな
）、回路設計が可能である。
つまシ、第１図に示されるインピーダンス回路２におい
ては、抵抗Ｒ２のみあるいはコンデンサＣ３のみがない
場合だけ設計変更が可能となる。
ては、抵抗Ｒ２のみあるいはコンデンサＣ３のみがない
場合だけ設計変更が可能となる。
第２図はこの発明の第２の実施例を示す回路図である。
なお、第２図において、先の第１図と同一部には同一符
号を付す。
号を付す。
第２図において、トランジスタＱ１、抵抗Ｒ３は利得回
路ＡＩを成し、カレントミラー回路ＣＭを成すトランジ
スタＱ２１Ｑ３、抵抗Ｒ４は利得回路Ａ２を成す。
路ＡＩを成し、カレントミラー回路ＣＭを成すトランジ
スタＱ２１Ｑ３、抵抗Ｒ４は利得回路Ａ２を成す。
この回路の位相安定条件は先の式（９）で与えられる。
ここで、第２図の位相回路と第３図に示す従来の位相回
路の位相安定能力を比較してみる。
路の位相安定能力を比較してみる。
第３図に示す従来の位相回路は実質的には抵抗Ｒとコン
デンサＣ１から成るインピーダンス回路ｚａにすぎない
が、この発明におけるインピーダンス回路２に対応させ
るために、インピーダンス回路ｚａ′Ｊｔｔ流駆動、電
流出力形に構成したものである。
デンサＣ１から成るインピーダンス回路ｚａにすぎない
が、この発明におけるインピーダンス回路２に対応させ
るために、インピーダンス回路ｚａ′Ｊｔｔ流駆動、電
流出力形に構成したものである。
第３図において、出力位相ψ８を求めると、ψ＝””−
１（（’ｒ’）”。） −’−−−−−−−−−ＵＯ となる。但し、ωＣＩＬＲａ＝ ＴａでＴａが設定値の
とき、Ｔａｏとする。
１（（’ｒ’）”。） −’−−−−−−−−−ＵＯ となる。但し、ωＣＩＬＲａ＝ ＴａでＴａが設定値の
とき、Ｔａｏとする。
第２図の出力位相ψ４は、弐α■から
となる。式（２）、（６）にて設定位相を一４５°とす
れば、Ｔ、。＝ｌ 、 Ｔｏ ＝１／Ｔ−１であシ、
これをグラフにしたのが第４図である。第４図で、横軸
は設定値を基準にした変数（”／Ｔ６ ） 、（ＴＪａ
ｏ ）を示し、Ｔ々。＝Ｔ＠／ Ｔａ。＝１を中心に上
下に変動することになる。特性１は式（ロ）の特性を示
し、特性すは式（６）の特性を示す。図から特性ａは設
定値の前後で位相の変動が最大となり、特性すは最小と
なる。特性すでは、コンデンサや抵抗１０〜２０チ変動
しても、出力位相は２〜３°以内の変動に抑えられる。
れば、Ｔ、。＝ｌ 、 Ｔｏ ＝１／Ｔ−１であシ、
これをグラフにしたのが第４図である。第４図で、横軸
は設定値を基準にした変数（”／Ｔ６ ） 、（ＴＪａ
ｏ ）を示し、Ｔ々。＝Ｔ＠／ Ｔａ。＝１を中心に上
下に変動することになる。特性１は式（ロ）の特性を示
し、特性すは式（６）の特性を示す。図から特性ａは設
定値の前後で位相の変動が最大となり、特性すは最小と
なる。特性すでは、コンデンサや抵抗１０〜２０チ変動
しても、出力位相は２〜３°以内の変動に抑えられる。
第５図はこの発明の位相回路を用いた、カラーテレビジ
ョン受像機の色信号処理回路の中の復調軸を与える回路
である。
ョン受像機の色信号処理回路の中の復調軸を与える回路
である。
電圧制御発振器ＶＣＯ（図示せず）で再生されたサブΦ
、 ＩＪアは端子Ｗｓに与えられる。トランジスタＱ４
ａ Ｑｓ 、抵抗Ｒ５１Ｒ１１、定電流源より１で
与えられる差動アンプＤ入１と、トランジスタＱ６１Ｑ
７、抵抗１７１Ｒ８、定電流源ＩＢｆｔで与えられる差
動アンプＤＡ、においては、トランジスタＱ４のペース
にバイアス電圧Ｖ！＋３が印加され、トランジスタＱｓ
、ＱｓのペースはコンデンサＣｓを介して接地され
るとともに、抵抗Ｒ９を介してトランジスタＱ７のペー
スに接続されている。
、 ＩＪアは端子Ｗｓに与えられる。トランジスタＱ４
ａ Ｑｓ 、抵抗Ｒ５１Ｒ１１、定電流源より１で
与えられる差動アンプＤ入１と、トランジスタＱ６１Ｑ
７、抵抗１７１Ｒ８、定電流源ＩＢｆｔで与えられる差
動アンプＤＡ、においては、トランジスタＱ４のペース
にバイアス電圧Ｖ！＋３が印加され、トランジスタＱｓ
、ＱｓのペースはコンデンサＣｓを介して接地され
るとともに、抵抗Ｒ９を介してトランジスタＱ７のペー
スに接続されている。
コンデンサＣ１、Ｃ，は接合容量で、コンデンサＣ１、
Ｃ，、抵抗Ｒ１にてインピーダンス回路２が構成される
。
Ｃ，、抵抗Ｒ１にてインピーダンス回路２が構成される
。
トランジスタＱｓ ＝ Ｑｓ ハ、ペースにバイアス
電圧ｖＢ４が印加されたバッフ丁トランジスタである。
電圧ｖＢ４が印加されたバッフ丁トランジスタである。
トランジスタＱ８のエミッタはインピーダンス回路２を
介してトランジスタＱａＯコレクタに接続され、トラン
ジスタＱ９のエミッ、１ りはトランジスタＱ６のコレクタに接続される。
介してトランジスタＱａＯコレクタに接続され、トラン
ジスタＱ９のエミッ、１ りはトランジスタＱ６のコレクタに接続される。
トランジスタＱ、のコレクタはＢ−Ｙ復調器１３に接続
されるとともに、抵抗ＲＩＯを介して電源Ｖ に接続さ
れている。トランジスタＱ９のコＣ レクタはＲ−Ｙ復調器１４に接続されるとともに、抵抗
Ｒ１１を介して電源Ｖ。に接続されている。
されるとともに、抵抗ＲＩＯを介して電源Ｖ に接続さ
れている。トランジスタＱ９のコＣ レクタはＲ−Ｙ復調器１４に接続されるとともに、抵抗
Ｒ１１を介して電源Ｖ。に接続されている。
第６図は第５図の動作の説明のため信号のベクトル表示
図である囃 端子ＷＩＩに信号−が印加されると、信号ｉは抵抗ＲＩ
、コンデンサＣ３の直列回路において、約４５６遅相さ
れてベクトル≦となる。信号９は差動アンプＤＡｌにお
いて同相増幅される。との増幅出力はインピーダンス回
路２によりて遅相され、信号じ１となる。信号６と６１
の位相差は安定している。信号９１はトランジスタＱｔ
ｓを介してＢ−Ｙ復調器１３に供給される。
図である囃 端子ＷＩＩに信号−が印加されると、信号ｉは抵抗ＲＩ
、コンデンサＣ３の直列回路において、約４５６遅相さ
れてベクトル≦となる。信号９は差動アンプＤＡｌにお
いて同相増幅される。との増幅出力はインピーダンス回
路２によりて遅相され、信号じ１となる。信号６と６１
の位相差は安定している。信号９１はトランジスタＱｔ
ｓを介してＢ−Ｙ復調器１３に供給される。
一方、差動アンプＤＡ２では、信号響、≦の差信号が増
幅され、トランジスタＱ・のエミッタに信号−として与
えられる。この信号みはトランジスタＱｌＧを介してＲ
−Ｙ復調器１４に与えら ９れる。
幅され、トランジスタＱ・のエミッタに信号−として与
えられる。この信号みはトランジスタＱｌＧを介してＲ
−Ｙ復調器１４に与えら ９れる。
抵抗Ｒ９、コンデンサＣ３の特性の変動に関係なく、信
号じと＝は常に直角９０’の関係にある。したがりて、
信号Ｃ１とじ１の位相差もまた安定している。
号じと＝は常に直角９０’の関係にある。したがりて、
信号Ｃ１とじ１の位相差もまた安定している。
一般に、カラーテレビジョン信号の色信号再生では、Ｒ
−Ｙ復調器１４とＢ−Ｙ復調器の復調軸を９０６よシ広
い１００°〜１１０°に設けている。９０゜の位相差は
比較的簡単につくることができるが、１００〜１１０°
を安定につくるのはむずかしい。
−Ｙ復調器１４とＢ−Ｙ復調器の復調軸を９０６よシ広
い１００°〜１１０°に設けている。９０゜の位相差は
比較的簡単につくることができるが、１００〜１１０°
を安定につくるのはむずかしい。
この点、この発明を応用すれば、容易に任意の安定位相
差をつくることができる。
差をつくることができる。
ここで、インピーダンス回路２を電流駆動するとともに
、その出力を電流信号で得るように構成したことによる
効果を説明する。
、その出力を電流信号で得るように構成したことによる
効果を説明する。
今、第７図に示すように、ＰＮＰトランジスタから成る
増幅器１１．１２を複数（図では２つ）直結した構成の
増幅回路を考える。この増幅回路では、各増幅器１１．
１２ごとに動作点レベルがアース側に移動させられる。
増幅器１１．１２を複数（図では２つ）直結した構成の
増幅回路を考える。この増幅回路では、各増幅器１１．
１２ごとに動作点レベルがアース側に移動させられる。
このような増幅回路の出力端子に位相回路を接続する場
合、ダイナミックレンジを補償するためにアース側に移
動させられた動作点レベルをＶ７）する必要がある。
合、ダイナミックレンジを補償するためにアース側に移
動させられた動作点レベルをＶ７）する必要がある。
この場合、例えば、第２図に示すように、利得回路Ａ１
がＮＰＮ ）ランゾスタで構成されたこの発明の位相回
路を用うれば、トランジスタＱ１でアース側に移動させ
られた動作点レベルを上げることができる。つまシ、電
流信号でインピーダンス回路２を駆動する構成の位相回
路で上述した増幅回路の出力を移相する場合、動作点レ
ベルをシフトするためのレベルシフト回路を特に必要と
せず、利得回路Ａ、にレベルシフト機能を兼用させるこ
とができる。
がＮＰＮ ）ランゾスタで構成されたこの発明の位相回
路を用うれば、トランジスタＱ１でアース側に移動させ
られた動作点レベルを上げることができる。つまシ、電
流信号でインピーダンス回路２を駆動する構成の位相回
路で上述した増幅回路の出力を移相する場合、動作点レ
ベルをシフトするためのレベルシフト回路を特に必要と
せず、利得回路Ａ、にレベルシフト機能を兼用させるこ
とができる。
また、トランジスタＱｌによりて増幅器１２からの信号
を増幅することができるので、・位相回路におけるこの
信号の減衰を吸収することができる。
を増幅することができるので、・位相回路におけるこの
信号の減衰を吸収することができる。
また、このように、電流駆動、電流出力形の構成にあっ
ては、例えば第５図に見られるように、カスコー、ド接
続のトランジスタＱ４ 、Ｑｌの中間に位相回路を挿
入でき、電流の利用率の効果が大きい。
ては、例えば第５図に見られるように、カスコー、ド接
続のトランジスタＱ４ 、Ｑｌの中間に位相回路を挿
入でき、電流の利用率の効果が大きい。
なお、以上の説明では、リアクタンス性インピーダンス
素子として容量性インピーダンス素子を用いる場合を説
明したが、誘導性インピーダンス素子を用いても同様の
効果を得ることができる。誘導性インピーダンス素子と
しては、高周波の半導体ＩＣでは、アルミニ、−ム配線
をコイル状にすればインダクタンスができるし、コイル
状にしないで単なる配線にしてもインダクタンスができ
るので、これを利用することができる。この場合、２つ
のアルミニ、−ム配線を同一形状につくれば、インダク
タンス化は安定に得られる。そして、了ルミニ、−ム配
線ｔ−同−形状につくることは容易である。
素子として容量性インピーダンス素子を用いる場合を説
明したが、誘導性インピーダンス素子を用いても同様の
効果を得ることができる。誘導性インピーダンス素子と
しては、高周波の半導体ＩＣでは、アルミニ、−ム配線
をコイル状にすればインダクタンスができるし、コイル
状にしないで単なる配線にしてもインダクタンスができ
るので、これを利用することができる。この場合、２つ
のアルミニ、−ム配線を同一形状につくれば、インダク
タンス化は安定に得られる。そして、了ルミニ、−ム配
線ｔ−同−形状につくることは容易である。
また、インピーダンス回路２のコンデンサとしては、第
８図に示すように、トランジスタのコレクタ・サラスト
レート間の寄生容量Ｃ８を積極的に利用することができ
る。図において、コンデンサＣ，とじては、ペース・コ
レクタ短絡のトランジスタＱｒｏのベース・エミッタ間
の接合容量でつくられる。また、コンデンサＣ２はトラ
ンソスタＱＬＯＩＱｌ五の寄生容量Ｃｓ１．Ｃｓ。
８図に示すように、トランジスタのコレクタ・サラスト
レート間の寄生容量Ｃ８を積極的に利用することができ
る。図において、コンデンサＣ，とじては、ペース・コ
レクタ短絡のトランジスタＱｒｏのベース・エミッタ間
の接合容量でつくられる。また、コンデンサＣ２はトラ
ンソスタＱＬＯＩＱｌ五の寄生容量Ｃｓ１．Ｃｓ。
の合成容量としてつくられるものである。この他、コン
デンサＣ，，Ｃ！はＭＯ８容量で作ってもよいことも勿
論である。
デンサＣ，，Ｃ！はＭＯ８容量で作ってもよいことも勿
論である。
また、以上の説明では、インピーダンス回路２の抵抗性
インピーダンス素子とリアクタンス性インピーダンス素
子によりて規定される変数Ｔを、インピーダンス回路内
の抵抗性インピーダンス素子の並列合成インピーダンス
とリアクタンス性インピーダンス素子の並列合成インピ
ーダンスの比によって規定する場合を説明したが、直列
合成インピーダンスの比によって規定してもよいことは
勿論である。また、この他にも、任意の抵抗性インピー
ダンスと任意のリアクタンス性インピーダンスのインピ
ーダンス比によって規定してもよいことも勿論である。
インピーダンス素子とリアクタンス性インピーダンス素
子によりて規定される変数Ｔを、インピーダンス回路内
の抵抗性インピーダンス素子の並列合成インピーダンス
とリアクタンス性インピーダンス素子の並列合成インピ
ーダンスの比によって規定する場合を説明したが、直列
合成インピーダンスの比によって規定してもよいことは
勿論である。また、この他にも、任意の抵抗性インピー
ダンスと任意のリアクタンス性インピーダンスのインピ
ーダンス比によって規定してもよいことも勿論である。
なぜなら、同種のインピーダンス素子の合成インピーダ
・ンスとその中の各インピーダンス素子のインピーダン
スとの間には、所定の比例関係があるので、合成インピ
ーダンスの比と任意のインピーダンス素子のインピーダ
ンスの比の間にも、所定の比例関係が成り−ｎつからで
ある。
・ンスとその中の各インピーダンス素子のインピーダン
スとの間には、所定の比例関係があるので、合成インピ
ーダンスの比と任意のインピーダンス素子のインピーダ
ンスの比の間にも、所定の比例関係が成り−ｎつからで
ある。
また、この発明のインピーダンス回路は、上記構成以外
のインピーダンス回路でもよいことは勿論である。但し
、インピーダンス回路Ｚ内に抵抗性インピーダンス素子
あるいはリアクタンス性インピーダンス素子が複数ある
場合は、これら複数の抵抗性インピーダンス素子あるい
は複数のリアクタンス性インピーダンス素子は同種で、
かつ同極性に素子特性が変動するものである必要がある
。
のインピーダンス回路でもよいことは勿論である。但し
、インピーダンス回路Ｚ内に抵抗性インピーダンス素子
あるいはリアクタンス性インピーダンス素子が複数ある
場合は、これら複数の抵抗性インピーダンス素子あるい
は複数のリアクタンス性インピーダンス素子は同種で、
かつ同極性に素子特性が変動するものである必要がある
。
このようにとの発明によれば、素子特性が変動しても位
相特性が変動することがなく、ＩＣ化に好適なことは勿
論、位相安定機能以外の多機能化や電流利用効率の向上
に寄与することができる位相回路を提供することができ
る。
相特性が変動することがなく、ＩＣ化に好適なことは勿
論、位相安定機能以外の多機能化や電流利用効率の向上
に寄与することができる位相回路を提供することができ
る。
第１図はこの発明の第１の実施例を示す回路図、第２図
はこの発明の第２の実施例を示す回路図、第３図は従来
の位相回路を第２図に対応させて構成した例を示す回路
図、第４図は第２図と第３図の回路の位相安定特性を示
す特性図、第７図はこの発明の詳細な説明するための回
路図、第８図はこの発明の第４の実施例を示す回路図で
ある。 ２・・・インピーダンス回路、Ａ１ 、人３・・・利得
回路、Ｒ１ｒ Ｒ２・・・抵抗、Ｃ，、Ｃ２・・・；ン
デンサ。 出願人代理人 弁理士 鈴 江 武 彦搏５図 第６図 第７図 第８図
はこの発明の第２の実施例を示す回路図、第３図は従来
の位相回路を第２図に対応させて構成した例を示す回路
図、第４図は第２図と第３図の回路の位相安定特性を示
す特性図、第７図はこの発明の詳細な説明するための回
路図、第８図はこの発明の第４の実施例を示す回路図で
ある。 ２・・・インピーダンス回路、Ａ１ 、人３・・・利得
回路、Ｒ１ｒ Ｒ２・・・抵抗、Ｃ，、Ｃ２・・・；ン
デンサ。 出願人代理人 弁理士 鈴 江 武 彦搏５図 第６図 第７図 第８図
Claims (1)
- 抵抗性インピーダンス素子とリアクタンス性インピーダ
ンス素子から成るとともに、電流信号で駆動され、かつ
出力を電流信号で得るように構成されたインピーダンス
回路を有し、このインピーダンス回路によって出力位相
が決められるとともに、この出力位相が上記インピーダ
ンス回路の抵抗性インピーダンス素子とリアクタンス性
インピーダンス素子とのインピーダンス比を変数とする
関数で表わされる回路であって、上記位相関数を上記変
数で微分した値が零となる条件を実質的に満たすように
構成されていることを特徴とする位相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20480584A JPS6182519A (ja) | 1984-09-29 | 1984-09-29 | 位相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20480584A JPS6182519A (ja) | 1984-09-29 | 1984-09-29 | 位相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182519A true JPS6182519A (ja) | 1986-04-26 |
Family
ID=16496653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20480584A Pending JPS6182519A (ja) | 1984-09-29 | 1984-09-29 | 位相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031972A1 (ja) * | 2003-09-26 | 2005-04-07 | Hiroshi Hasegawa | アクティブ・フィルタ |
| US6912984B2 (en) | 2003-03-28 | 2005-07-05 | Eaton Corporation | Composite lightweight engine poppet valve |
-
1984
- 1984-09-29 JP JP20480584A patent/JPS6182519A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912984B2 (en) | 2003-03-28 | 2005-07-05 | Eaton Corporation | Composite lightweight engine poppet valve |
| WO2005031972A1 (ja) * | 2003-09-26 | 2005-04-07 | Hiroshi Hasegawa | アクティブ・フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Meyer et al. | A 1-GHz BiCMOS RF Front-End IC | |
| EP1425844A1 (en) | Oscillator | |
| US6150893A (en) | Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US5850163A (en) | Active inductor oscillator with wide frequency range | |
| US7019597B2 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| US6577204B2 (en) | Electronic circuit supplied with power via current generator means | |
| US6137370A (en) | Oscillator having loop including transconductor bandpass filter | |
| KR970004620B1 (ko) | 리액턴스 회로 | |
| JPS6182519A (ja) | 位相回路 | |
| JP2000261250A (ja) | 周波数変換回路 | |
| US5686868A (en) | Semiconductor integrated circuit having VCO coupled through capacitance and buffer circuits | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| JP2561025B2 (ja) | アンバランス−バランス変換回路 | |
| US6812801B2 (en) | Crystal oscillator circuit having capacitors for governing the resonant circuit | |
| JPS61285813A (ja) | 位相分割回路 | |
| US7088962B2 (en) | On-chip loop filter for a PLL | |
| US20010035797A1 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| US7511590B1 (en) | Differential crystal oscillator | |
| US4937534A (en) | Band-pass amplifier | |
| JPH0787152A (ja) | 直交信号発生回路 | |
| Chang et al. | On-chip automatic direct tuning circuitry based on the synchronous rectification scheme for CMOS gigahertz band front-end filters | |
| JPH04249409A (ja) | 電圧制御発振器 | |
| JPH0225286B2 (ja) | ||
| JPH0516722Y2 (ja) |