JPS6181669A - 電界効果トランジスタを作る方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｌｌ二悲糺ＬＬ艷 この発明はＶＬＳ　Ｉ半導体装置の製造、更に具体的に
云えば、軽くドープしたドレインを設けた、ダイナミッ
ク・メモリ・セル用の金属ゲートＭＯＳトランジスタを
作る方法に関する。

従来技術及びその問題１． １９８２年９月１６日に出願された係属中の米国特許出
願通し番号第４１８．８９７号及び１９８２年８月３０
日に出願された同 第４１２，７５３号に記載されている様に、例えば、高
密度ダイナミック・メモリ・セルでは、ＭＯＳトランジ
スタに軽くドープしたドレイン（ＬＤＤ）を設けるのが
有利である。従来、ＬＤＤ構造を作るのに使われた方法
は、側壁スペーサを使っている。然し、セルファライン
のゲートを用いない無接点金属ゲート・セル構造では、
側壁スペーサ方式を使うことが出来ない。

この発明の主な目的は、特に軽くドープしたドレイン方
式を用いて、改良されたＭｏＳトランジスタ構造を提供
することである。別の目的は、無接点の非セルファライ
ン形のピット線埋込み式ダイナミックＲＡＭセル配置に
ＬＤＤ構造を設けることであする。

問題点を解決する為の手段及び作用 この発明の１実施例では、埋込みのＮ＋ソース／ドレイ
ン領域を持つ無接点形のダイナミックＲＡＭセルが、金
属ゲート非セルファライン方式によって構成される。埋
込みＮ十領域に砒素及び燐の両方を用いることにより、
軽くドープしたドレインを設ける。こうして、衝突電離
の影響が最小限に押えられ、高密度のセル・アレーが１
ｑられる。

この発明に特有と考えられる新規な特徴は特許請求の範
囲に記載しであるが、この発明自体並びにその他の特徴
及び利点は、以下図面について詳しく説明する所から、
最もよく理解されよう。

実施例 第１図′、第２ａ図、第２ｂ図及び第３図について説明
すると、この発明に従って構成されたメモリ・セルが、
シリコン基板１２内に形成されたアクセス・トランジス
タ１０及び記憶キャパシタ１１を含む。Ｎ十ビット線１
３が厚い熱酸化物１４の下に埋込まれている。ワード線
１５が、この場合はモリブデンであって、ビット線１３
に対して垂直に、基板１２の面に沿って延びている。

ワード線１５は例えば珪化チタンにすることも出来る。

キャパシタ１１は、第ルベルのポリシリコンで構成され
た、アースしたフィールド・ブレ−ト１６によって作ら
れる。フィールド・プレート内の孔１７が、アクセス・
トランジスタ１０のゲート１８の区域を限定する。この
ゲートは、厚さが大体１００乃至２０ＯＡの薄いゲート
酸化物２０により、トランジスタのチャンネル１９から
分離されている。キャパシタの誘導体２１は、ゲート酸
化物２０とは別個に形成された薄い熱酸化物である。一
層厚手の絶縁体２２が、フィールド・プレート１６の内
、キャパシタ１１０区域以外の部分の下にある。絶縁体
２２は熱酸化物及び窒化シリコンの両方を含んでいても
よいし、或いは酸化物だけであってもよい。

この発明では、燐をドープした領域２５によって軽くド
ープしたドレイン構造が得られる。燐をドープした領域
２５は、燐の拡散係数が高い為、砒素をドープしたピッ
ト線１３のより先に拡散する。これによって、衝突電離
の影響を少°なくする為の傾斜接合が出来る。

第１図乃至第３図の構造を作る方法では、第４図に見ら
れる様に、シリコン基板１０の上に窒化物マスク２７を
形成し、ピット線１３を形成すべき所に作った開口２８
に砒素と燐の両方を打込み、浅いＮ十領域２９が残る様
にする。次に、例えば酸素又は蒸気内で１時間の間、大
体９５０℃で、スライスを熱酸化工程にかけ、ピット線
１３の上に厚い酸化物１４を作る。砒素及び燐が酸化前
線に先立って分離し、砒素によるＮ十ビット線を残すと
共に、燐は一層速く拡散して、第５図に見られる様に領
域２５を作る。キャパシタｇＡｂ１．から窒化物２７を
取去り、適正な閾値を打込みによって設定する。面の上
の所定位置にそれを残し、絶縁体２２を作る。次に、キ
ャパシタ区域１１に薄い酸化物２１を成長させ、ポリシ
リコン層１６をデポジットする。写真製版工程によって
孔１７を形成し、レベル間酸化物２８をポリシリコンの
上に成長させる。この時点で、ゲート酸化物２０も成長
させる。次に、モリブデン層をデポジットして、パター
ンを定めることにより、ワード線１５を作る。

この発明を実施例について説明したが、この説明はこの
発明を制約するものと解してはならない。

以上の説明から、当業者には、この実施例の種々の変更
並びにこの発明のその他の実施例が考えられよう。従っ
て、特許請求の範囲は、この発明の範囲内に屈する全て
の変更を包括するものであることを承知されたい。

【図面の簡単な説明】

第１図はシリコン・バーの小さな一部分を著しく拡大し
た平面図で、全てこの発明に従って構成された１つのメ
モリを示す。第２ａ図及び第２ｂ図は第１図のメモリ・
セルを第１図の線ａ−ａ及びｂ−ｂで夫々切った側面断
面図、第３図は第１図、第２ａ図及び第２ｂ図のメモリ
・セルの回路図、第４図及び第５図はその製造中の相次
ぐ１段階に於ける第１図、第２ａ図及び第２ｂ図の装置
の側面断面図である。 主な符号の説明 １０：アクセス・トランジスタ １２：シリコン基板 １３：Ｎ十ビット線（砒素ドープ） １４：厚い熱酸化物 １５：ワード線 １６：フィールド・プレート １７：孔 ２１：誘電体 ２５　：ｌｌドープ領域

Claims (8)

【特許請求の範囲】
1. （１）シリコン本体の面上に酸化マスクを形成してソー
   ス／ドレイン区域を除いて前記面を覆い、前記酸化マス
   クを使つて当該不純物が前記面の残りの部分に打込まれ
   るのを防止しながら、拡散が遅い並びに拡散が速い不純
   物を前記ソース／ドレイン区域に打込み、前記本体を高
   温で酸化雰囲気にさらして前記ソース／ドレイン区域の
   上に厚い熱酸化物層を作ると共に、前記酸化物層の下に
   著しくドープされ領域、及び該著しくドープされた領域
   の前方に拡散した軽くドープされた領域を形成して、軽
   くドープされたドレインを持つトランジスタを作り、導
   体層の形をしたフィールド・プレートを、前記面から薄
   い酸化物及び前記厚い酸化物によつて絶縁して前記面上
   に適用し、前記軽くドープされたドレインに隣接してチ
   ャンネル区域上の前記プレート内に孔を限定し、該孔は
   前記厚い酸化物層にも重なつており、前記フィールド・
   プレートの上を、該フィールド・プレートから絶縁され
   て前記面に沿つて延び且つ前記孔に入り込んでトランジ
   スタのゲートとなる導電ストリップを形成する工程から
   成る方法。
2. （２）特許請求の範囲第１項に記載した方法に於て、前
   記拡散が遅い不純物が砒素であり、前記拡散が速い不純
   物が燐である方法。
3. （３）特許請求の範囲第１項に記載した方法に於て、前
   記チャンネル領域に隣接して前記フィールド・プレート
   の下にキャパシタを構成して、トランジスタ１個、キャ
   パシタ１個のダイナミック・メモリ・セルを作る方法。
4. （４）特許請求の範囲第３項に記載した方法に於て、前
   記ダイナミック・メモリ・セルのアレーに対し、前記導
   電ストリップがワード線であり、前記ソース／ドレイン
   区域がビット線の一部分である方法。
5. （５）その面にソース／ドレイン区域を持つシリコン本
   体と、該ソース／ドレイン区域の上にある厚い熱酸化物
   層とを有し、前記ソース／ドレイン区域は拡散の遅い不
   純物及び拡散の速い不純物を含んでいて、前記酸化物層
   の下に著しくドープされた領域、並びに該著しくドープ
   された領域の前方に拡散した軽くドープした領域を形成
   して、軽くドープしたドレインを持つトランジスタを作
   り、更に、前記面から薄い酸化物及び前記厚い酸化物に
   よつて絶縁されて前記面上にある導体層の形をしたフィ
   ールド・プレートと、前記軽くドープしたドレインに隣
   接してチャンネル区域の上にあり、前記厚い酸化物層に
   も重なる前記プレート内の孔と、前記フィールドプレー
   トの上を、該フィールド・プレートから絶縁されて前記
   面に沿つて伸びると共に、前記孔にも入り込んでトラン
   ジスタのゲートとなる導電ストリップとを有する電界効
   果トランジスタ。
6. （６）特許請求の範囲第５項に記載した電界効果トラン
   ジスタに於て、前記拡散の遅い不純物が砒素であり、前
   記拡散の速い不純物が燐である電界効果トランジスタ。
7. （７）特許請求の範囲第５項に記載した電界効果トラン
   ジスタに於て、前記チャンネル領域に隣接して前記フィ
   ールド・プレートの下にキャパシタが構成されて、トラ
   ンジスタ１個、キャパシタ１個のダイナミック・メモリ
   ・セルとした電界効果トランジスタ
8. （８）特許請求の第７項に記載した電界効果トランジス
   タに於て、前記ダイナミック・メモリ・セルのアレーに
   対し、前記導電ストリップがワード線であり、前記ソー
   ス／ドレイン区域がビット線の一部分である電界効果ト
   ランジスタ。