JPS6178176A - 光電子装置の製造方法 - Google Patents
光電子装置の製造方法Info
- Publication number
- JPS6178176A JPS6178176A JP59199577A JP19957784A JPS6178176A JP S6178176 A JPS6178176 A JP S6178176A JP 59199577 A JP59199577 A JP 59199577A JP 19957784 A JP19957784 A JP 19957784A JP S6178176 A JPS6178176 A JP S6178176A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- main surface
- etching
- light emitting
- unit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 14
- 230000005693 optoelectronics Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は光電子装置の製造方法、たとえば、表裏面に電
極を有する面発光形等の発光ダイオードの製造において
、ウェハの状態で各発光ダイオードチップ領域(単位チ
ップ領域)の発光特性を測定した後にウェハをチップ化
する技術に関する。
極を有する面発光形等の発光ダイオードの製造において
、ウェハの状態で各発光ダイオードチップ領域(単位チ
ップ領域)の発光特性を測定した後にウェハをチップ化
する技術に関する。
光通信システムにおける発光源として、半導体レーザ、
発光ダイオード等が使用されている。前記発光ダイオー
ドとして、たとえば、工業調査会発行[電子材料J 1
983年11月号、昭和58年11月1日発行、P67
〜P73に記載されているように、面発光形の発光ダイ
オードおよび端面発光形の発光ダイオードが開発されて
いる。
発光ダイオード等が使用されている。前記発光ダイオー
ドとして、たとえば、工業調査会発行[電子材料J 1
983年11月号、昭和58年11月1日発行、P67
〜P73に記載されているように、面発光形の発光ダイ
オードおよび端面発光形の発光ダイオードが開発されて
いる。
これらの発光ダイオードは、その製造にあって、化合物
半導体基板の主面に三元あるいは四元の化合物半導体層
を複数順次所望の厚さおよび混晶比で形成し、二重へテ
ロ接合構造あるいは単一へテロ接合構造による活性層(
発光層)を形成するとともに、このような多層の半導体
板(ウェハ)の表裏面にそれぞれアノード電極、カソー
ド電極となる電極を形成し、その後ウェハを縦横に分断
して、発光ダイオード素子(チップ)を形成している。
半導体基板の主面に三元あるいは四元の化合物半導体層
を複数順次所望の厚さおよび混晶比で形成し、二重へテ
ロ接合構造あるいは単一へテロ接合構造による活性層(
発光層)を形成するとともに、このような多層の半導体
板(ウェハ)の表裏面にそれぞれアノード電極、カソー
ド電極となる電極を形成し、その後ウェハを縦横に分断
して、発光ダイオード素子(チップ)を形成している。
ところで、このような発光ダイオードの製造における発
光特性の測定(検査)は、ウェハの状態で測定すると、
被測定物である単位チップ領域の発光は勿論のこと、そ
の周囲の単位チップ領域も発光してしまい、測定結果が
不正確となってしまうことから、ウェハを分断してチッ
プとなった状態で発光特性の測定をせざるを得ないため
、測定作業が面倒となるとともに、測定作業に費やす時
間も多(ならざるを得なかった。
光特性の測定(検査)は、ウェハの状態で測定すると、
被測定物である単位チップ領域の発光は勿論のこと、そ
の周囲の単位チップ領域も発光してしまい、測定結果が
不正確となってしまうことから、ウェハを分断してチッ
プとなった状態で発光特性の測定をせざるを得ないため
、測定作業が面倒となるとともに、測定作業に費やす時
間も多(ならざるを得なかった。
本発明の目的は発光特性測定が容易な光電子装置の製造
方法を提供することにある。
方法を提供することにある。
本発明の他の目的は発光特性測定が短時間で行える光電
子装置の製造方法を提供することにある。
子装置の製造方法を提供することにある。
本発明の他の目的は製造コストの軽減が達成できる光電
子装置の製造方法を提供することにある。
子装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりであすなわち、本発
明の発光ダイオードの製造にあフては、電極形成後に単
位チップ領域の周縁をエツチングによって部分的に除去
してアイソレーションを施し、この状態で各単位チップ
領域の発光特性を測定して単位チップ領域の良否を決定
し、その後ウェハを各単位チップ領域毎に分断して単体
の発光ダイオードを製造する結果、発光ダイオードの特
性測定作業が容易かつ短時間に行えるため、工数の軽減
により発光ダイオードの製造コストの低減が達成できる
。
を簡単に説明すれば、下記のとおりであすなわち、本発
明の発光ダイオードの製造にあフては、電極形成後に単
位チップ領域の周縁をエツチングによって部分的に除去
してアイソレーションを施し、この状態で各単位チップ
領域の発光特性を測定して単位チップ領域の良否を決定
し、その後ウェハを各単位チップ領域毎に分断して単体
の発光ダイオードを製造する結果、発光ダイオードの特
性測定作業が容易かつ短時間に行えるため、工数の軽減
により発光ダイオードの製造コストの低減が達成できる
。
第1図は本発明の一実施例による発光ダイオードのウェ
ハ状態での特性測定状態を示す断面図、第2図は同じく
発光ダイオードの製造に用いられるウェハの断面図、第
3図は同じくウェハの主面にエツチングが施された状態
を示す断面図、第4図は同じくウェハの主面にさらにエ
ピタキシャル層が複数形成され、かつエピタキシャル層
が部分的にエンチングされた状態を示す断面図、第5図
は同じくウェハの主面にアイソレーション用のエツチン
グ溝が形成された状態を示す断面図、第6図は同じくウ
ェハの主面および裏面にそれぞれ電極が形成された状態
を示す断面図、第7図は同じく発光ダイオード素子の断
面図、第8図は同じく発光ダイオード装置を示す断面図
である。
ハ状態での特性測定状態を示す断面図、第2図は同じく
発光ダイオードの製造に用いられるウェハの断面図、第
3図は同じくウェハの主面にエツチングが施された状態
を示す断面図、第4図は同じくウェハの主面にさらにエ
ピタキシャル層が複数形成され、かつエピタキシャル層
が部分的にエンチングされた状態を示す断面図、第5図
は同じくウェハの主面にアイソレーション用のエツチン
グ溝が形成された状態を示す断面図、第6図は同じくウ
ェハの主面および裏面にそれぞれ電極が形成された状態
を示す断面図、第7図は同じく発光ダイオード素子の断
面図、第8図は同じく発光ダイオード装置を示す断面図
である。
この実施例では、表裏面の一方にアノード電極、他方に
カソード電極を有する面発光形の発光ダイオード(発光
ダイオード素子)の製造方法について、第1図〜第7図
を参照しながら説明する。
カソード電極を有する面発光形の発光ダイオード(発光
ダイオード素子)の製造方法について、第1図〜第7図
を参照しながら説明する。
最初に第2図に示されるように、ウェハlが用意される
。
。
このウェハlは、200μmの厚さのp形のGaAsZ
J板2の主面に液層エピタキシャル法によって、1μm
の厚さのn形のGaAlAs層3が形成された構造とな
っている。なお、ウェハとは分断されてチップとなる状
態の前のもの迄を指す。
J板2の主面に液層エピタキシャル法によって、1μm
の厚さのn形のGaAlAs層3が形成された構造とな
っている。なお、ウェハとは分断されてチップとなる状
態の前のもの迄を指す。
したがって、前記ウェハlの主面に各種の処理が施され
たものでもウェハと称する。
たものでもウェハと称する。
このようなウェハ1は第3図に示されるように、その主
面は絶縁膜等からなるマスク4をエツチング用のマスク
として部分的にエツチング除去される。このエツチング
は発光ダイオードを形成する各単位チップ領域の中央に
設けられ、かつ後述するクラフト層とQa、4.s基板
2とが電気的に導通状態となるようにC;aAs基板2
にまで達して設けられる。
面は絶縁膜等からなるマスク4をエツチング用のマスク
として部分的にエツチング除去される。このエツチング
は発光ダイオードを形成する各単位チップ領域の中央に
設けられ、かつ後述するクラフト層とQa、4.s基板
2とが電気的に導通状態となるようにC;aAs基板2
にまで達して設けられる。
つぎに、第4図に示されるように、ウェハlの主面には
再び液相エピタキシャル法によって、p形のGaAlA
sからなる厚さ2〜3μmのクラッド層5. p形の
GaAlAsからなる厚さ0゜5μmの発光層(活性層
)6.n形のGaAIASからなる厚さ2μmのバッフ
ァ層7.n十形のGaAsからなる厚さ1μmのキャッ
プ層8が1頓次積層形成される。また、このウェハ1の
主面は絶縁膜等からなるマスク9をマスクとして部分的
にエツチング除去される。このエツチング部分は前記G
aAs基板2の主面のエツチング部分に対応しかつキャ
ンプJ!I8を通過してバッファ層7にまで達している
。
再び液相エピタキシャル法によって、p形のGaAlA
sからなる厚さ2〜3μmのクラッド層5. p形の
GaAlAsからなる厚さ0゜5μmの発光層(活性層
)6.n形のGaAIASからなる厚さ2μmのバッフ
ァ層7.n十形のGaAsからなる厚さ1μmのキャッ
プ層8が1頓次積層形成される。また、このウェハ1の
主面は絶縁膜等からなるマスク9をマスクとして部分的
にエツチング除去される。このエツチング部分は前記G
aAs基板2の主面のエツチング部分に対応しかつキャ
ンプJ!I8を通過してバッファ層7にまで達している
。
つぎに、第5図に示されるように、ウェハlの主面には
縦横にエツチング溝lOが設けられる。
縦横にエツチング溝lOが設けられる。
このエツチング溝10はウェハlの主面に設けられた絶
縁膜等からなるマスク11をマスクとしてメサエッチン
グされることによって形成される。
縁膜等からなるマスク11をマスクとしてメサエッチン
グされることによって形成される。
また、このエツチング溝10は前記GaAlAs層3の
部分まで達することから、各単位チップ領域12は相互
にアイソレーションされる。
部分まで達することから、各単位チップ領域12は相互
にアイソレーションされる。
つぎに、第6図に示されるように、各単位チップ領域1
2のキャンプ層8上にはAu−Ge/Ni / A u
からなるカソード電極13が形成されるとともに、各単
位チップ領域12の周面は絶縁膜からなるバソシベーシ
ッン膜14で被われる。また、200μmの厚さのGa
As蟇板2は裏面がエツチングされて100μmの厚さ
にされる。そして、二〇〇aAs蟇板2の裏面にはCr
/ A uからなるアノード電極15が形成される。
2のキャンプ層8上にはAu−Ge/Ni / A u
からなるカソード電極13が形成されるとともに、各単
位チップ領域12の周面は絶縁膜からなるバソシベーシ
ッン膜14で被われる。また、200μmの厚さのGa
As蟇板2は裏面がエツチングされて100μmの厚さ
にされる。そして、二〇〇aAs蟇板2の裏面にはCr
/ A uからなるアノード電極15が形成される。
つぎに、アイソレーションされた各単位チップ領域12
は、第1図に示されるように、順次発光特性が測定(検
出)される。すなわち、単一の単位チップ領域I2にお
けるアノード電極15とカソード電極13との間に所定
の電圧が印加され、ダブルへテロ接合部の発光層6から
発光される光16の有無および光強度が図示しない受光
器で測定される。この際、被測定物以外の単位チップ領
域12はアイソレージシンされていることから、電流が
流れず、発光現象は生じない。したがって、被測定物の
発光特性のみが正確に測定される。各単位チップ領域1
2のカソード電極13への接触はプローブ17の接触に
よって行われる。したがって、ウェハlの上方に大きな
受光器を配置して置き、プローブ17を移動させ各単位
チップ領域12のカソード電極13に順次接触させるこ
とによって、各単位チップ領域12の発光特性は短時間
に測定できることになる。なお、この測定情報は直接各
単位チップ領域12の一部にマークとして表示したり、
あるいはウェハ1の配列との関係において他の記憶媒体
に記憶させて置き、チップ化した後にこの記憶情報を用
いてチップボンディングを行うようにする。
は、第1図に示されるように、順次発光特性が測定(検
出)される。すなわち、単一の単位チップ領域I2にお
けるアノード電極15とカソード電極13との間に所定
の電圧が印加され、ダブルへテロ接合部の発光層6から
発光される光16の有無および光強度が図示しない受光
器で測定される。この際、被測定物以外の単位チップ領
域12はアイソレージシンされていることから、電流が
流れず、発光現象は生じない。したがって、被測定物の
発光特性のみが正確に測定される。各単位チップ領域1
2のカソード電極13への接触はプローブ17の接触に
よって行われる。したがって、ウェハlの上方に大きな
受光器を配置して置き、プローブ17を移動させ各単位
チップ領域12のカソード電極13に順次接触させるこ
とによって、各単位チップ領域12の発光特性は短時間
に測定できることになる。なお、この測定情報は直接各
単位チップ領域12の一部にマークとして表示したり、
あるいはウェハ1の配列との関係において他の記憶媒体
に記憶させて置き、チップ化した後にこの記憶情報を用
いてチップボンディングを行うようにする。
つぎに このようなウェハ1はエツチング溝10の底中
央に沿って分断され、第6図に示されるように、単体の
発光ダイオード素子(チップ)18が製造される。
央に沿って分断され、第6図に示されるように、単体の
発光ダイオード素子(チップ)18が製造される。
このようなチップ18、すなわち、前記特性測定で良品
と判別されたチップ18は、たとえば、第8図に示され
るようなパンケージに組み込まれ、光通信用の発光ダイ
オード装置となる。
と判別されたチップ18は、たとえば、第8図に示され
るようなパンケージに組み込まれ、光通信用の発光ダイ
オード装置となる。
この発光ダイオード装置は、図示されるように、金属製
のステム19の主面中央にサブマウント20を介してチ
ップ18が固定された構造なってい盃、前記チップ18
は、サブマウント20の主面にあらかじめ設けられた図
示しない配線層にアノード電極15部分がソルダー21
を介して固定されることによって固定されている。
のステム19の主面中央にサブマウント20を介してチ
ップ18が固定された構造なってい盃、前記チップ18
は、サブマウント20の主面にあらかじめ設けられた図
示しない配線層にアノード電極15部分がソルダー21
を介して固定されることによって固定されている。
一方、前記ステム19にはガラスのような絶縁体22を
介して2本のリード23が絶縁的に貫通固定されている
。これらリード23はワイヤ24を介してサブマウント
20の配線層端のボンディングパソドと電気的に接続さ
れている。
介して2本のリード23が絶縁的に貫通固定されている
。これらリード23はワイヤ24を介してサブマウント
20の配線層端のボンディングパソドと電気的に接続さ
れている。
他方、前記ステム19の主面には金属製のキャップ25
が取付けられている。このキャップ25はフランジ26
を有する帽子形構造となっていて、フランジ26の下面
に設けたプロジェクション27を介して、ウェルドによ
ってステム19に気密的に固定されている。また、キャ
ンプ25の中央上部には、セラミックスリーブ28が挿
嵌されるとともに、このセラミックスリーブ28には光
ファイバ29が挿入され、かつ挿入孔に注入した半田3
0によってキャップ25に固定されている。
が取付けられている。このキャップ25はフランジ26
を有する帽子形構造となっていて、フランジ26の下面
に設けたプロジェクション27を介して、ウェルドによ
ってステム19に気密的に固定されている。また、キャ
ンプ25の中央上部には、セラミックスリーブ28が挿
嵌されるとともに、このセラミックスリーブ28には光
ファイバ29が挿入され、かつ挿入孔に注入した半田3
0によってキャップ25に固定されている。
また、光ファイバ29の内端は半球状の先球部31とな
り、チップ18から発光された光を取り込み、光ファイ
バ29を介して外部に取り出すようになっている。
り、チップ18から発光された光を取り込み、光ファイ
バ29を介して外部に取り出すようになっている。
C11本発明の発光ダイオード装置は、その製造におい
て、ウェハの状態で各発光ダイオード素子(チップ)1
6となる単位チップ領域12の発光特性が測定できるこ
とから、測定作業性が単体のチップ16となった状態で
行う場合に比較して温かに容易となるという効果が得ら
れる。
て、ウェハの状態で各発光ダイオード素子(チップ)1
6となる単位チップ領域12の発光特性が測定できるこ
とから、測定作業性が単体のチップ16となった状態で
行う場合に比較して温かに容易となるという効果が得ら
れる。
(2)上記(1)から、本発明によれば、測定作業性の
向上が図れることから、1個当たりの測定作業時間が従
来に比較して短縮され、この結果、量産性が向上すると
いう効果が得られる。
向上が図れることから、1個当たりの測定作業時間が従
来に比較して短縮され、この結果、量産性が向上すると
いう効果が得られる。
(3)本発明の発光ダイオード素子はその周面のpn接
合部分がパッシベーション膜14で被われていることか
ら、素子の信輔性が高くなるという効果が得られる。
合部分がパッシベーション膜14で被われていることか
ら、素子の信輔性が高くなるという効果が得られる。
(4)上記(11および(2)から、本発明によれば、
特性測定の作業工数の低減、量産化が可能であることか
ら発光ダイオード装置の製造コストの低減が達成できる
という相乗効果が得られる。
特性測定の作業工数の低減、量産化が可能であることか
ら発光ダイオード装置の製造コストの低減が達成できる
という相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、端面発光形の
発光ダイオードの製造においても、単位チップ領域をエ
ツチング溝によってアイソレーションすれば、ウェハの
状態で各単位チップ領域の発光特性の測定が行えること
から、前記実施例同様な効果が得られる。ただし、この
場合は、測定対象物の隣りの単位チップ領域の一対の電
極(アノード電極、カソード電極)に発生する電圧の検
出によって被測定物の発光特性を知ることになる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、端面発光形の
発光ダイオードの製造においても、単位チップ領域をエ
ツチング溝によってアイソレーションすれば、ウェハの
状態で各単位チップ領域の発光特性の測定が行えること
から、前記実施例同様な効果が得られる。ただし、この
場合は、測定対象物の隣りの単位チップ領域の一対の電
極(アノード電極、カソード電極)に発生する電圧の検
出によって被測定物の発光特性を知ることになる。
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野である表裏面に電極を有
する発光ダイオードの製造技術に適用した場合について
説明したが、それに限定されるものではなく、たとえば
、端面発光形の発光ダイオードの特性測定手法と同様な
手法を用いることによって、半導体レーザの製造におけ
る特性測定技術などに適用できる。
を、その背景となった利用分野である表裏面に電極を有
する発光ダイオードの製造技術に適用した場合について
説明したが、それに限定されるものではなく、たとえば
、端面発光形の発光ダイオードの特性測定手法と同様な
手法を用いることによって、半導体レーザの製造におけ
る特性測定技術などに適用できる。
本発明は少なくともウェハの表裏面に電極を有する発光
素子部分を有する光電子装置の製造技術には通用できる
。
素子部分を有する光電子装置の製造技術には通用できる
。
第1図は本発明の一実施例による発光ダイオードのウェ
ハ状態での特性測定状態を示す断面図、第2図は同じく
発光ダイオードの製造に用いられるウェハの断面図、 第3図は同じくウェハの主面にエツチングが施された状
態を示す断面図、 第4図は同じ(ウェハの主面にさらにエピタキシャル層
が複数形成され、かつエピタキシャル層が部分的にエツ
チングされた状態を示す断面図、第5図は同じくウェハ
の主面にアイソレーション用のエツチング溝が形成され
た状態を示す断面図、 第6図は同じくウェハの主面および裏面にそれぞれ電極
が形成された状態を示す断面図、第7図は同じく発光ダ
イオード素子の断面図、第8図は同じく発光ダイオード
装置を示す断面図である。 1・・・ウェハ、2・・・GaAs基板、3・・・Ga
AlAs層、4・・・マスク、5・・。 クラッド層、6・・・発光層(活性層)、7・・・バッ
ファ層、8・・・キャップ層、9・・・マスク、lO・
・・エツチング溝、11・・・マスク、12・・・単位
チップ領域、13・・・カソード電極、14・・・パッ
シベーション膜、15・・・アノード電極、16・・・
光、17・・・プローブ、18・・・発光ダイオード素
子(チップ)、19・・・ステム、20・・・サブマウ
ント、21・・・ソルダー、22・・・絶縁体、23・
・・リード、24・・・ワイヤ、25・・・キャップ、
26・・・フラ〉′ジ、27・・・プロジェクション、
28・・・セラミックスリーブ、29・・・光ファイバ
、30・・・半田、31・第 1 図 第 2 図 第 4 図
ハ状態での特性測定状態を示す断面図、第2図は同じく
発光ダイオードの製造に用いられるウェハの断面図、 第3図は同じくウェハの主面にエツチングが施された状
態を示す断面図、 第4図は同じ(ウェハの主面にさらにエピタキシャル層
が複数形成され、かつエピタキシャル層が部分的にエツ
チングされた状態を示す断面図、第5図は同じくウェハ
の主面にアイソレーション用のエツチング溝が形成され
た状態を示す断面図、 第6図は同じくウェハの主面および裏面にそれぞれ電極
が形成された状態を示す断面図、第7図は同じく発光ダ
イオード素子の断面図、第8図は同じく発光ダイオード
装置を示す断面図である。 1・・・ウェハ、2・・・GaAs基板、3・・・Ga
AlAs層、4・・・マスク、5・・。 クラッド層、6・・・発光層(活性層)、7・・・バッ
ファ層、8・・・キャップ層、9・・・マスク、lO・
・・エツチング溝、11・・・マスク、12・・・単位
チップ領域、13・・・カソード電極、14・・・パッ
シベーション膜、15・・・アノード電極、16・・・
光、17・・・プローブ、18・・・発光ダイオード素
子(チップ)、19・・・ステム、20・・・サブマウ
ント、21・・・ソルダー、22・・・絶縁体、23・
・・リード、24・・・ワイヤ、25・・・キャップ、
26・・・フラ〉′ジ、27・・・プロジェクション、
28・・・セラミックスリーブ、29・・・光ファイバ
、30・・・半田、31・第 1 図 第 2 図 第 4 図
Claims (1)
- 1、ウェハに発光素子部を有する単位チップ領域を複数
形成する工程と、前記単位チップ領域の表裏面にそれぞ
れ電極を設ける工程と、前記ウェハを単位チップ領域毎
にそれぞれ分断する工程と、を有する光電子装置の製造
方法であって、前記電極形成工程前後に、ウェハの各単
位チップ領域の周囲をエッチングによってアイソレート
する工程と、各単位チップ領域の発光特性を測定する工
程と、を有することを特徴とする光電子装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59199577A JPS6178176A (ja) | 1984-09-26 | 1984-09-26 | 光電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59199577A JPS6178176A (ja) | 1984-09-26 | 1984-09-26 | 光電子装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6178176A true JPS6178176A (ja) | 1986-04-21 |
Family
ID=16410149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59199577A Pending JPS6178176A (ja) | 1984-09-26 | 1984-09-26 | 光電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6178176A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01312871A (ja) * | 1988-06-10 | 1989-12-18 | Omron Tateisi Electron Co | スリット光用半導体発光ダイオード |
US7541621B2 (en) | 2004-08-25 | 2009-06-02 | Sharp Kabushiki Kaisha | Semiconductor light emitting device having a current narrowing portion and manufacturing method for semiconductor light emitting device |
-
1984
- 1984-09-26 JP JP59199577A patent/JPS6178176A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01312871A (ja) * | 1988-06-10 | 1989-12-18 | Omron Tateisi Electron Co | スリット光用半導体発光ダイオード |
US7541621B2 (en) | 2004-08-25 | 2009-06-02 | Sharp Kabushiki Kaisha | Semiconductor light emitting device having a current narrowing portion and manufacturing method for semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11330559A (ja) | 発光素子 | |
US20030010989A1 (en) | Light-emitting diode array | |
KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
WO2005013382A1 (en) | Semiconductor light emitting device | |
US6809345B2 (en) | Semiconductor light emitting element and semiconductor light emitting device | |
JP4155368B2 (ja) | 半導体レーザアレイ素子 | |
JPH11220164A (ja) | 発光素子アレイ及び発光素子 | |
JP3257219B2 (ja) | マルチビーム半導体レーザ | |
JPS5833885A (ja) | レ−ザ−ダイオ−ド | |
JPS6178176A (ja) | 光電子装置の製造方法 | |
JPS6245193A (ja) | 光電子装置 | |
JPS61125092A (ja) | 半導体発光ダイオ−ド | |
JPH1168153A (ja) | 発光ダイオードおよびその製造方法 | |
KR940003436B1 (ko) | 반도체발광장치 | |
CN111244753A (zh) | 一种垂直腔面发射激光器及其制造方法和其阵列 | |
JPS6195590A (ja) | 光電子装置 | |
JPS58199573A (ja) | 半導体装置 | |
JPS5988877A (ja) | 発光半導体装置およびその組立に用いる発光素子 | |
JP2000150958A (ja) | 半導体発光素子 | |
JPH0738153A (ja) | 半導体発光素子並びに光ファイバモジュール装置および半導体発光素子ディスプレイ装置 | |
JP2005012092A (ja) | 光ファイバ用ledおよびその製造方法 | |
JPS6260278A (ja) | 半導体発光ダイオ−ド | |
JPH05110140A (ja) | 化合物半導体光デバイス | |
JPS6129119A (ja) | 半導体装置およびその製造方法 | |
JP3234344B2 (ja) | 発光ダイオード |